JPH0375891B2 - - Google Patents
Info
- Publication number
- JPH0375891B2 JPH0375891B2 JP55010194A JP1019480A JPH0375891B2 JP H0375891 B2 JPH0375891 B2 JP H0375891B2 JP 55010194 A JP55010194 A JP 55010194A JP 1019480 A JP1019480 A JP 1019480A JP H0375891 B2 JPH0375891 B2 JP H0375891B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- output
- signal
- gate
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010438 heat treatment Methods 0.000 claims description 92
- 238000010411 cooking Methods 0.000 claims description 37
- 230000004044 response Effects 0.000 claims description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 13
- 239000010937 tungsten Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 5
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 3
- 229910021343 molybdenum disilicide Inorganic materials 0.000 claims description 3
- 238000012790 confirmation Methods 0.000 claims 3
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000012360 testing method Methods 0.000 description 47
- 238000010586 diagram Methods 0.000 description 19
- 229910016006 MoSi Inorganic materials 0.000 description 17
- 230000008859 change Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 9
- 239000002241 glass-ceramic Substances 0.000 description 9
- 230000001052 transient effect Effects 0.000 description 8
- 230000001276 controlling effect Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000000872 buffer Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- 101800005141 Somatostatin-34 Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 3
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012913 prioritisation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241001429095 Tomarus Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000006112 glass ceramic composition Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000009290 primary effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005057 refrigeration Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 101150062870 ssl3 gene Proteins 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B1/00—Details of electric heating devices
- H05B1/02—Automatic switching arrangements specially adapted to apparatus ; Control of heating devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
- G05F1/45—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load
- G05F1/452—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load with pulse-burst modulation control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
- H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
- H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M5/25—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M5/257—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M5/2573—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with control circuit
- H02M5/2576—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with control circuit with digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
- H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
- H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M5/275—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M5/293—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M5/2932—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage, current or power
- H02M5/2937—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage, current or power using whole cycle control, i.e. switching an integer number of whole or half cycles of the AC input voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Resistance Heating (AREA)
- Electric Stoves And Ranges (AREA)
- Control Of Temperature (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
Description
硝子セラミツク板を電気式調理装置の調理頂部
として使うことが次第に普及している。こういう
滑らかな調理面の利点としては、外観がきれいで
あること、掃除がし易いことが挙げられる。然
し、硝子セラミツク板は熱インピーダンスが高い
為、この様な調理頂部は、さや入り加熱素子を用
いた普通の調理面程、熱効率がよくない。 ２珪化モリブデン（MoSi2）及びタングステン
の様な材料は独特な電気的及び熱的な特性を持つ
為、こういう材料で使つた抵抗加熱素子は、硝子
セラミツク製の調理頂部と共に使うのに魅力的で
ある。MoSi2及びタングステンの抵抗温度係数が
正で大きいこと、熱容量が小さく、比熱が小さい
という特性や、こういう材料で作つた加熱素子を
使うと、高い動作温度が達成し得ることの為、硝
子セラミツク製の調理頂部を用いた調理装置の熱
効率を改善する可能性がある。然し、この同じ動
的な電気的及び熱的な特性により、電力制御の上
で問題があり、その為にこれまではこういう材料
で使つた加熱素子を電気調理装置で使うのが実用
的にならなかつた。 従来、電気調理装置の電力制御は、バイメタル
の無限加熱スイツチの様な温度感知形スイツチを
用いて行われている。動作の際、オペレータがス
イツチを調節して、所望の調理温度にする。加熱
素子が予定の温度に達するまで、スイツチは閉じ
たまゝでいる。その後スイツチが開き、素子の温
度が予定の温度に下がるまで、開いたまゝになつ
ている。スイツチはこういう風に不定期間の間オ
ン及びオフの間を変化し続ける。従来のさや入り
加熱素子は加熱並びに冷却が比較的ゆつくりして
いるから、この様な切換えサイクルは比較的長
く、数秒から30秒に及ぶ。更に、従来のさや入り
抵抗素子の抵抗値は室温から動作温度まで変わつ
ても僅かしか変化しない。従来の抵抗素子の抵抗
値は関心が持たれる温度範囲では、比較的温度に
無関係であるから、スイツチが閉じる時の過渡的
な電流サージもごく小さい。この為、従来の電力
制御方式は満足に作用している。 然し、MoSi2又はタングステンで作つた抵抗加
熱素子は動的な特性を持つ為、従来の制御方式を
用いて、こういう抵抗素子を制御することが出来
ない。第１に、調理器具に使う様に設計された、
米国特許第3912905号に一般的に説明されている
MoSi2の加熱素子は、室温に於ける１乃至1.5オ
ームから、約1000℃の動作温度に於ける12オーム
まで、抵抗値が変化するのが典型的である。この
為、標準的な120ボルトの家庭用交流電源で付勢
すると仮定すると、加熱素子の温度が室温から動
作温度まで変化する時、負荷電流は大体110アン
ペアの初期の尖頭値からRMS8.5アンペア程度の
定常状態の電流まで変化する。110アンペアのこ
の初期電流は、極めて短期間の場合を除き、家定
用機器で許容し得るよるも明らかに大きい。第２
に、この加熱素子は冷めるのが極めて早い。この
抵抗素子の熱応答の最初の時定数は600−1000ミ
リ秒の範囲である。この素子は急速に冷めて、そ
れと同時に抵抗値が下がるので、定常状態の動作
中でも、素子の抵抗値は電力を印加する時の合間
に、その後で電力を印加する際に過大な電流を流
す様なレベルまで低下することがある為、過大な
電流サージが起り得る。この為、頻繁な過大電流
サージを避ける為には、素子が加熱される間の過
大な電流の持続時間を制限する為の短いオン時間
と、オン時間の合間に素子が冷めるのを制限する
ことによつて、定常状態の動作中に抵抗値が許容
し難い程低下するのを防止する為の短いオフ時間
とを使うことが出来る様にする非常に敏速な切換
え能力が要求される。 勿論、従来用いられている無限加熱スイツチの
比較的遅い機械的な切換えでは、毎回電力を印加
する間に過大な電流が流れるのを防止するのに必
要な敏速な切換えは出来ない。同様に、冷却機器
で普通の加熱素子に対して使う従来の電子式制御
装置も、比較的長いオン及にオフ機関を採用する
様に設計されている。 この問題がこの出願と同日に出願された昭和55
年２月１日提出の特願昭55−10196（特開昭55−
129815号）で取上げられている。この出願には、
MoSi2形加熱素子に使う制御装置として、オペレ
ータによつて選択された電力設定状態の入力に応
答して、加熱素子のデユーテイ・サイクルを変え
る制御装置が記載されている。このデユーテイ・
サイクル制御装置は、電力オン時間の合間の最大
休止時間の長さを、加熱素子の熱時定数１個分よ
り実質的に短くなる様に制限することにより、定
常状態の電流サージの問題に対する解決策をもた
らした。このデユーテイ・サイクル制御方式は、
オン期間の合間に加熱素子が実質的に冷めない位
に、制御周期が短かければ、満足に作用する。然
し、この特許願に記載された制御装置の制御周期
では、限られた範囲の調理温度しか得られない。
一層低い温度も選択出来る様に、調理温度の範囲
を拡大する為には、この特許願に記載されている
装置で使われているよりも一層長い制御周期が必
要である。MoSi2形加熱素子の場合、この条件は
重大である。これは、オン時間と加熱素子の出力
エネルギとの間の関係が非直線形であつて、特に
電力設定状態が低い時には、オン時間が出力エネ
ルギに対して略直線関係にある従来の抵抗加熱素
子で典型的に見られる以上に、出力エネルギがオ
ン時間に対して相当大きくなる。 上に述べた制御周期は時定数１個又は２個まで
拡大しても、遮断器を引はずす家庭用の限界を越
える程の定常状態電流サージを招くことはない
が、オフ時間の持続時間が時定数何個分にも近づ
くにつれ、この結果生ずる反復的な電流サージが
回路部品、特に固体スイツチング装置鵜の信頼性
を著しく減ずる惧れがある。例えば、制御周期を
64個の半サイクル（約1/2秒）に延ばした場合、
50％のデユーテイ・サイクルという様な、出力電
力デユーテイ・サイクルの比較的高い方の端で
も、即ち、32個の相次ぐ電力オンの半サイクルに
32個の電力オフの半サイクルが続く場合でも、オ
フ時間は大まかに云つて250ミリ秒である。この
オフ時間により、素子は、一続きの導電性半サイ
クルが開始される時に素子に流れる電流が、長期
間にわたつて、回路部品の信頼性を減ずる程大き
くなる様な点にまで、冷めてしまう。勿論、デユ
ーテイ・サイクルが更に低い時は、この問題は尚
更深刻である。この為、このデユーテイ・サイク
ル制御方式は、広範囲の電力設定状態を希望する
用途では、MoSi2形加熱素子によつて起る定常状
態の電流サージの問題に対する満足し得る解決策
にはならない。 従つて、この発明の主な目的は、室温で電力が
印加された時に（普通の家庭用の最大値より大き
い）比較的大きな電流を流す抵抗加熱素子に使う
電力制御装置を提供することである。 この発明の別の目的は、MoSi2、タングステン
又は同様な材料で作られた抵抗加熱素子に使う電
力制御装置として、定常状態動作で反復的な過大
な電流サージが起らない様な形で、電力を電子的
に制御する電力制御装置を提供することである。 別の目的は、上に述べた様な種類の加熱素子に
対する電力の印加を制御する電力制御装置とし
て、低い方の電力設定状態で、電力オン期間の間
の休止時間の長さを許容し得る限界内に短くする
ことによつて、定常状態の動作中の反復的な過大
な電流サージを防止すると共に、各々の電力設定
状態で、各々の電力パルスの間の休止時間を最小
限に抑えることによつて、定常状態の電流サージ
を最小限にする電力制御装置を提供することであ
る。 別の目的は、上に述べた様な種類の加熱素子に
対する電力の印加を制御する電力制御装置とし
て、電力オン時間と出力エネルギの間の関係が非
直線であつて、満足し得る様な範囲の調理温度が
得られる様な出力エネルギ範囲を達成する様にし
たことを特徴とする電力制御装置を提供すること
である。 別の目的は、過渡的な初期加熱期間の間、短い
電力バーストを反復的に印加することによつて、
加熱素子の大電流を制限する様に作用し、この電
力バーストは流れる実効電流を制限する位に持続
時間が短く且つその間隔も十分隔たつているが、
素子が急速に加熱される位に持続時間が長くかつ
間隔も短くした電力制御装置を提供することであ
る。 別の目的は、上に述べた様な種類の１つ又は更
に多くの加熱素子を持つ電気調理装置に対する電
力制御装置として、オフ電力設定状態から任意の
１つの電力設定状態にオペレータが変えたことに
応答して、選択された電力設定状態に無関係な過
渡的な緩始動制御ルーチンに従つて、第１の予め
選ばれた時間の間、加熱素子に対する電力を制御
して初期の電流過負荷を防止すると共に、第１の
予定の時間が経過した後に定常状態ルーチンに復
帰する電力制御装置を提供することである。 この発明では、前述の目的が、電気式ホツト・
プレートの様な電気調理装置に対する１つ又は更
に多くの加熱素子の出力エネルギを電子的に制御
して、複数個の別々の電力レベル設定状態からオ
ペレータが選択した電力設定状態に対する調理温
度が得られる様にする電子式電力制御装置を提供
することによつて達成される。加熱素子自体は
MoSi2又はタングステンで作られた加熱素子に典
型的に見られる様な急速な熱的及び電気的な応答
を持つことを特徴とし、硝子セラミツク又はその
他の同様な調理支持面と共に使うことが好まし
い。加熱素子が交流電力信号の半サイクルで構成
された電力パルスによつて付勢される。電子式の
切換えを利用して、電力パルスの繰返し速度を制
御する。制御論理回路が、オペレータが選択し得
る各々の電力設定状態に対して、電力パルスの間
のオフ時間を最小限に抑える様な一意的な電力パ
ルス繰返し速度を定める。オペレータが選択し得
る電力パルス繰返し速度の範囲は、調理温度の所
望の範囲をカバーする。 選択された電力設定状態を表わすデイジタル制
御信号が記憶装置に貯蔵される。定常状態の動作
中、特定の電力パルス繰返し速度は、この貯蔵さ
れている制御信号に対する制御論理回路の応答に
よつて決定される。この発明では、定常状態の動
作様式の他に、緩始動及び即時オンと呼ぶ２つの
別の動作様式を用いる。 或る加熱素子の電力設定状態がオフ電力設定状
態から他の何等かの電力設定状態に変わつた時、
何時でもその素子に対する緩始動様式が開始され
る。緩始動洋式で動作する時、電力パルス繰返し
速度は、選択されて記憶装置に貯蔵されている実
際の電力設定状態とは無関係に制御され、実際の
電力設定状態に関連したパルス繰返し速度の代り
に、予定の電力パルス繰返し速度を用いる。この
緩始動様式のパルス繰返し速度により、加熱素子
の抵抗値が室温に於ける比較的小さい値から動作
温度に於ける比較的高い温度まで変化する時、電
力回路の通電容量を越えずに、低温の加熱素子に
対して比較的大きいが、大きすぎない電流を印加
することが出来る。予定の時間が経過した後、制
御装置が緩始動動作様式を終了させ、即時オン動
作様式を開始する。 即時オン動作様式の目的は、加熱素子がオフ設
定状態から他の何等かの電力設定状態に切換わつ
たことを発光状態の加熱素子の形で、オペレータ
に殆んど即時に可視的に表示することである。即
時オン様式では、最大電力設定状態（又は他の高
い設定状態）に関連した繰返し速度を予定の期間
の間、実際の電力設定状態の代りに用い、緩始動
様式が終了した直後、加熱素子を明るく発光させ
る。この動作様式の持続時間は、硝子セラミツク
面の熱応答速度によつて制限されるだけである。
即時オン様式は、調理面の温度がとり得る最低調
理速度をあまりこえない内に終了し、最低の電力
設定状態が選択された時の過熱を避ける。即時オ
ン様式で予定の時間が経つたら、即時オン様式を
終了させ、電力パルス繰返し速度の制御は選択さ
れた実際の電力設定状態に復帰し、こうして定常
状態動作を開始する。即時オン動作様式の間に、
電力設定状態が一層低い電力設定状態に変わつた
時、即時オン動作様式を早期に終了させる手段を
設ける。 この発明の好ましい実施例では、註文によつて
プログラムされたマイクロプロセツサが制御論理
回路になる。然し、個別のデイジタル論理回路を
用いて制御論理回路を構成した別の実施例も説明
する。 概論 広義に云えば、この発明は抵抗加熱素子の出力
エネルギを調整して制御することを対象とする。
更に具体的に云えば、この発明は、２珪化モリブ
デン（MoSi2）、タングステン、又は同じ様な動
的な熱的及に電気的な性質を持つその他の材料で
作られた抵抗加熱素子を用いた硝子セラミツク製
の調理頂部又はホツトプレートの調理温度を、加
熱素子のエネルギ出力を開放ループ式に制御する
ことによつて制御する制御装置を対象とする。 この発明では、複数個の別々の電力設定状態か
らオペレータによつて選択された電力設定状態に
従つて、加熱素子に印加される電力パルスのパル
ス繰返し速度を制御することにより、調理温度が
制御される。有用な範囲の調理温度がカバーされ
る様な或る範囲の別々の電力設定状態を用いる。
各々の設定状態には、特定の電力パルス繰返し速
度、従つて熱出力が関連している。 この発明の制御装置は３つの動作様式、即ち定
常状態様式、緩始動様式及び即時オン様式を用い
る。緩始動様式は、室温又は室温に近い温度にあ
る加熱素子を最初に付勢する時に用いられ、加熱
素子電力回路の通電能力に過渡的な過負荷が加わ
らない様にする。前に述べた様に、MoSi2又はタ
ングステンで作られた加熱素子の抵抗値は大まか
に云つて、室温では動作温度より1/10も低い。室
温で約2.5オーム、動作温度で約25オームである。
この為、初期突入電流による過負荷を避ける為
に、この様式で動作する時、実際の電力設定状態
とは無関係に、予定の電力パルス繰返し速度を用
いる。周知の様に、持続時間が短い比較的大きな
尖頭電流は、ヒユーズを飛ばしたり又は電力半導
体を破壊せずに許容することが出来る。この為、
パルスの持続時間を制限すると共に、パルスの間
の時間間隔を適当にとることにより、電流過負荷
の問題が解決される。然し、加熱素子の抵抗値が
比較的低く、その結果大きな尖頭電流が流れるこ
の期間の流さを最短にする為に、加熱素子を急速
に動作温度に持つて来ることが望ましい。電力パ
ルスの時間間隔を密にすれば、加熱素子を一層急
速に動作温度にすることが出来る。この為、こう
いう相反する観点の最適の折合いとなるパルス繰
返し速度を用いる。この満足し得る折合いとなる
緩始動時のパルス繰返し速度を後で詳しく説明す
るが、これを経験的に決定した。 以上の説明から明らかな様に、低温（室温）の
加熱素子を付勢しようとする時、何時でも緩始動
様式を使うことが望ましい。温度感知装置を使う
と装置が複雑になるから、低温の加熱素子を確認
する他の何等かの方法が必要である。前に述べた
様に、MoSi2又はタングステンで作つた加熱素子
は、加熱されるのも冷めるのも非常に急速であ
る。実際問題として、オペレータである人間がオ
フ電力設定状態を選択した時、加熱素子が非常に
急速に冷めるので、オペレータが物理的に別の設
定状態を選択しない内に、素子は（硝子の調理頂
部ではなく）室温まで冷める。この為、オフ電力
設定状態が存在することは、加熱素子が室温であ
るということの満足し得る表示になる。この為、
この発明の制御装置はオフ設定状態から他の何等
かの電力設定状態へ、電力設定状態の変化があつ
たことを検出した時、何時でも緩始動様式が実施
される。 即時オン様式は、MoSi2又はタングステンで作
られた加熱素子が、一杯の電力で付勢された時、
略瞬時的に明るく発光する事実を利用する。即時
オン様式では、実際の電力設定状態に対応するパ
ルス繰返し速度の代りに、一時的に最大の電力パ
ルス繰返し速度を用いて、調理面を介してオペレ
ータが目で見て判る位の強度で、加熱素子を発光
させる。この様式は緩始動様式の直後に行われ、
加熱素子をオンに転じたことをオペレータに可視
的に表示する。加熱素子自体は、この装置で用い
る最低の電力設定状態でも、可視的に発光する
が、普通使われる硝子セラミツクの調理面の光学
的な性質が、低い方の電力設定状態の時、可視放
射を光又は減衰させる様に作用し、低い方の設
定状態では、調理面を介して発光が容易にオペレ
ータに認められなくなる。 実際には、緩始動様式の持続時間は非常に短
く、オペレータが或る電力設定状態を選択してか
ら、発光が現われるまでの遅延時間は殆んど目立
たない位である。オペレータには、加熱素子は、
オフから他の或る電力設定状態への電力設定状態
の変化の殆んど直後に、加熱素子が発光する様に
見える。或る任意の持続時間（約8.5秒を用いて
満足し得る結果が得られた）の予定の期間の後、
この様式を自動的に終了する。この期間の持続時
間は、加熱素子に一杯の電力を長い間印加する
と、応答が比較的遅い硝子セラミツクの調理面の
温度が、オペレータによつて選択された電力設定
状態に対応する温度を越える様な温度まで上昇す
るかも知れないという明らかな制約を受けるだけ
である。 この動作様式に割当てられた時間が切れる前
に、電力設定状態が一層低い電力設定状態に切換
えられた場合、即時オン動作様式を直ちに終了さ
せる手段も設ける。 定常状態様式は、この名前の意味する様に、上
に述べた初期の過渡的な様式に続くものである。
定常状態動作では、オペレータが選択した実際の
電力設定状態に関連する繰返し速度が用いられ
る。装置は、オフから他の或る電力設定状態への
電力設定状態の変化に続く短期間の間を除き、常
にこの定常状態様式で動作する。電力設定状態が
オフ以外の或る設定状態からオフ以外の別の設定
状態に変化すると、新しく選択された電力設定状
態に対応する繰返し速度に変わり、この繰返し速
度に対して一時的に代りを使うことはない。 第１図はこの発明に従つて制御される装置を概
略的に示す。抵抗加熱素子１は、MoSi2又はタン
グステンで作ることが好ましいが、トリアツク３
及び限流遮断器６を介して標準的な60Hz240ボル
トの交流電源に結合される。トリアツク３は普通
のサイリスタであつて、ゲート端子３(3)に正又は
負の電圧が印加されてトリガされた時、その主端
子３(1)及び３(2)の間の電圧の極性に関係なく、い
ずれの方向にも電流を通することが出来る。遮断
器６は、配線を過大な電流から保護する為に普通
用いられる形式のものである。こういう装置で典
型的に行われる様に、遮断器６は、電流が一定期
間にわたつて定格値をこえた時に回路を開くが、
持続時間がごく短い時、並びに時間的に十分離れ
ていて、電流が遮断器をトリガするのに要求され
る値より小さい時には、一層大きい尖頭値を持つ
電流パルスに応答しない。制御装置４が、オペレ
ータがキーボード５によつて入力した各々の加熱
素子に対する電力設定状態の選択に従つて、ゲー
ト端子３(3)にゲート・パルスが印加される速度を
制御することにより、加熱素子１に印加される電
力を制御する。 この発明の例として以下説明する実施例では、
加熱素子に印加される電力パルスは、60Hz、240
ボルトの交流電力信号の半サイクルである。然
し、周波数並びに電圧レベルが異なる電力信号も
同じ様に使うことが出来る。 前に述べた様に、複数個の個別の電力設定状態
が用意されている。各々の電力設定状態には、特
定の電力パルス繰返し速度が一意的に関連してい
る。好ましい実施例では、オフ及びオンの電力設
定状態を含む９つの電力設定状態が用意されてい
る。表は各々の電力設定状態に伴うパルス繰返
し速度及び全電力の百分率で表わした加熱素子の
出力エネルギを示している。
として使うことが次第に普及している。こういう
滑らかな調理面の利点としては、外観がきれいで
あること、掃除がし易いことが挙げられる。然
し、硝子セラミツク板は熱インピーダンスが高い
為、この様な調理頂部は、さや入り加熱素子を用
いた普通の調理面程、熱効率がよくない。 ２珪化モリブデン（MoSi2）及びタングステン
の様な材料は独特な電気的及び熱的な特性を持つ
為、こういう材料で使つた抵抗加熱素子は、硝子
セラミツク製の調理頂部と共に使うのに魅力的で
ある。MoSi2及びタングステンの抵抗温度係数が
正で大きいこと、熱容量が小さく、比熱が小さい
という特性や、こういう材料で作つた加熱素子を
使うと、高い動作温度が達成し得ることの為、硝
子セラミツク製の調理頂部を用いた調理装置の熱
効率を改善する可能性がある。然し、この同じ動
的な電気的及び熱的な特性により、電力制御の上
で問題があり、その為にこれまではこういう材料
で使つた加熱素子を電気調理装置で使うのが実用
的にならなかつた。 従来、電気調理装置の電力制御は、バイメタル
の無限加熱スイツチの様な温度感知形スイツチを
用いて行われている。動作の際、オペレータがス
イツチを調節して、所望の調理温度にする。加熱
素子が予定の温度に達するまで、スイツチは閉じ
たまゝでいる。その後スイツチが開き、素子の温
度が予定の温度に下がるまで、開いたまゝになつ
ている。スイツチはこういう風に不定期間の間オ
ン及びオフの間を変化し続ける。従来のさや入り
加熱素子は加熱並びに冷却が比較的ゆつくりして
いるから、この様な切換えサイクルは比較的長
く、数秒から30秒に及ぶ。更に、従来のさや入り
抵抗素子の抵抗値は室温から動作温度まで変わつ
ても僅かしか変化しない。従来の抵抗素子の抵抗
値は関心が持たれる温度範囲では、比較的温度に
無関係であるから、スイツチが閉じる時の過渡的
な電流サージもごく小さい。この為、従来の電力
制御方式は満足に作用している。 然し、MoSi2又はタングステンで作つた抵抗加
熱素子は動的な特性を持つ為、従来の制御方式を
用いて、こういう抵抗素子を制御することが出来
ない。第１に、調理器具に使う様に設計された、
米国特許第3912905号に一般的に説明されている
MoSi2の加熱素子は、室温に於ける１乃至1.5オ
ームから、約1000℃の動作温度に於ける12オーム
まで、抵抗値が変化するのが典型的である。この
為、標準的な120ボルトの家庭用交流電源で付勢
すると仮定すると、加熱素子の温度が室温から動
作温度まで変化する時、負荷電流は大体110アン
ペアの初期の尖頭値からRMS8.5アンペア程度の
定常状態の電流まで変化する。110アンペアのこ
の初期電流は、極めて短期間の場合を除き、家定
用機器で許容し得るよるも明らかに大きい。第２
に、この加熱素子は冷めるのが極めて早い。この
抵抗素子の熱応答の最初の時定数は600−1000ミ
リ秒の範囲である。この素子は急速に冷めて、そ
れと同時に抵抗値が下がるので、定常状態の動作
中でも、素子の抵抗値は電力を印加する時の合間
に、その後で電力を印加する際に過大な電流を流
す様なレベルまで低下することがある為、過大な
電流サージが起り得る。この為、頻繁な過大電流
サージを避ける為には、素子が加熱される間の過
大な電流の持続時間を制限する為の短いオン時間
と、オン時間の合間に素子が冷めるのを制限する
ことによつて、定常状態の動作中に抵抗値が許容
し難い程低下するのを防止する為の短いオフ時間
とを使うことが出来る様にする非常に敏速な切換
え能力が要求される。 勿論、従来用いられている無限加熱スイツチの
比較的遅い機械的な切換えでは、毎回電力を印加
する間に過大な電流が流れるのを防止するのに必
要な敏速な切換えは出来ない。同様に、冷却機器
で普通の加熱素子に対して使う従来の電子式制御
装置も、比較的長いオン及にオフ機関を採用する
様に設計されている。 この問題がこの出願と同日に出願された昭和55
年２月１日提出の特願昭55−10196（特開昭55−
129815号）で取上げられている。この出願には、
MoSi2形加熱素子に使う制御装置として、オペレ
ータによつて選択された電力設定状態の入力に応
答して、加熱素子のデユーテイ・サイクルを変え
る制御装置が記載されている。このデユーテイ・
サイクル制御装置は、電力オン時間の合間の最大
休止時間の長さを、加熱素子の熱時定数１個分よ
り実質的に短くなる様に制限することにより、定
常状態の電流サージの問題に対する解決策をもた
らした。このデユーテイ・サイクル制御方式は、
オン期間の合間に加熱素子が実質的に冷めない位
に、制御周期が短かければ、満足に作用する。然
し、この特許願に記載された制御装置の制御周期
では、限られた範囲の調理温度しか得られない。
一層低い温度も選択出来る様に、調理温度の範囲
を拡大する為には、この特許願に記載されている
装置で使われているよりも一層長い制御周期が必
要である。MoSi2形加熱素子の場合、この条件は
重大である。これは、オン時間と加熱素子の出力
エネルギとの間の関係が非直線形であつて、特に
電力設定状態が低い時には、オン時間が出力エネ
ルギに対して略直線関係にある従来の抵抗加熱素
子で典型的に見られる以上に、出力エネルギがオ
ン時間に対して相当大きくなる。 上に述べた制御周期は時定数１個又は２個まで
拡大しても、遮断器を引はずす家庭用の限界を越
える程の定常状態電流サージを招くことはない
が、オフ時間の持続時間が時定数何個分にも近づ
くにつれ、この結果生ずる反復的な電流サージが
回路部品、特に固体スイツチング装置鵜の信頼性
を著しく減ずる惧れがある。例えば、制御周期を
64個の半サイクル（約1/2秒）に延ばした場合、
50％のデユーテイ・サイクルという様な、出力電
力デユーテイ・サイクルの比較的高い方の端で
も、即ち、32個の相次ぐ電力オンの半サイクルに
32個の電力オフの半サイクルが続く場合でも、オ
フ時間は大まかに云つて250ミリ秒である。この
オフ時間により、素子は、一続きの導電性半サイ
クルが開始される時に素子に流れる電流が、長期
間にわたつて、回路部品の信頼性を減ずる程大き
くなる様な点にまで、冷めてしまう。勿論、デユ
ーテイ・サイクルが更に低い時は、この問題は尚
更深刻である。この為、このデユーテイ・サイク
ル制御方式は、広範囲の電力設定状態を希望する
用途では、MoSi2形加熱素子によつて起る定常状
態の電流サージの問題に対する満足し得る解決策
にはならない。 従つて、この発明の主な目的は、室温で電力が
印加された時に（普通の家庭用の最大値より大き
い）比較的大きな電流を流す抵抗加熱素子に使う
電力制御装置を提供することである。 この発明の別の目的は、MoSi2、タングステン
又は同様な材料で作られた抵抗加熱素子に使う電
力制御装置として、定常状態動作で反復的な過大
な電流サージが起らない様な形で、電力を電子的
に制御する電力制御装置を提供することである。 別の目的は、上に述べた様な種類の加熱素子に
対する電力の印加を制御する電力制御装置とし
て、低い方の電力設定状態で、電力オン期間の間
の休止時間の長さを許容し得る限界内に短くする
ことによつて、定常状態の動作中の反復的な過大
な電流サージを防止すると共に、各々の電力設定
状態で、各々の電力パルスの間の休止時間を最小
限に抑えることによつて、定常状態の電流サージ
を最小限にする電力制御装置を提供することであ
る。 別の目的は、上に述べた様な種類の加熱素子に
対する電力の印加を制御する電力制御装置とし
て、電力オン時間と出力エネルギの間の関係が非
直線であつて、満足し得る様な範囲の調理温度が
得られる様な出力エネルギ範囲を達成する様にし
たことを特徴とする電力制御装置を提供すること
である。 別の目的は、過渡的な初期加熱期間の間、短い
電力バーストを反復的に印加することによつて、
加熱素子の大電流を制限する様に作用し、この電
力バーストは流れる実効電流を制限する位に持続
時間が短く且つその間隔も十分隔たつているが、
素子が急速に加熱される位に持続時間が長くかつ
間隔も短くした電力制御装置を提供することであ
る。 別の目的は、上に述べた様な種類の１つ又は更
に多くの加熱素子を持つ電気調理装置に対する電
力制御装置として、オフ電力設定状態から任意の
１つの電力設定状態にオペレータが変えたことに
応答して、選択された電力設定状態に無関係な過
渡的な緩始動制御ルーチンに従つて、第１の予め
選ばれた時間の間、加熱素子に対する電力を制御
して初期の電流過負荷を防止すると共に、第１の
予定の時間が経過した後に定常状態ルーチンに復
帰する電力制御装置を提供することである。 この発明では、前述の目的が、電気式ホツト・
プレートの様な電気調理装置に対する１つ又は更
に多くの加熱素子の出力エネルギを電子的に制御
して、複数個の別々の電力レベル設定状態からオ
ペレータが選択した電力設定状態に対する調理温
度が得られる様にする電子式電力制御装置を提供
することによつて達成される。加熱素子自体は
MoSi2又はタングステンで作られた加熱素子に典
型的に見られる様な急速な熱的及び電気的な応答
を持つことを特徴とし、硝子セラミツク又はその
他の同様な調理支持面と共に使うことが好まし
い。加熱素子が交流電力信号の半サイクルで構成
された電力パルスによつて付勢される。電子式の
切換えを利用して、電力パルスの繰返し速度を制
御する。制御論理回路が、オペレータが選択し得
る各々の電力設定状態に対して、電力パルスの間
のオフ時間を最小限に抑える様な一意的な電力パ
ルス繰返し速度を定める。オペレータが選択し得
る電力パルス繰返し速度の範囲は、調理温度の所
望の範囲をカバーする。 選択された電力設定状態を表わすデイジタル制
御信号が記憶装置に貯蔵される。定常状態の動作
中、特定の電力パルス繰返し速度は、この貯蔵さ
れている制御信号に対する制御論理回路の応答に
よつて決定される。この発明では、定常状態の動
作様式の他に、緩始動及び即時オンと呼ぶ２つの
別の動作様式を用いる。 或る加熱素子の電力設定状態がオフ電力設定状
態から他の何等かの電力設定状態に変わつた時、
何時でもその素子に対する緩始動様式が開始され
る。緩始動洋式で動作する時、電力パルス繰返し
速度は、選択されて記憶装置に貯蔵されている実
際の電力設定状態とは無関係に制御され、実際の
電力設定状態に関連したパルス繰返し速度の代り
に、予定の電力パルス繰返し速度を用いる。この
緩始動様式のパルス繰返し速度により、加熱素子
の抵抗値が室温に於ける比較的小さい値から動作
温度に於ける比較的高い温度まで変化する時、電
力回路の通電容量を越えずに、低温の加熱素子に
対して比較的大きいが、大きすぎない電流を印加
することが出来る。予定の時間が経過した後、制
御装置が緩始動動作様式を終了させ、即時オン動
作様式を開始する。 即時オン動作様式の目的は、加熱素子がオフ設
定状態から他の何等かの電力設定状態に切換わつ
たことを発光状態の加熱素子の形で、オペレータ
に殆んど即時に可視的に表示することである。即
時オン様式では、最大電力設定状態（又は他の高
い設定状態）に関連した繰返し速度を予定の期間
の間、実際の電力設定状態の代りに用い、緩始動
様式が終了した直後、加熱素子を明るく発光させ
る。この動作様式の持続時間は、硝子セラミツク
面の熱応答速度によつて制限されるだけである。
即時オン様式は、調理面の温度がとり得る最低調
理速度をあまりこえない内に終了し、最低の電力
設定状態が選択された時の過熱を避ける。即時オ
ン様式で予定の時間が経つたら、即時オン様式を
終了させ、電力パルス繰返し速度の制御は選択さ
れた実際の電力設定状態に復帰し、こうして定常
状態動作を開始する。即時オン動作様式の間に、
電力設定状態が一層低い電力設定状態に変わつた
時、即時オン動作様式を早期に終了させる手段を
設ける。 この発明の好ましい実施例では、註文によつて
プログラムされたマイクロプロセツサが制御論理
回路になる。然し、個別のデイジタル論理回路を
用いて制御論理回路を構成した別の実施例も説明
する。 概論 広義に云えば、この発明は抵抗加熱素子の出力
エネルギを調整して制御することを対象とする。
更に具体的に云えば、この発明は、２珪化モリブ
デン（MoSi2）、タングステン、又は同じ様な動
的な熱的及に電気的な性質を持つその他の材料で
作られた抵抗加熱素子を用いた硝子セラミツク製
の調理頂部又はホツトプレートの調理温度を、加
熱素子のエネルギ出力を開放ループ式に制御する
ことによつて制御する制御装置を対象とする。 この発明では、複数個の別々の電力設定状態か
らオペレータによつて選択された電力設定状態に
従つて、加熱素子に印加される電力パルスのパル
ス繰返し速度を制御することにより、調理温度が
制御される。有用な範囲の調理温度がカバーされ
る様な或る範囲の別々の電力設定状態を用いる。
各々の設定状態には、特定の電力パルス繰返し速
度、従つて熱出力が関連している。 この発明の制御装置は３つの動作様式、即ち定
常状態様式、緩始動様式及び即時オン様式を用い
る。緩始動様式は、室温又は室温に近い温度にあ
る加熱素子を最初に付勢する時に用いられ、加熱
素子電力回路の通電能力に過渡的な過負荷が加わ
らない様にする。前に述べた様に、MoSi2又はタ
ングステンで作られた加熱素子の抵抗値は大まか
に云つて、室温では動作温度より1/10も低い。室
温で約2.5オーム、動作温度で約25オームである。
この為、初期突入電流による過負荷を避ける為
に、この様式で動作する時、実際の電力設定状態
とは無関係に、予定の電力パルス繰返し速度を用
いる。周知の様に、持続時間が短い比較的大きな
尖頭電流は、ヒユーズを飛ばしたり又は電力半導
体を破壊せずに許容することが出来る。この為、
パルスの持続時間を制限すると共に、パルスの間
の時間間隔を適当にとることにより、電流過負荷
の問題が解決される。然し、加熱素子の抵抗値が
比較的低く、その結果大きな尖頭電流が流れるこ
の期間の流さを最短にする為に、加熱素子を急速
に動作温度に持つて来ることが望ましい。電力パ
ルスの時間間隔を密にすれば、加熱素子を一層急
速に動作温度にすることが出来る。この為、こう
いう相反する観点の最適の折合いとなるパルス繰
返し速度を用いる。この満足し得る折合いとなる
緩始動時のパルス繰返し速度を後で詳しく説明す
るが、これを経験的に決定した。 以上の説明から明らかな様に、低温（室温）の
加熱素子を付勢しようとする時、何時でも緩始動
様式を使うことが望ましい。温度感知装置を使う
と装置が複雑になるから、低温の加熱素子を確認
する他の何等かの方法が必要である。前に述べた
様に、MoSi2又はタングステンで作つた加熱素子
は、加熱されるのも冷めるのも非常に急速であ
る。実際問題として、オペレータである人間がオ
フ電力設定状態を選択した時、加熱素子が非常に
急速に冷めるので、オペレータが物理的に別の設
定状態を選択しない内に、素子は（硝子の調理頂
部ではなく）室温まで冷める。この為、オフ電力
設定状態が存在することは、加熱素子が室温であ
るということの満足し得る表示になる。この為、
この発明の制御装置はオフ設定状態から他の何等
かの電力設定状態へ、電力設定状態の変化があつ
たことを検出した時、何時でも緩始動様式が実施
される。 即時オン様式は、MoSi2又はタングステンで作
られた加熱素子が、一杯の電力で付勢された時、
略瞬時的に明るく発光する事実を利用する。即時
オン様式では、実際の電力設定状態に対応するパ
ルス繰返し速度の代りに、一時的に最大の電力パ
ルス繰返し速度を用いて、調理面を介してオペレ
ータが目で見て判る位の強度で、加熱素子を発光
させる。この様式は緩始動様式の直後に行われ、
加熱素子をオンに転じたことをオペレータに可視
的に表示する。加熱素子自体は、この装置で用い
る最低の電力設定状態でも、可視的に発光する
が、普通使われる硝子セラミツクの調理面の光学
的な性質が、低い方の電力設定状態の時、可視放
射を光又は減衰させる様に作用し、低い方の設
定状態では、調理面を介して発光が容易にオペレ
ータに認められなくなる。 実際には、緩始動様式の持続時間は非常に短
く、オペレータが或る電力設定状態を選択してか
ら、発光が現われるまでの遅延時間は殆んど目立
たない位である。オペレータには、加熱素子は、
オフから他の或る電力設定状態への電力設定状態
の変化の殆んど直後に、加熱素子が発光する様に
見える。或る任意の持続時間（約8.5秒を用いて
満足し得る結果が得られた）の予定の期間の後、
この様式を自動的に終了する。この期間の持続時
間は、加熱素子に一杯の電力を長い間印加する
と、応答が比較的遅い硝子セラミツクの調理面の
温度が、オペレータによつて選択された電力設定
状態に対応する温度を越える様な温度まで上昇す
るかも知れないという明らかな制約を受けるだけ
である。 この動作様式に割当てられた時間が切れる前
に、電力設定状態が一層低い電力設定状態に切換
えられた場合、即時オン動作様式を直ちに終了さ
せる手段も設ける。 定常状態様式は、この名前の意味する様に、上
に述べた初期の過渡的な様式に続くものである。
定常状態動作では、オペレータが選択した実際の
電力設定状態に関連する繰返し速度が用いられ
る。装置は、オフから他の或る電力設定状態への
電力設定状態の変化に続く短期間の間を除き、常
にこの定常状態様式で動作する。電力設定状態が
オフ以外の或る設定状態からオフ以外の別の設定
状態に変化すると、新しく選択された電力設定状
態に対応する繰返し速度に変わり、この繰返し速
度に対して一時的に代りを使うことはない。 第１図はこの発明に従つて制御される装置を概
略的に示す。抵抗加熱素子１は、MoSi2又はタン
グステンで作ることが好ましいが、トリアツク３
及び限流遮断器６を介して標準的な60Hz240ボル
トの交流電源に結合される。トリアツク３は普通
のサイリスタであつて、ゲート端子３(3)に正又は
負の電圧が印加されてトリガされた時、その主端
子３(1)及び３(2)の間の電圧の極性に関係なく、い
ずれの方向にも電流を通することが出来る。遮断
器６は、配線を過大な電流から保護する為に普通
用いられる形式のものである。こういう装置で典
型的に行われる様に、遮断器６は、電流が一定期
間にわたつて定格値をこえた時に回路を開くが、
持続時間がごく短い時、並びに時間的に十分離れ
ていて、電流が遮断器をトリガするのに要求され
る値より小さい時には、一層大きい尖頭値を持つ
電流パルスに応答しない。制御装置４が、オペレ
ータがキーボード５によつて入力した各々の加熱
素子に対する電力設定状態の選択に従つて、ゲー
ト端子３(3)にゲート・パルスが印加される速度を
制御することにより、加熱素子１に印加される電
力を制御する。 この発明の例として以下説明する実施例では、
加熱素子に印加される電力パルスは、60Hz、240
ボルトの交流電力信号の半サイクルである。然
し、周波数並びに電圧レベルが異なる電力信号も
同じ様に使うことが出来る。 前に述べた様に、複数個の個別の電力設定状態
が用意されている。各々の電力設定状態には、特
定の電力パルス繰返し速度が一意的に関連してい
る。好ましい実施例では、オフ及びオンの電力設
定状態を含む９つの電力設定状態が用意されてい
る。表は各々の電力設定状態に伴うパルス繰返
し速度及び全電力の百分率で表わした加熱素子の
出力エネルギを示している。
【表】
第２図で波形Ａ−Ｇは、各々の電力設定状態１
−７に対し、加熱素子１に印加される電圧を表わ
す。波形Ｈは電力源の電圧を表わす。電力信号の
内、トリアツクが導電する半サイクルを以下電力
パルスと呼ぶが、これは実線で示されている。電
力信号の内、トリアツクが導電しない半サイクル
は破線で示されている。第２図の波形はゼロ交
差パルスを表わす。相次ぐゼロ交差パルスの間の
時間が制御期間と呼ばれる。 各々の電力パルスの間の時間が、いずれの電力
設定状態でも最小限になつていることが第２図か
ら明らかであろう。これは、パルスの間に相等し
いオフ時間を設けたからである。これは、制御周
期が一定であつて、適当な数の相次ぐ電力パルス
を印加した時、適当な数のオフ・パルスを続ける
ことによつてオン時間の所望の百分率を達成する
前掲特許願のデユーテイ・サイクル制御方式と異
なる点である。前掲特許願の場合、相次ぐ電力オ
ン・パルスと制御周期中のパルスの数との比がデ
ユーテイ・サイクルである。 前に述べた様に、デユーテイ・サイクル制御方
式を用いる時、制御周期の持続時間が長くなる
と、デユーテイ・サイクルが低い時のオフ時間
は、その抵抗値が低くなつて、回路部品の信頼性
が脅かされる程過大な電流が流れる様な点まで、
素子が冷める位に長くなつてしまう。繰返し速度
制御方式では、各々の電力パルスの間にオフ時間
を均一に分配することにより、定常状態の電流サ
ージを最小限に抑えながら、大体同じ出力電力レ
ベルが得られる。こうして任意の２つの電力パル
スの間の最大のオフ時間が短くされる。この為、
加熱素子が冷却し、その結果パルスの合間に素子
の抵抗値が低下することが最小限になり、最終的
な効果として、どの電力設定状態でも定常状態の
電流サージが最小限に抑えられる。この為、パル
ス繰返し速度制御方式を使うことにより、デユー
テイ・サイクル及び繰返し速度が同じになる最大
（100％）及び最低の電力設定状態の場合を除き、
相当する出力電力レベルでは、定常状態の電力サ
ージがデユーテイ・サイクル制御方式の場合より
も減少する。 表及び第２図に示す様に、パルス繰返し速度
は1/64、即ち電力設定状態１（オフ以外の最低の
電力設定状態）の場合の電力信号の64個の半サイ
クルあたり電力パルス１個というパルス繰返し速
度から、1/1の速度、即ち設定状態７（最大の電力
設定状態）の時の半サイクル毎に電力パルス１個
という速度まで変化する。１例として、電力設定
状態３を選択すると、加熱素子１に1/16の繰返し
速度に対応して、第２図の電圧信号Ｃが印加され
る。 種々の繰返し速度を実施する時、制御装置４は
電力信号の各々の半サイクル即ち制御期間の間、
次の制御期間の間に加熱素子に電力パルスを印加
するかしないかの決定を下す。電力パルスを印加
するという決定は、次の期間の初めに、トリアツ
ク３のゲート３（３）にトリガ・パルスを印加す
ることによつて実施される。決定が次の制御期間
の間に電力パルスを印加しないことである時、ト
リアツク３はトリガされず、この制御期間の間非
導電である。 トリアツク３の切換えは、普通の様に電力信号
のゼロ交差と同期していて、トリアツクの信頼性
を高めると共に、切換えの過渡現象によつて電磁
干渉が生ずるのを最小限に抑えている。 作用の説明 この発明では、制御装置４は次の作用をしなけ
ればならない。新しい電力設定状態の入力につい
てキーボードを走査し、新たに送込まれた電力設
定状態の選択を確認して貯蔵し、３つの動作様
式、即ち定常状態、緩始動及び即時オンのどれを
実施するかを決定し、適正な速度でトリアツク・
トリガ・パルスを発生する。第３図の機能的なブ
ロツク図は、こういう作用を行う為に、この発明
で提供する制御装置を示す。 制御装置の動作は、ゼロ交差検出器１０によつ
て発生されたゼロ交差パルスにより、電力信号の
ゼロ交差と同期させる。検出器１０が電力信号を
監視し、電力信号のゼロ交差を検出する度に、ゼ
ロ交差パルスを発生する。このパルスが第２図の
に示されている。図示の様に、制御期間は、２
つのゼロ交差パルスの前縁の間の期間である。制
御論理回路は各々の制御期間に１回完全に動作す
る。この制御期間の間、次の制御期間で実施する
為のトリアツクのトリガの決定が下される。検出
器１０によつて発生されたゼロ交差パルスが制御
期間を開始する。 各々の制御期間が開始されると、新たに送込ま
れた電力設定状態の選択があるかどうか、キーボ
ード５を走査する。走査過程の間、キーボード５
の各々のキーを個別に走査する。特定のキーが作
動されたことが検出されると、そのキーに関連し
た電力設定状態に対応するデイジタル制御信号が
信号発生器２０によつて発生され、記憶装置１８
に送られる。記憶装置１８は一時貯蔵部位KB
（図に示してない）及び永久貯蔵部位PM（図に示
してない）を持ち、制御信号データを貯蔵する。
発生器２０から新たに送込まれたデイジタル制御
信号が、最初は一時貯蔵部位KBに貯蔵される。
これから説明する様にして試験手段３０がこの信
号を試験した後、KBに貯蔵されている信号を記
憶装置１８の永久貯蔵部位PMに転送し、この後
で選択された電力設定状態を表わす制御信号と置
き換えられるまで、不定期間の間保持される。
PM及びKBは、以下の説明で、記憶装置の部位
並びに普通の様にこういう部位に貯蔵される信号
を指すものとして互換性をもつて使う。この場
合、意味は内容から明らかであろう。 試験手段３０がKBに貯蔵されている入力を監
視して、入力が空白、即ち新しい入力なし、オフ
設定状態、オン設定状態又は設定状態１−７の内
の１つのどれを表わすかを決定する。空白が確認
されると、永久貯蔵部位PMの内容は変わらず、
前にPMに貯蔵されている設定状態に従つて制御
作用が進められる。試験手段３０によつて新しい
入力がオフ設定状態であると確認されると、その
信号がPMに読込まれ、前に入つている設定状態
の代りに置き換えられる。 オン設定状態又は設定状態１−７の内の１つが
確認されると、PMの内容に対して付加的な試験
が行われてから、KBの内容をPMに読込む様に
し、適正な選択順序が用いられる様に保証すると
共に、過渡的な様式を開始又は終了しなければな
らないかどうかを判定する。新しい設定状態が電
力設定状態１−７の内の１つを表わす時、PMが
オフ信号かどうか試験される。オペレーシヨン
は、オフ設定状態から切換える時、或る電力設定
状態を選択する前にオン設定状態を選択すること
が要求されるから、PMがオフ信号を持つている
時、設定状態１−７の内の１つを表わす新しい設
定状態は無視される。後で緩始動及び即時オン様
式について、付加的な過渡的な様式の試験を説明
する。 ゼロ交差主計数器１４は、検出器１０からの予
定数のゼロ交差パルスを反復的に計数してリセツ
トされる様に構成された計数器である。理由は後
で明らかになるが、この予定数のカウントは、最
低の所望の電力パルス繰返し速度の周期に等しく
なければならない。好ましい実施例では、この速
度が64個の制御期間あたり電力パルス１個であ
る。周期は64個のパルス又は制御期間である。こ
の為、計数器１４が64個のゼロ交差パルスを反復
的に計数する。計数器１４の現在のカウントを表
わす瞬時的な内容がZCMと呼ばれる。 定常状態の動作の間、カウントZCMの或るビ
ツトをPMにある信号と比較手段１６で比較す
る。比較手段１６の出力は、比較結果に応じて、
電力オン・ラツチ（POL）２４をセツト又はリ
セツトする。この結果生じたPOL２４のセツト
又はリセツト状態が、電力パルスを印加する又は
印加しないという決定を表わす。この決定は、次
のゼロ交差パルスが発生した時、論理アンド・ゲ
ート２８によつて有効とされる。このゲートが
POL２４の出力をゼロ交差検出器１０の出力と
アンドする。アンド・ゲート２８の出力が普通の
トリアツク駆動回路２６を介して、トリアツク３
のゲート端子３（３）に結合される。POL２４
の状態が、アンド・ゲート２８を介してトリアツ
ク駆動回路にトリガ・パルスがゲートされるかど
うかを決定する。POLがセツトされると、ゼロ
交差パルスが発生したことにより、実際にトリ
ガ・パルスがゲート２８を介してトリアツク駆動
回路２６の入力に送られ、そこでトリアツクのゲ
ートに印加されて、トリアツクを導電状態にトリ
ガする。トリアツクの性質として、一旦トリガさ
れると、ゲート・トリガがなくても、その主端子
の極性が反転するまで、導電状態にとゞまる。従
つて、制御期間の初めに一旦トリガ・パルスが印
加されると、トリアツクはその期間の残りの間、
導電状態にとゞまる。POLがセツトされていな
い時、次のゼロ交差パルスが発生された時に、ゲ
ート２８を介してパルスがゲートされない。この
為、トリアツクのゲートにはトリガ・パルスが印
加されず、その制御期間の間、トリアツク３は非
導電である。こうして加熱素子に電力パルスを印
加する又は印加しないという決定が、或る制御期
間の間に下され、次の制御期間の初めに実施され
る。 所望の範囲の調理温度が得られる様に普通の加
熱素子を制御する為、電力オン時間及び出力エネ
ルギの間の直線的な関係に従つて、適正な範囲の
電力パルス繰返し速度の選択が行われる。然し、
MoSi2、タングステン又は同様な材料で作られた
加熱素子では、この種の加熱素子に特有な、電力
オン時間と加熱素子の出力エネルギの間の非直線
的な関係を適切に補償する様な範囲の繰返し速度
が必要である。この非直線的な関係は、こういう
加熱素子の熱的な応答が速い結果である。低い繰
返し速度では、加熱素子は電力オン・サイクルの
合間に冷める傾向がある。加熱素子の温度低下に
伴つて抵抗値が減少すると、加熱素子は導電サイ
クルあたり一層多くの電流を取込む。表に示し
た繰返し速度は、この様な加熱素子に対し、満足
し得る範囲の調理温度をカバーする様な出力電力
を発生することが経験的に判つた。 表に挙げたパルス繰返し速度は、電力設定状
態１−７に対して、６−０のｎを用いて、1/2nと
表わすことが出来る。例えば、電力設定状態１で
はｎ＝６である。ｎ＝６である時、1/2n＝1/26＝
１／６４であり、これが電力設定状態１に対する所望
の繰返し速度である。同様に、電力設定状態３で
は、ｎ＝４であり、1/2n＝1/24＝1/16であり、こ
れが設定状態３に対する所望のパルス繰返し速度
である。 表の繰返し速度を実現する時、最初のｎ個の
最下位ビツトの同じ状態が2n個のカウント毎に繰
返されるという２進計数器の特性を利用する。例
えば、カウント少なくとも最初の３つの最下位ビ
ツトは23即ち８カウント毎に０であり、少なくと
も最初の４つの最下位ビツトは24即ち16カウント
毎に０になるという様になる。比較手段１６が、
計数器１４のカウントZCMの最初のｎ個の最下
位ビツトに対して理論的な比較を行うことによ
り、電力パルス繰返し速度を決める。ｎの値は、
表に示す様に選択された電力設定状態を表わす
制御信号によつて決定される。 最初のｎ個の最下位ビツトがいずれも論理０状
態にあることが判つた時、比較手段はトリガ信号
を発生し、これらのビツトが全部は論理０でない
時、トリガ信号を発生しない。例えば、電力設定
状態４では、1/23即ち1/8の繰返し速度が必要で
あり、ｎ＝３であるが、制御信号は比較手段に最
初の３個の最下位ビツトを試験する様に指示す
る。この為、少なくとも最初の３個の最下位ビツ
トが０であるカウントが発生する度に、トリガ・
パルスが発生する。こういうことは８カウント毎
に１回起る。計数器１４がゼロ交差パルスを計数
するから、この例の比較手段は、８個の制御期間
毎に１回、トリガ・パルスを発生する。 これ迄、定常状態の動作を機能的に説明して来
た。次に緩始動及び即時オン様式の作用を説明す
る。 緩始動及び即時オンと呼ぶ過渡的な様式は、試
験手段30によつて開始される。前に述べた様に、
これらの過渡的な様式は、電力設定状態がオフか
ら他の或る電力設定状態に変えられた時に用いら
れる。オペレータは、オフ設定状態から他の何等
かの電力設定状態に変える時、オン設定状態を選
択し、その後で電力設定状態１−７の内の所望の
１つを選択しなければならないことに注意された
い。この為、オン設定状態は、オフから他の或る
設定状態に変える時にだけ選択される。緩始動様
式を実施する時、この順序を利用する。 前に述べた様に、試験手段30がKBに一時的に
貯蔵された新しい走査結果を監視する。KBでオ
ン設定状態が検出されると、試験手段30がPMに
貯蔵されている信号を試験して、現在用いられて
いる制御信号がオフ設定状態を表わしているかど
うかを判定し、設定状態がオフから他の或る状態
に変えられたかどうかを判定する。PMに貯蔵さ
れている信号がオフ設定状態を表わしておらず、
設定状態がオフ設定状態から変わつたものではな
いことを示す場合、オン入力を無視し、PMの内
容はそのまゝである。PMがオフ設定状態を表わ
す信号を持つている場合、緩始動様式を実施する
最初の工程は、KBに貯蔵されているオン信号を
PMに読込むことである。２番目の工程は、設定
状態１−７の内の選択された１つを表わす信号が
KBに送込まれた時に行われる。試験手段30は、
設定状態１−７の内の１つを表わす信号を検出し
た時、PMの内容が、オン信号を表わす信号かど
うかを試験する。オン信号が検出されると、試験
手段30は緩始動ラツチ（SSL）３２にセツト信号
を送り、こうして緩始動様式の開始を完了する。
次にKBの内容がPMに読込まれる。この時比較
手段16が、緩始動様式を特徴づける予定の逐次的
なパターンでPOL２４をセツト並びにリセツト
する。 好ましい実施例では、このパターは電力設定状
態５に対する符号と同一である。この為、緩始動
様式の間、電力パルス繰返し速度は電力設定状態
５に関連する速度である。即ち、４つの制御期間
毎に電力パルス１個である。この電力パルス繰返
し速度は、低温のMoSi2又はタングステン形加熱
素子に印加しても、典型的な家庭用電力回路の電
流サージ容量を越えることがないと考えてよい最
適の速度であることが経験的に判つた。この最適
の速度を使うと、加熱素子をその定常状態の抵抗
値に急速に達するようにすることが出来る。勿
論、この速度は電力回路の過電流保護手段の限界
閾値並びに電気回路部品の電流定格によつて変わ
る。 緩始動タイマ（SST）３４がSSL３２がセツト
されたことによつて付能される。SST３４が、
ゼロ交差検出器１０からの予定数のゼロ交差パル
スを計数することにより、緩始動動作様式の持続
時間を制御する。好まし実施例では、前述の繰返
し速度と共に、約１秒の緩始動時間を使う。この
予定のカウントに達すると、SST３４が出力信
号を発生してリセツトされる。この信号がSSL３
２をリセツトすることにより、緩始動様式が終了
し、それと共に即時オン・ラツチ（IOL）３６が
セツトされ、即時オン様式を開始する。IOL３６
は、セツトされた時、比較手段１６が、選択され
た実際の電力設定状態に無関係に、最大の電力設
定状態を実施することが出来る様にする。IOL３
６は即時オン・タイマ（IOL）３８をも付能す
る。IOT３８は、予定数のゼロ交差パルスを計数
してリセツトされることにより、即時オン様式の
持続時間を決定する。この即時オン期間が、好ま
しい実施例では、選定された最大速度で約8.5秒
に選ばれている。IOT３８がリセツトされると、
IOTがリセツト信号を出力し、それがIOL３６を
リセツトし、こうして即時オン様式を終らせる。
この後、前に述べた様に、定常状態動作様式が進
行する。 前に述べた様に、即時オン様式は、即時オン動
作様式の進行中に、高い方の電力設定状態から低
い方の電力設定状態への変化が起つた場合、終了
させるべきである。試験手段３０が次の様にこの
作用を行う。即時オン様式で動作している間に、
設定状態１−７の内の１つを表わす信号がKBで
検出され、設定状態１−７内の或るものから別の
ものへの電力設定状態の変化を表わす場合、KB
とPMの内容の間で大きさの比較が行われる。
KBにある信号の大きさがPMにあるものより小
さく、新しい設定状態が前の設定状態より低い場
合、試験手段３０は即時オンラツチ３６に対する
リセツト信号を発生し、こうして即時オン動作様
式を終らせる。KBにある信号がPMに読込まれ、
新たに入力された電力設定状態を実現する定常状
態動作が進められる。 装置の動作を例によつて説明する為、最後に送
込んだ電力設定状態がオフ設定状態であり、加熱
素子を電力設定状態６で動作させると仮定する。
オペレータがオン・ボタンを最初に作動し、次に
キーボード５のボタン６を作動する。オン・ボタ
ンが作動されたことにより、信号発生器２０が、
オン設定状態を表わすデイジタル符号信号を発生
する。この信号が記憶装置１８の一時貯蔵部位
KBに貯蔵される。試験手段30が記憶装置１８に
この様に送込まれたことに応答して、PMがオフ
設定状態を表わす信号を持つているかどうかを試
験する。前に送込まれていたのがオフ設定状態で
あるから、オン信号がPMに転送される。ボタン
６が作動されたことにより、信号発生器２０が、
電力レベル６を表わす信号を記憶装置の部位KB
に伝達する。試験手段３０は、部位KBに電力設
定状態１−７の内の１つを表わす信号が存在する
と共に、PMにオン信号が存在することを検出す
ると、緩始動ラツチ３４をセツトする。比較手段
１６がそれに応答して、表の電力設定状態５を
実施し、1/4の緩始動様式の所望の電力パルス繰
返し速度にする。比較手段１６は約１秒の間、引
続いてこの様に動作し、その後SST３４の時間
が切れ、SSL３４がリセツトされ、IOL３６がセ
ツトされることにより緩始動洋式が終了し、即時
オン様式が開始される。IOL３６がセツトされた
ことにより、IOT３８が付能され、比較手段１６
が電力設定状態７を実現する。 電力パルス速度は、即時オン様式の持続時間の
間、電力設定状態７に対応する1/1になる。約8.5
秒の後、IOT３８の時間が切れ、IOL３６をリセ
ツトする。こうして即時オン様式が終了し、定常
状態の動作が続けられる。定常状態様式では、比
較手段１６の出力が、電力設定状態６に対応する
１／２のパルス繰返し速度を実現する。 上に述べた例で、即時オン様式の間に後から電
力設定状態４を送込んだとすると、試験手段３０
がこの新しい入力に応答して、KBの信号をPM
の信号と比較する。この比較により、KBの信号
がPMにある信号より小さいことが判る。この
時、試験手段30はKBの信号をPMに転送し、
IOL３６及びIOT３８の両方をリセツトし、こう
して即時オン様式を終了し、定常状態様式が始ま
る。 マイクロプロセツサ形の実施例 第４図は硝子セラミツク製の調理頂部を持つと
共にMoSi2形加熱素子を用いたホツトプレートに
対する制御回路の好ましい実施例を概略的に示し
ており、この実施例ではTMS1000シリーズ・マ
イクロプロセツサ又はチツプによつて電子的に電
力制御が行われる。TMS1000シリーズ・チツプ
はテキサス・インスツルメンツ・インコーポレー
テツド社並びにその他の会社から市場で入手し得
る。このチツプの技術的な詳細は、1975年12月に
出版されたテキサス・インスツルメンツ社の刊行
物「TMS 1000シリーズ・データ・マニユアル」
に記載されている。 第４図で、チツプ４０はTMS 1000シリーズ・
マイクロプロセツサ・チツプであり、この発明の
制御方式を実現する様にその読出専用記憶装置
（ROM）を永久的に構成することにより、註文
製になつている。 キーボード５は９個のキーを持つ１列から成る
容量形接触配列である。キーはオペレータが、オ
ン及びオフの他に、電力レベル１−７を選択する
ことが出来る様にしている。キーボード５は周知
の普通の容量性接触キーボードと同様に作用し、
こゝでは、制御装置に対する入力をどの様に発生
するかを説明するのに必要なことだけを説明す
る。キーボード５の各々のキーが１つの上側パツ
ド及び２つの下側パツド（図に示してない）を持
つている。誘導体材料が上側及び下側パツドを隔
て、直列の２つのコンデンサを実効的に構成して
いる。上側パツドが２つの下側極板の各各に対す
る共通の極板になる。各々のキーで、一方の下側
パツドが共通の入力線に出力線に接続される。他
方の下側パツドは、それ自身の接続される。この
為、キーボードは全てのキーが共有する１つの入
力線と、各キーに対して１つずつ設けられた９本
の出力線と有する。キーボードが、入力線に走査
電圧を周期的に印加することによつて走査され
る。この電圧が略そのまゝ、接触しなかつた全て
のキーの出力線に伝達される。接触したキーの出
力は、オペレータが上側パツドと接触したことに
よつて、静電容量が増えた為に減衰する。 第４図の回路では、入力又は走査パルスがチツ
プ４０の出力R0−R3に逐次的に発生される。こ
れらのパルスはR0からキーボード駆動回路４６
の入力に伝達される。駆動回路４６は、R0から
のパルスを増幅するのに使われる普通の駆動回路
である。増幅されたパルスが駆動回路４６によつ
て、キーボード５の入力線に送られる。こうし
て、キーボード５が、チツプ４０のROMによつ
て決定された速度で、周期的に、新しい入力があ
るかどうか、即ち作動されたキーがあるかどうか
について走査される。 キーボード５の出力が簡単な限流抵抗回路４８
及び容量性インターフエイス回路５０を介してチ
ツプ４０に結合される。抵抗回路４８はキーボー
ドの各々の出力線と直列に、10キロオーム程度の
大きな限流抵抗を入れるだけである。容量性イン
ターフエイス回路５０は、キーボードの出力に優
先順位をつけ、キーボードの出力をチツプ４０が
読取り得るデイジタル形に符号化し、チツプ４０
に対するこの入力をゼロ交差検出器１０からのゼ
ロ交差パルスと多重化して、チツプ４０の制御作
用が交流電力線路電圧のゼロ交差と同期出来る様
にするという幾通りもの作用をする。 この実施例では、容量性インターフエイス回路
５０はTMS1976シリーズ集積回路であり、これ
はテキサス・インスツルメンツ・インコーポレー
テツド社から容易に入手し得る。この回路の細部
はこの発明にとつて重要ではないから、その動作
はこの発明を理解するのに必要な程度にとどめ
る。容量性接触キーボードとのインターフエイス
接続作用に於けるこの回路の動作について更に詳
しいことは、1977年にテキサス・インスツルメン
ツ・インコーポレーテツドから出版された
「TMS1976容量性接触キーボード、インターフエ
イス・マニユアル」を参照されたい。 インターフエイス回路５０は９個の容量性入力
C1−C9を持ち、これらが９個の内部バツフア
（図に示してない）に内部結合されている。各々
の入力は非常に大きな抵抗を介して高い入力電圧
レベルにバイアスされている。内部バツフアは、
外部で発生された基準電圧からの負の変化を検出
する様に設計されている。各々の入力バツフアが
そのＣ入力の入力電圧が基準電圧よりも負である
時、関連した内部ラツチ（図に示してない）に対
するセツト指令を供給する。これらのラツチの出
力が内部で符号化器（図に示してない）に送ら
れ、この符号化器が優先順位をつけること並びに
符号化の作用を行う。最高の優先順位を持つ入力
を受取ると、それは４ビツトのBCDワードに符
号化され、内部の多重化器に送られる。 インターフエイス回路５０の多重化器部分が入
力ISRによつて制御される。ISRが低である時、
BCDワードが出力Y1−Y4に転送される。入力
ISRが高レベルであると、Ｃ入力線に応答して全
ての内部ラツチが無条件にリセツトされ、入力
ISRが低レベルに復帰するまで、このリセツト状
態が保たれる。全てのラツチがリセツトされる
と、ラツチから発生される信号はどのキーも押さ
れなかつた場合と同じである。更に、ISRが高で
ある時、入力信号Ｆが出力Y1に現われる。Ｃ入
力又はＦ入力のいずれかを選択するという線ISR
のこの作用により、これらの入力をチツプ４０に
対して多重化することが出来る。この多重化作用
の制御はチツプの出力ポートR0によつて行われ
る。このポートがインターフエイス回路５０の入
力ISRに電気結合されている。 チツプ４０はキーボード５からの走査出力を表
わす、インターフエイス回路５０からのBCD符
号の４ビツト信号を入力K1、K2、K4及びK8に受
取る。これらの入力がインターフエイス回路５０
の出力Y1−Y4に夫々電気結合されている。前に
述べた様に、入力K1はチツプ４０をインターフ
エイス回路５０の入力Ｆを介してゼロ交差検出器
１０にも結合する。 チツプ４０の出力がO0−O7、R0及びR4から送
出される。出力O0−O7は、普通の７セグメント
形LED表示装置８に対する表示情報を供給する。
出力R0は、前に述べた様に、キーボード駆動器
４６の入力及びインターフエイス回路５０の入力
ISRに結合される。更に、出力R0が、表示装置４
４を付能する普通の表示デイジツト駆動回路４２
の入力に結合される。出力R4がチツプ４０を普
通のトリアツク駆動回路２６を介して、電力制御
用トリアツク３のゲート端子と結合する。トリア
ツク駆動回路２６がR4からの出力を増幅し、チ
ツプ４０を電力線路から隔離する。 前に述べた様に、チツプ４０は註文により、チ
ツプ４０のROMを予定の一組の命令を持つ様に
永久的に構成することにより、この発明の制御作
用を行う様に構成されている。第５図乃至第１１
図は、キーボード５からインターフエイス回路５
０を介して入力データを求め、貯蔵し且つ処理す
ると共に、選択された電力設定状態に必要な電力
パルス繰返し速度が得られる様にトリアツク３を
トリガする為の制御信号を発生する為に、マイク
ロプロセツサで実施される制御ルーチンを示すフ
ローチヤートである。これらのチヤートから、プ
ログラミングの当業者であれば、この発明の制御
作用をチツプ４０が行うことが出来る様にする為
に、マイクロプロセツサのROMに永久的に貯蔵
される慈身の命令を作成することが出来よう。 制御プログラム 制御プログラムは、第５図乃至第１１図のフロ
ーチヤートに例示した一連のルーチンで構成され
る。電力オン・ルーチンを別にして各ルーチンが
各々の制御期間に１回作用する。プログラムの最
初のパスは、装置と電源のコンセントとのプラグ
接続の様に、装置に電源を印加することによつて
開始される。選択された電力設定状態に関係な
く、装置のプラグを差込んである間、制御回路が
絶えず付勢されていることに注意されたい。電力
出力ルーチンに入つた時、プログラムは一旦休止
して、電圧信号の次のゼロ交差が発生するのを待
つ。ゼロ交差信号を検出すると、トリアツクのト
リガの決定が、出力ラツチR4をセツト又はリセ
ツトすることにより、トリアツク駆動回路に連絡
され、プログラムは走査ルーチンに戻つて、プロ
グラムの次のサイクルを開始する。 次にフローチヤートについて各ルーチンを説明
する。 電力オン・ルーチン、第５図 このルーチンは、レンジのプラグを接続した
時、又は停電の後電源が再び働いた時等の様に、
初めて電力が印加された時、全ての内部のタイ
マ、ラツチ及びレジスタをリセツトする。このル
ーチンに入るのは、動作を開始する時又は停電の
後に電力が回復した時だけである。 走査ルーチン、第６図 このルーチンは、各々の制御期間の始めに電力
出力ルーチンから入るのが普通であるが、容量性
インターフエイス回路からのデータの入力を制御
すると共に、使われる電力設定状態を表示する為
に、表示素子４４に表示データを出力することを
も制御する。 インターフエイス回路５０からのデータの入力
は、次の一連の動作によつて行われる。最初に出
力ラツチR0を高に切換えることにより、キーボ
ード走査がリセツトされる（ブロツク100）。これ
によつてインターフエイス回路５０の内部入力バ
ツフアがリセツトされる。次に出力ラツチR0を
低に切換えて、キーボード走査を設定する（ブロ
ツク104）。これによつて、符号化されたＣ入力デ
ータをインターフエイス５０のY1−Y4出力へ転
送することが出来る。最後に、これらの線からの
新しいデータが読込まれ（ブロツク106）、一時記
憶装置KBに貯蔵される（ブロツク107）、キーボ
ードからの入力データの検索が完了すると、プロ
グラムは入力データ・ルーチンにブランチする。
このルーチンでは、現在永久記憶装置PMに貯蔵
されている電力設定状態を表わす表示データが表
示出力O0−O7に転送される（ブロツク102）。 入力データ・ルーチン、第７図 このレーチンは、走査ルーチンで得られた、新
しく送込まれ且つKBに一時的に貯蔵されたデー
タが空白、即ちキーボードの入力なし、オフ設定
状態、オン設定状態又は設定状態１−７の内の１
つのいずれを表わすかを決定する。 新しいデータが空白を表わす場合（ブロツク
110）、永久貯蔵レジスタPMは、現在使われてい
る制御信号を持つているが、そのまゝであつて、
プログラムは電力制御ルーチン（第９図）にブラ
ンチする。 KBにある新しいデータがオフ設定状態を表わ
す場合（ブロツク112）、このデータがPMに読込
まれ（ブロツク114）、緩始動及び即時オン・ラツ
チ及びタイマがリセツトされ（ブロツク115）、プ
ログラムは電力制御ルーチン（第９図）にブラン
チする。 新しいデータがオン設定状態を表わす場合（ブ
ロツク116）、緩始動様式を実施する必要があるか
どうかを判定する為に、付加的な試験が行われ
る。PMに貯蔵されている制御信号を試験し（ブ
ロツク118）、前に貯蔵されていた設定状態がオフ
設定状態であるかどうかを判定する。そうであれ
ば、KBに貯蔵されている新たに送込まれたオン
設定状態がPMに読込まれる（ブロツク120）。そ
うでなければ、PMの内容はそのままであり、プ
ログラムは電力制御ルーチン（第９図）にブラン
チする。後の場合は、設定状態がオンからオンに
換わつたこと又は設定状態１−７の内の１つから
オンになつたことを示しており、この場合新しい
オン設定状態は無視される。 新しいデータが空白でも、オフでも、オンでも
ない（ブロツク116のノーの答えによつて表わさ
れる）場合、それは設定状態１−７の内の１つを
表わしている筈である。この場合、PMに貯蔵さ
れている信号を試験して、前に送込まれた設定状
態がオフ設定状態であるかどうかを判定すること
が必要である（ブロツク117）。イエスであれば、
PMの内容はそのまゝであり、プログラムは電力
制御ルーチン（第９図）にブランチする。この場
合は、最初にオン設定状態を選択せずに、オフか
ら電力設定状態１−７の内の１つへ変えようとし
た場合を示す。この様な場合、新しい電力設定状
態は無視される。ブロツク117のノーの答えによ
り、前の設定状態がオンであるか又は電力設定状
態１−７の内の１つであつたことが判り、この場
合、プログラムは比較ルーチン（第８図）にブラ
ンチする。 比較ルーチン、第８図 このルーチンに入るのは、新しい入力が電力設
定状態１−７の内の１つを表わす時だけである。
このルーチンの主な作用は、緩始動様式を開始
し、適切な場合、即時オン様式を終了することで
ある。この作用が次の様に行われる。ブロツク
122でオン設定状態になつているかどうかPMを
試験する。PMがオン設定状態を持つていて、電
力設定状態がオンから電力設定状態１−７の内の
１つに変わつたことを表わす場合、緩始動ラツチ
SSLをセツトする（ブロツク124）。新たに送込ま
れた電力設定状態がKBに一時的に貯蔵されてい
るが、これをPMに転送し（ブロツク125）、プロ
グラムは電力制御ルーチンにブランチする。 PMがオン設定状態以外の設定状態を持つこと
が判つた場合、これは電力設定状態１−７の内の
或るものから別のものへの変化を示すが、新に送
込まれた設定状態が現在使われている設定状態よ
り低いかどうかを判断することが必要である。前
に述べた様に、この発明の制御方式の１つの特徴
は、即時オン様式で動作している間、前の設定状
態より小さい様な、新しい電力設定状態が送込ま
れた場合、即時オン様式を直ちに終了させること
である。表に示す様に、電力設定状態１−７は
設定状態を表わすBCD符号によつて表わされる。
この為、PM及びKBに貯蔵されている信号の大
きさの比較が行われる（ブロツユ126）。KBの符
号化信号がPMにあるものより小さければ、新し
い設定状態の方が低く、即時オン・ラツチ及び即
時オン・タイマがリセツトされる（ブロツク128
及び129）。KBに貯蔵されている信号がPMにあ
るものより小さくなければ、即時オン・ラツチ及
びタイマは変わらない。いずれの場合も、最初
KBに貯蔵された、新に送込まれた信号が、その
後でPMに読込まれる（ブロツク125）。その後プ
ログラムは電力制御ルーチン（第９図）にブラン
チする。 電力制御ルーチン、第９図 電力制御ルーチンの主な作用は、各々の制御周
期に主計数器を増数すると共に、適切な場合、緩
始動及び即時オン・ルーチンを実施することであ
る。リング計数器として作用し、反復的に０から
63まで計数する主計数器を増数した後（ブロツク
150）、緩始動ラツチを試験する（ブロツク152）。
このラツチがセツトされていて、緩始動様式で動
作していることを示す場合、緩始動タイマを増数
し（ブロツク154）、緩始動様式の持続時間を制限
する為に、タイマの内容を時間切れと記した基準
定数に対して試験する（ブロツク156）。１秒の持
続時間の場合、時間切れは15に設定される。タイ
マの内容がこの値を越えた時、緩始動ラツチ（ブ
ロツク157）及びタイマ（ブロツク158）をリセツ
トし、即時オン・ラツチをセツトする（ブロツク
159）。後で説明する即時オン様式を実施する為に
使われるレジスタであるレジスタMKB並びに
PMの内容をこの点で交換し、（ブロツク155）、
IOLがセツトされた時に入る電力比較ルーチン
（第１０Ｂ図）のブロツク147の埋合せをする。そ
の後、プログラムは電力比較ルーチンのブロツク
141にブランチし、PMに貯蔵されている実際の
電力設定状態に無関係に、緩始動の繰返し速度を
実現する。 緩始動ラツチがセツトされていない時、即時オ
ン・ラツチ（IOL）を試験する（ブロツク160）。
このラツチがセツトされていて、即時オン様式で
動作していることを表わす時、レジスタMKBを
最高の電力設定状態の符号、即ちこの実施例で
は、設定状態７に対するBCD符号に等しく設定
する（ブロツク161）。次に即時オン・タイマを１
カウントだけ増数し（ブロツク162）、試験して
（ブロツク163）カウントが予定の最大値を越えた
かどうかを判断する。越えていなければ、MKB
及びPMの内容を交換し（ブロツク164）、PMが
実際の電力設定状態ではなく、電力レベル７に対
応する信号を持つ様にし、こうして実際の電力設
定状態に無関係に、即時オン様式に関連した電力
パルス繰返し速度を実現する。即時オン・タイマ
が最大カウント（MAXTIME）を越えた場合、
即時オン・ラツチ及びタイマをリセツトすること
により、即時オン様式を終了させる（ブロツク
165及び166）。持続時間が8.5秒の場合、
MAXTIMEは128に設定される。 いずれにせよ、この後プログラムは電力比較ル
ーチンにブランチする。 電力比較ルーチン、第１０Ａ図及び第１０Ｂ図 このルーチンはPM及びZCMを比較して、所要
のパルス繰返し速度を正しく実現する為に、次の
ゼロ交差の時、出力ラツチR4（第４図）をセツト
して、トリアツク３を導電状態にトリガするか、
或いはリセツトして、トリアツク３をオフにする
かを決定する。前に述べた比較作用が、この実施
例では次の様に行われる。最初にPMがPM＝７
であつて、電力設定状態７が選択されていること
を表わすかどうか試験する（ブロツク130）。イエ
スであれば、電力オン・ラツチ（POL）をセツ
トし（第１０Ｂ図のブロツク138）、それ以上の比
較は必要としない。これはトリアツクが制御期間
毎にトリガされるからである。ノーであれば、
ZCMの最初の最下位ビツト（LSB）が０かどう
か試験する（ブロツク140）。０でなければ、それ
以上の比較は必要ではなく、POLをリセツトす
る（第１０Ｂ図のブロツク139）。このビツトが０
であれば、PMが、電力設定状態６の選択を表わ
す６であるかどうか試験する（ブロツク131）。
PM＝６であれば、POLをセツトする。最初の最
下位ビツトは１つおきのカウントで０である。こ
の為、１つおきのカウントにブロツク140に入る。
この為、電力レベル６が選択された時、トリガの
決定は１つおきのカウントで行われ、所要の1/2
の電力パルス繰返し速度が得られる。PMが６に
等しくない場合、ZCMの２番目の最下位ビツト
が０かどうか試験する（ブロツク141）。この決定
ブロツクに来るのは、最初の最下位ビツトが既に
０であることが判つている時であるから、その結
果は、事実上、１番目及び２番目の最下位ビツト
が両方共０であるかどうかを判断することにな
る。この為、このブロツクからは、両方のビツト
が０であるというイエスの出力が４カウント毎に
１回発生する。答えがイエスであり、電力レベル
５が選択されている（ブロツク132）か、或いは
緩始動ラツチSSLがセツトされ（ブロツク127）、
緩始動様式で動作していることを表わす場合、
POLがセツトされ、こうして1/4の所望の電力パ
ルス速度が得られる。緩始動ラツチがセツトされ
ている時、プログラムは電力制御ルーチンからブ
ロツク141に直接的にブランチし、こうしてブロ
ツク130、131を通過することに注意されたい。両
方のビツトが０であるが、SSLもセツトされてい
ないし、電力レベル５が選択されてもいない時、
ZCMの３番目の最下位ビツトが０かどうかを試
験した後、０であると判れば、PM＝４かどうか
の試験（ブロツク133）を行う。この３番目の最
下位ビツトが０でないと判つた場合、PM＝４か
どうかの試験はしない。このパターンは、０であ
ることが判つているZCMの適正な数の最下位ビ
ツトとPMにある電力設定状態とが合うまで続け
られ、その結果トリガの決定が下されるか、即ち
内部ラツチでPOLがセツトされるか、或いは一
致せず、トリガなしの決定、即ちPOLのリセツ
トが行われる。POLの状態が後で説明する様に
電力出力ルーチンで使われる。 比較試験とPOLのセツト又はリセツト動作を
完了した後、即時オン・ラツチを試験する（ブロ
ツク146）。このラツチがセツトされていれば、
MKB及びPMの内容を再び交換して（ブロツク
147）、選択された実際の電力設定状態に対応し
て、電力制御ルーチンで即時オン様式を実現する
為に用いられる交換の前に、PMをもとの値に復
帰させることが必要である。 この後プログラムは電力出力ルーチンにブラン
チする。 電力出力ルーチン、第１１図 このルーチンの作用は、トリアツクのトリガ動
作を電力信号のゼロ交差と同期させることであ
る。このルーチンに入る時、トリアツクのゲート
端子に結合された出力ラツチR4（第４図）はリセ
ツトされる（ブロツク170）。ラツチR0は高にセ
ツトされ（ブロツク171）、こうしてインターフエ
イス５０（第４図）の入力ISRに高レベル信号を
送り、ゼロ交差検出器１０からのＦ入力をチツプ
４０の入力K1に多重化する。次に制御プラグラ
ムは入力K1を試験し、検出器１０からのゼロ交
差パルスを受取つたことを表わす高即ち１入力を
受取るのを待つ（ブロツク172及び173）。ゼロ交
差パルスを受取ると、R0が低に切換えられ、ISR
がリセツトされ（ブロツク174）、POLが試験さ
れる（ブロツク175）。POLがセツトされると、
出力ラツチR4がセツトされ（ブロツク176）、こ
れによつてトリガ電圧が駆動回路２６（第４図）
を介して、トリアツクのゲート端子に印加され
る。POLがセツトされない場合、R4はリセツト
状態にとゞまり、トリアツク３は導電状態に切換
えられない。この後、プログラムは走査ルーチン
に戻つて、サイクルを繰返す。 別の実施例 コストの観点から、この発明の好ましい実施例
の制御回路では、マイクロプロセツサが主な制御
素子である。然し、この発明の考えはこの様な実
施例に制約されるつもりはない。第３図の機能的
なブロツク図並びに第５図乃至第１１図のフロー
チヤートによつて例示されたこの発明の制御方式
は、市場で容易に入手し得る回路素子を用いた結
線形デイジタル論理回路を使つても実施すること
が出来る。 第１３図乃至第１６図及び第１８図は、マイク
ロプロセツサの代りに、結線形のデイジタル論理
回路を用いたこの発明の別の実施例の論理回路を
示す。前に説明した素子と機能的に同じ素子には
同じ参照記号を用いている。図示の論理回路は、
第３図のブロツク図に全体的に示す様な形でイン
ターフエイス接続される。 前に説明した実施例の場合と同じく、制御期間
は相次ぐゼロ交差パルスの前縁の間の期間であ
る。各々の制御期間の間、論理回路が１回動作す
る。ラツチ並びにレジスタのクロツク動作に使わ
れるタイミング信号が、回路の動作を制御期間と
同期させる普通の手段によつて発生される。タイ
ミング回路の細部は示してない。これは、特定の
回路がこの発明の一部分を構成するものではな
く、こういう回路が周知だからである。 これから説明する論理回路では、図面を見易く
する為に、インターフエイス回路を省略してある
が、こういう回路は普通のものであつて、周知で
ある。 タイミング マイクロプロセツサを使つた実施例では、論理
的な事象のタイミングが、マイクロプロセツサが
直列形である結果、当然のことゝして達成され
る。各々の命令が順次遂行され、どんな時も、一
度に１つの命令しか実行することが出来ない。即
ち、ゼロ交差パルスがチツプに入力したことによ
つて、制御期間が開始された時、マイクロプロセ
ツサがROMに貯蔵されている命令に順次進む。
ROMにある命令の実行を正しい順序で行えば、
それがタイミング順序になる。 然しデイジタル論理回路を用いた実施例では、
各々の制御期間内での事象のタイミングは、第７
図の時間線図に示す様な６つのタイミング信号を
発生するタイミング回路によつて制御することが
出来る。第１７図の時間線図に示す様なタイミン
グ信号を発生し得る普通の計数発振器回路は周知
である。この回路の細部がこの発明の一部を構成
するものではないので、タイミング回路はその出
力だけを取上げる。 次に第１７図について説明すると、曲線ZCPは
ゼロ交差検出器１０の出力を表わす。この信号の
パルス繰返し速度は毎秒パルス数120個である。
信号TS1−TS6を用いて、論理回路の動作を各々
の制御期間と同期させる。TS1は負に向うパルス
であつて、容量性インターフエイス５０（第１３
図）のISR入力に印加される。負に向うこのパル
スは、キーボードの入力（第１３図）に印加され
るTS2によつてキーボードを走査することが出来
る様にすると共に、この走査結果を、レジスタ１
８（１）（第１４図）の付能入力に印加された
TS3によつて付能された時、記憶装置１８の貯蔵
レジスタ１８（１）に読込むことが出来る様にす
るのに十分な時間の間低にとゞまる様に、十分な
持続時間を持つていなければならない。即ち、
TS1はTS2及びTS3と重なつていなければならな
い。TS4は記憶装置１８のレジスタ１８（２）に
対する付能信号として作用する。この信号が、試
験手段３０（第１３図）のアンド・ゲート３０
（２）を介してレジスタ１８（２）の付能入力に
ゲートされる。タイミング信号TS5は緩始動ラツ
チ３２及び即時オン・ラツチ３６（第１８Ａ図）
のクロツク入力に印加され、新しい走査結果に応
答して、これらのラツチの出力を更新する。この
後、比較手段１６が更新されたラツチ情報に従つ
てその出力を更新する。タイミング信号TS6は、
電力オン・ラツチ２４（POL）（第１８Ｂ図）の
クロツク入力にパルスを印加して、ラツチの出力
が比較手段からの更新された出力を反映すること
が出来る様にする。一旦POLがクロツクを受取
ると、回路は次の制御期間を開始する次のゼロ交
差パルスを待つ。POL２４の出力が、ゼロ交差
パルス（第３図）によつて、トリアツク３のゲー
ト端子に送られる。 デイジタル信号発生器 第１３図は第３図のデイジタル信号発生器２０
の作用を実施するのに使われる回路を示す。前に
述べた様に、信号発生器２０の作用は、キーボー
ド５のキーをオペレータが作動したことによつて
選択された電力設定状態を表わす４ビツトのデイ
ジタル信号を発生することである。これが第３図
の回路では、前にマイクロプロセツサ形の実施例
について述べたのと基本的に同じ回路素子、即
ち、容量性接触キーボード５、抵抗回路４８及び
容量性インターフエイス５０を用いて行われる。
違いは主に、インターフエイス５０が前に説明し
た符号化及び優先順位をつける作用をするが、前
の実施例の様に、ゼロ交差パルスのデータを制御
信号のデータと多重化しないことである。タイミ
ング回路（図に示してない）は、キーボードに対
する走査信号TS2（第１７図）及びISR入力に対
する適正な信号TS1（第１７図）を発生して、
各々の制御期間に、キーボードを１回走査するこ
とが出来る様に構成されている。前の実施例と同
じく、表は電力設定状態と、容量性インターフ
エイス５０によつて発生される符号化デイジタル
信号の間の関係を示している。 記憶装置 第１４図は第３図の記憶装置１８及び試験手段
３０を構成する論理回路を示す。この実施例で
は、記憶装置１８がKBと呼ぶ一時記憶装置１８
（１）とPMと呼ぶ永久記憶装置１８（２）を含
む。KBは関連したキーボードの各々の走査結果
を貯蔵する様に、制御期間毎に更新されることに
注意されたい。PMは、作動されたキーが確認さ
れた時にだけ更新される。この各々の素子は本質
的に並列入力／並列出力形の４ビツト貯蔵レジス
タで構成され、これは通し番号SN74194の名称で
容易に入射し得る集積回路である。 レジスタ１８（１）が信号発生器２０からの制
御信号を受取つて貯蔵する。この信号が、第１７
図の時間線図のタイミング信号TS3により、レジ
スタ１８（１）に読込まれる。レジスタ１８
（１）の出力がこれから説明する様にして、試験
手段３０によつて試験される。試験手段３０のゲ
ート３０（２）からの出力が、適切な時、レジス
タ１８（２）の付能入力(E)にパルスを送ることに
より、レジスタ１８（２）を付能し、こうしてレ
ジスタ１８（１）に貯蔵されている符号化信号を
レジスタ１８（２）に読込むことが出来る様にす
る。レジスタ１８（１）の内容はこのことによつ
て変わらない。 試験手段 試験手段３０は、(1)貯蔵された新しい信号がオ
フ信号である時、又は(2)新しい信号がオン信号で
あり、レジスタ１８（２）に貯蔵されている前の
信号がオフ信号である時、又は(3)新しい信号が電
力設定状態１−７の内の１つであり、前の信号が
オフ信号ではない時にだけ、レジスタ１８（１）
に一時的に貯蔵されている新しい信号をレジスタ
１８（２）に読込むことが出来る様にする。更
に、試験手段３０は、レジスタ１８（２）にオフ
信号が貯蔵されている時、緩始動ラツチ及び即時
オン・ラツチをリセツトする。条件(1)により、オ
フ信号は常に１８（２）に読込まれる。条件(2)
は、オフ状態から変わる時、電力設定状態１−７
の内の１つより前にオン設定状態が選択されるこ
と、並びに前の信号が電力設定状態１−７の内の
１つである場合、オン設定状態を無視することを
保証する。条件(3)は電力設定状態１−７の或るも
のから別のものへの変更が出来る様にする。作動
されたキーが検出されなかつた状態を表わす空白
入力は、今述べた条件(1)、(2)又は(3)の時にだけレ
ジスタ１８（２）を付能したことによつて、自ず
と排除される。 この実施例の試験手段３０を第１４図の論理図
について説明する。論理アンド・ゲート３０
（１）の出力がレジスタ１８（２）の付能入力に
結合される。ゲート３０（２）の出力が論理１で
ある時、レジスタ１８（１）の信号がレジスタ１
８（２）に読込まれる。ゲート３０(1)は、TS4信
号を論理オア・ゲート３０(2)の出力とアンドする
ことにより、レジスタ１８（２）の付能動作をタ
イミング信号TS4（第２４図）と同期させる様に
作用する。このオア・ゲートの出力は、前述の任
意の１つの条件(1)、(2)又は(3)が充たされた時に論
理１である。レジスタ１８（１）にオフ信号
（1000）が存在することが、論理アンド・ゲート
３０（３）によつて検出される。このゲートはレ
ジスタ１８（１）の４つの出力を入力として持つ
ている。レジスタ１８（１）にある信号の３つの
最下位ビツトに対応する、ゲート３０（３）への
入力が反転される。従つて、信号（1000）によつ
て表わされるオフ信号がレジスタ１８（１）に貯
蔵されている時、ゲート３０（３）の出力は論理
１である。ゲート３０（３）の出力が、ゲート３
０（２）及び３０（１）を介して、レジスタ１８
（２）の付能入力に結合される。 レジスタ１８（１）にオン信号が存在すること
が、レジスタ１８（１）の出力を入力とする論理
アンド・ゲート３０(4)によつて検出される。レジ
スタ１８(1)にある信号の２番目及び３番目の最下
位ビツトに対応する、ゲート３０（４）への入力
が反転される。この為、レジスタ１８（１）にオ
ン信号（1001）が貯蔵されている時、ゲート３０
（４）の出力は論理１である。ゲート３０（４）
の出力が、ゲート３０（６），３０（２）及び３
０（１）を介して、レジスタ１８（２）の付能入
力に結合される。レジスタ１８（２）のオフ信号
が、レジスタ１８（２）の４つの出力を入力とす
る論理アンド・ゲート３０（５）によつて検出さ
れる。レジスタ１８（２）の３つの最下位ビツト
に対応する、ゲート３０（５）への入力が反転さ
れる。従つて、オフ信号（1000）がレジスタ１８
（２）に貯蔵されている時、ゲート３０（５）の
出力は論理１である。論理アンド・ゲート３０
（６）がゲート３０（４）及び３０（５）の出力
をアンドする。従つて、レジスタ１８（１）にあ
る新しい信号がオン信号であり、レジスタ１８
（２）にある前の信号がオフ信号である時、ゲー
ト３０（６）の出力は論理１である。ゲート３０
（６）の出力が、ゲート３０（２）及び３０（１）
を介して、レジスタ１８（２）の付能入力に結合
される。 レジスタ１８（１）に電力設定状態１−７の内
の１つを表わす信号が存在することが、ゲート３
０（７）及び３０（８）によつて検出される。論
理オア・ゲート３０（７）は、３つの最下位ビツ
トに対応するレジスタ１８（１）の出力を入力と
する。この為、レジスタ１８（１）に空白以外の
任意の信号を表わす信号がある場合、ゲート３０
（７）の出力は論理１である。論理アンド・ゲー
ト３０（８）が、ゲート３０（７）の出力を、レ
ジスタ１８（１）の最上位ビツトに対応する反転
入力とアンドする。表に示す様に、この最上位
ビツトは、オン及びオフ設定状態では論理１、電
力設定状態１−７では論理０である。従つて、レ
ジスタ１８（１）にある信号が、電力設定状態１
−７の内の任意の１つを表わす時、ゲート３０
（８）の出力が論理１であり、他の時は論理０で
ある。論理アンド・ゲート３０（９）が、ゲート
３０（８）の出力をゲート３０（５）の反転出力
とアンドする。この為、ゲート３０（８）の出力
が論理１でゲート３０（５）が論理０であつて、
レジスタ１８（１）にある信号が設定状態１−７
の内の１つに対応し、レジスタ１８（２）にある
信号がオフ設定状態ではないことを表わす時、ゲ
ート３０（９）の出力は論理１である。ゲート３
０（９）の出力が、ゲート３０（２）及び３０
（１）を介してレジスタ１８（２）の付能入力に
結合される。 試験手段３０は、(イ)レジスタ１８（１）が電力
設定状態１−７の内の１つを表わす信号を持つて
いる時、並びに(ロ)レジスタ１８（２）がオン信号
を貯蔵している時、緩始動ラツチ３２（第１８Ａ
図）をセツトする。条件(イ)は、前に説明した様
に、論理アンド・ゲート３０（８）の出力が論理
１であることによつて表わされる。 条件(ロ)は、レジスタ１８（２）からの出力線を
入力とするアンド・ゲート３０（１０）によつて
検出される。２番目及び３番目の最下位ビツトを
表わす線は反転され、この為、レジスタ１８
（２）に貯蔵されている信号がオン信号（1001）
である時にだけ、ゲート３０（１０）の出力は論
理１である。ゲート３０（８）及び３０（１０）
の出力が論理アンド・ゲート３９（１１）によつ
てアンドされる。ゲート３０（１１）の出力３０
(a)が始動ラツチ３２（第１８Ａ図）のセツト入力
に結合される。この為、前述の条件(イ)及び(ロ)が充
たされた時、SSLをセツトする論理１が印加され
る。 試験手段３０は、レジスタ１８（１）にある信
号が、レジスタ１８（２）にある信号によつて表
わされる設定状態よりも低い電力設定状態を表わ
す時、即時オン・ラツチ３６（第１８Ａ図）をリ
セツトする。これは、比較器３０（１２）が２つ
のレジスタの内容の大きさを比較することによつ
て達成される。 第１４図の回路では、この作用が比較器３０
（１２）及びゲート５０（５），３０（８）及び３
０（１３）−３０（１５）によつて行われる。レ
ジスタ１８（１）及び１８（２）の内容の比較が
比較器３０（12）によつて連続的に行われる。こ
の比較器は、通し第号SN7485の名称で集積回路
として容易に利用し得る形式の普通の４ビツトの
大きさ比較器である。新しく送込まれた電力設定
状態が前に送込まれた設定状態より低い設定状態
である時の様に、レジスタ１８（１）の内容の大
きさがレジスタ１８（２）の内容の大きさより小
さい時、比較器３０（１２）の出力は論理１であ
る。この出力がアンド・ゲート３０（１５）に結
合され、このアンド・ゲートがこの出力をアン
ド・ゲート３０（８）及び３０（１４）の出力と
アンドする。今述べた様に、アンド・ゲート３０
(8)の出力は、レジスタ１８（１）の内容が電力設
定状態１−７の内の任意の１つを表わす時に、論
理１である。レジスタ１８（２）の反転した最上
位ビツトを、レジスタ１８（２）の３つの最下位
ビツトのオアをとる論理オア・ゲート３０（１
３）の出力とアンドする論理アンド・ゲート３０
（１４）の出力は、レジスタ１８（２）が電力設
定状態１−７の内の任意の１つを表わす符号を持
つ時、論理１である。従つて、レジスタ１８
（１）及び１８（２）が両方共、電力設定状態１
−７の内の任意の１つを表わす符号を持つている
時には、何時でもゲート３０（１５）が比較結果
を論理オア・ゲート３０（１６）を介して、即時
オン・ラツチ３６（第３図）のリセツト入力にゲ
ートする。上に述べた条件が充たされ、レジスタ
１８（１）にある電力設定状態がレジスタ１８
（２）にあるものより低い時、ゲート３０（１５）
の出力、従つてゲート３０（１６）の出力３０(c)
は論理１であり、この結果即時オン・ラツチ３６
がリセツトされる。 ゲート３０（５）の出力が、オア・ゲート３０
（１６）を介して即時オン・ラツチ３６のリセツ
ト入力にも結合される。この為、レジスタ１８
（２）にオフ設定状態（1000）が貯蔵されている
時には、ラツチ３６もリセツトされる。 最後に、ゲート３０（５）の出力３０(b)が緩始
動ラツチ３２のリセツト入力に直接的に結合され
る。この為、レジスタ１８（２）にオフ信号が貯
蔵されている時、緩始動ラツチ３２がリセツトさ
れる。 ゼロ交差主計数器 第３図の主計数器１４が、この実施例では８ビ
ツトのリング計数器によつて構成されている。こ
れがゼロ交差検出器１０（第３図）によつて発生
されたゼロ交差パルスを計数する。８ビツト計数
器１４が、第１５図に示す様に、２つの４ビツト
波及形計数器を継続接続することによつて形成さ
れる。計数器１４（１）の出力Ａ−Ｄがカウント
の１番目乃至４番目の最下位ビツトになり、計数
器１４（２）の出力Ｅ−Ｆが５番目及び６番目の
最下位ビツトになる。ゼロ交差検出器１０の出力
が計数器１４（１）のクロツク入力に結合され
る。後で説明する比較手段１６が、カウントの最
初の６つの最下位ビツトを表わす出力１４Ａ−１
４Ｆを受取る。計数器１４（１）及び１４（２）
９は、通し番号SN7493型集積回路として容易に
入手し得る形式のものである。 比較手段 この実施例の比較手段１６は、第１６図に示す
様に、計数器１４からの出力の最初の６つの最下
位ビツトに応答する計数ゲートと呼ぶ論理ゲート
１６(4)(a)−１６(4)(f)の回路と、記憶装置１８のレ
ジスタ１８（２）からの出力に応答する４線から
10線への普通のBCDから10進法への復号器１６
（１）と、計数ゲート及び復号器からの出力に応
答する、比較ゲートと呼ぶ論理ゲート１６（２）
(a)−１６（２）(f)の回路とで構成される。比較ゲ
ートの出力が論理ゲート１６（５）−１６（７）
を介して、電力オン・ラツチ２４（第３図）に結
合される。論理ゲート１６（８）及び１６（９）
が緩始動及び即時オン・ラツチ３４，３６（第３
図）からの入力をこれから説明する様に比較手段
の回路に係合する。 第１６図の回路を詳しく説明する前に、第３図
の制御装置に於ける比較手段１６の作用、並びに
この作用がどの様に実施されたかを振返つてみる
のが有用であろう。第３図の比較手段１６の作用
は、現在の制御期間の間、次の制御期間の間に電
力制御トリアツク３（第１図、第３図）を導電状
態に切換えるかどうかを決定することである。第
３図に戻つて簡単に説明すると、比較手段１６の
出力が電力オン・ラツチ（POL）２４、アン
ド・ゲート２８及びトリアツク駆動回路２６を介
して、トリアツク３のゲート端子に結合されてい
る。今の実施例では、比較手段１６の出力が論理
１である時、POL２４がセツトされる（セツト
された時、POLの出力は論理１になる）。電力信
号の次のゼロ交差が発生した時、検出器１０によ
つてゼロ交差パルスが発生され、それがアンド・
ゲート２８によつてPOL２４の出力とアンドさ
れ、ゲート２８の出力が論理１になる。ゲート２
８のこの論理１の出力がトリアツク駆動回路２６
を介して、増幅されてトリアツク３のゲート端子
に印加されると、トリアツク３が導電状態に切換
わる。比較手段１６の出力が論理０である時、
POL２４がリセツトされ（出力は論理０）、ゲー
ト２８の出力は論理０である。この為、トリアツ
ク３のゲート端子にゲート信号は印加されず、電
力線路の次のゼロ交差の時、トリアツクは非導電
になる。この為、比較手段１６の出力が論理１に
切換わる速度が、電力パルス繰返し速度を決め
る。 この実施例では、前の実施例と同じく、比較手
段１６は、主計数器１４の最初のｎ個の最下位ビ
ツトが全部論理０である時、何時でもトリアツク
をトリガすることにより、1/2nの繰返し速度を実
現することが出来る様にする。例えば、電力設定
状態４では、パルス繰返し速度は1/8、即ち1/2n
でｎ＝３の場合である。1/8の所望の繰返し速度
が、計数器の最初の３つの最下位ビツトが論理０
である時、何時でもトリアツクをトリガすること
によつて達成される。これは８カウント毎に１回
起る。 第１６図の回路では、復号器１６（１）が使お
うとする電力設定状態を確認する。計数ゲート１
６（４）(a)−１６（４）(f)は、計数器１４の各々
のカウントに対し、どれだけの最下位ビツトが０
であるかを表わす。比較ゲート１６（２）(a)−１
６（２）(f)は、その特定のカウントに対し、電力
設定状態と最下位ビツト情報の組合せで、トリア
ツク３（第３図）を導電状態に切換える必要があ
るかどうかを決定する。 復号器１６（１）は、記憶装置１８（第１３
図）のレジスタ１８（２）の出力を復号すること
により、実施しようとする電力設定状態を確認す
る。前に述べた様に、レジスタ１８（２）は、実
施しようとする電力設定状態を表わすBCD信号
を貯蔵している。復号器１６（１）の１本の出力
線が各々の電力レベル設定状態に一意的に関連し
ている。線１−７が夫々電力設定状態１−７に対
応する。（線０，８及び９はこの実施例では使わ
ない。）復号器１６（１）に対する符号化入力に
よつて表わされる電力設定状態が、復号器の関連
した出力線の論理０によつて確認される。他の全
ての出力線は論理１である。例えば、符号化入力
が電力設定状態３を表わす時、復号器の線３の出
力は論理０であり、他の線の出力は全部論理１で
ある。従つて、復号器１６（１）の論理０である
出力線が、レジスタ１８（２）に貯蔵されている
電力設定状態を確認する。復号器１６（１）は、
通し番号SN7442型集積回路として、市場で容易
に入手し得る形式の４線から10線への普通の
BCDから10進法への復号器である。 ゼロ交差主計数器１４のカウントが次の様にし
て、計数ゲート１４（４）(a)−１６（４）(f)で処
理される。計数器１４から線１４(a)−１４(f)を介
して来る入力は、カウントの最初の６つの最下位
ビツトを表わす。ゲート１６（４）(a)は論理イン
バータであり、その出力は、最初の最下位ビツト
がゼロである時に論理１である。ゲート１６
（４）(a)の出力が論理アンド・ゲート１６（４）
(b)によつて、線１４(b)からの反転入力とアンドさ
れ、最初の２つの最下位ビツトが０である時にだ
け、ゲート１６（４）(b)の出力は論理１になる。
同様に、ゲート１６（４）(b)の出力が論理アン
ド・ゲート１６（４）(c)によつて、線１４(c)の反
転入力とアンドされ、最初の３つの最下位ビツト
が０である時にだけ、ゲート１６（４）(c)の出力
が論理１になる。ゲート１６（４）(d)−１６
（４）(f)でも、このパターンが繰返される。 比較ゲート１６（２）(a)−１６（２）(f)は、計
数ゲート１６（４）(a)−１６（４）(f)からの個別
の出力を復号器１６（１）からの反転出力６−１
と夫々アンドする為に使われる。即ち、論理アン
ド・ゲート１６（２）(a)がゲート４(a)の出力を復
号器の反転出力線６とアンドする。ゲート１６
（２）(b)がゲート１６（４）(b)の出力と復号器の
出力線５の出力をアンドするという様になつてい
る。各々の比較ゲートは、復号器１６（１）から
の入力によつて表わされる特定の電力設定状態と
一意的な関係を持つとみなすことが出来る。どん
な制御期間の間も、精々比較手段１６（２）(a)−
１６（２）(f)の内、高々１つの出力しか論理１に
はなり得ないし、その出力が論理１になるのは、
この比較手段が関連している電力設定状態に伴う
最下位ビツト・パターンが発生した時だけであ
る。例えば、電力設定状態３を使う時、復号器の
線１６（１）の出力３は論理０であり、復号器の
他の出力は論理１である。この為、ゲート１６
（２）(d)に対する復号器の反転入力は論理１であ
り、他の比較ゲートに対する反転入力は論理０で
ある。１６（２）(d)以外の比較ゲートの出力は、
カウントに関係なく論理０にとゞまる。然し、ゲ
ート１６（２）(d)の出力は、計数器１４からの最
初の４つの最下位ビツトが０である時にだけ、論
理１になる。これはゲート１６（４）(d)の出力の
論理１によつて表わされる。従つて、電力設定状
態３では、ゲート１６（２）(d)の出力は、16カウ
ント毎に１回論理１になる。 論理オア・ゲート１６（５）が比較ゲート１６
（２）(a)−１６（２）(f)の出力をオアする。従つ
て、その出力は、任意の比較ゲートの出力が論理
１である時に何時でも論理１になる。これ迄、こ
の回路の説明は電力設定状態１−６を使う場合に
限られていたことに注意されたい。電力設定状態
７は1/1のパルス繰返し速度に関連している。従
つて、比較手段１６の出力は、定常状態様式で動
作する時、電力設定状態７では各々のカウント毎
に論理１でなければならない。この実施例では、
この為、復号器の出力７をオア・ゲート１６
（９）を介してゲート１６（５）に結合する。ゲ
ート１６（９）の出力は、その反転入力に論理０
が現われた時、何時でも論理１になる。この為、
電力設定状態７を使う時、ゲート１６（５）の出
力が論理１になる。 比較手段１６がどの様に緩始動様式及び即時オ
ン様式を実施するかを説明する。最初に緩始動様
式を考えると、緩始動ラツチがセツトされている
時、選択された電力設定状態に無関係な予定の電
力パルス繰返し速度を使わなければならないこと
を前に述べた。この実施例では、マイクロプロセ
ツサによつて制御される実施例の場合と同じく、
緩始動様式を実施する時、電力設定状態５に対応
する1/4の電力パルス繰返し速度を使う。 緩始動ラツチ３２から比較手段１６への入力３
２(a)（第１８Ａ図）は、ラツチがセツトされてい
る時に論理１であり、このラツチがリセツトされ
ている時に論理０である。この為、ラツチ３２の
反転出力を復号器１６（１）の出力５とオアする
論理オア・ゲート１６（８）の出力は、緩始動ラ
ツチがセツトされているか或いは電力設定状態５
が選択された時、論理０である。この為、電力設
定状態５に関連した比較ゲート１６（２）(b)の出
力は、最初の２つの最下位ビツトが０であり、且
つ緩始動ラツチがセツトされているか或いは電力
設定状態５を使う時に、論理１になる。 緩始動様式の間、実際の電力設定状態を取消す
為、論理アンド・ゲート１６（６）がゲート１６
（５）の出力と緩始動ラツチからの反転入力とを
アンドする。即ち、緩始動ラツチがセツトされて
いると、１６（６）の出力は、ゲート１６（５）
の出力に関係なく論理０である。この為、比較ゲ
ート１６（２）(b)の出力を比較手段の出力に結合
する別の通路がオア・ゲート１６(7)によつて出来
る。 前に述べた様に、即時オン様式で動作する時、
選択された実際の電力設定状態に関係なく、電力
設定状態７に対応する１／１の電力パルス繰返し
速度を使う。この実施例では、これが次の様にし
て行われる。即時オン・ラツチ３６からの入力３
６(a)（第１８Ａ図）は、このラツチがセツトされ
ている時に論理１であり、このラツチがリセツト
されている時に論理０である。即時オン・ラツチ
からの入力が、電力設定状態７に対応する復号器
の線７の反転出力とオアされる。この為、即時オ
ン・ラツチがセツトされているか、又は電力設定
状態７を使う時、何時でもゲート１６（９）の出
力、従つてゲート１６（５）の出力は論理１であ
る。 ラツチ及びタイマ 前に述べた様に、緩始動及び即時オン様式の開
始、持続時間及び終了は、ラツチ及びタイマを用
いて決められる。更に、電力オン・ラツチ２４を
使つて、比較手段１６の出力を貯蔵すると共に、
この出力をトリアツク３（第３図）のゲート端子
に結合する。 第１８Ａ図は、制御回路の内、この実施例の緩
始動ラツチ３２、緩始動タイマ３４、即時オン・
ラツチ３６及び即時オン・タイマ３８を含む部分
を示している。ラツチ３２，３６は、通し番号
SN7470の集積回路として市場で容易に入手し得
る普通のＪ−Ｋ形フリツプフロツプである。 第１４図、第１６図及び第１８Ａ図に示すよう
に、ラツチ３２のＪ入力が試験手段３０のゲート
３０（８）の出力３０(a)に結合される。ラツチ３
２のＱ出力が線３２(a)を介して、比較手段１６の
ゲート１６（８）の入力に結合される。このＱ出
力はタイマ３４にも結合される。 動作について説明すると、緩始動様式を実施す
る必要があることを試験手段３０が決定すると、
試験手段３０（第１３図）のゲート３０（８）の
出力に論理１が現われる。この時、ラツチ３２の
Ｑ出力は、タイミング信号TSS（第１７図）をク
ロツク入力に受取つた時に、論理に切換り、ラツ
チ３２のＫ入力を介して論理１信号が送りこまれ
るまで、論理１にとゞまる。リセツトされた時、
ラツチ３２の出力が論理０に切換り、この後緩始
動様式を必要とするまで、０にとゞまる。 タイマ３４が、ラツチのセツト状態によつて付
能された時に、予定数のゼロ交差パルスを計数
し、自分と緩始動ラツチをリセツトすることによ
り、緩始動動作様式の持続時間を制御する。この
実施例では、約１秒の持続時間を必要とする。こ
の為、２つの４ビツト計数器３４（１）及び３４
（２）を継続接続して８ビツト計数器として作用
されると共に、カウントの最上位ビツトに対応す
る出力３４(3)を使つてラツチ３２及び計数器３４
（１）及び３４（２）をリセツトする。128番目の
カウントで、線３４（３）に論理１が現われ、ア
ンド・ゲート３２（１）及び３４（５）を介し
て、タイミング信号TS5が発生した時、計数器３
４（１）及び３４（２）及びラツチ３２をリセツ
トする。ゼロ交差パルスの周波数は120Hzである。
従つて、パルス128個というカウントは、満足し
得る程度に所望の１秒の持続時間に近い。 タイマ３４の計数器３４(1)及び３４(2)がゼロ交
差パルスを計数するのは、ラツチ３２の出力によ
つて付能される。この出力が論理アンド・ゲート
３４(4)により、ゼロ交差検出器１０（第３図）の
出力とアンドされる。この為、ラツチ３２がセツ
トされている時、ゼロ交差パルスがゲート３４
（４）を介して計数器３４（１）のクロツク入力
にゲートされ、ラツチ３２がリセツトされている
時は阻止される。 ラツチ３２及びタイマ３４の計数器３４（１）
及び３４（２）は、次のいずれかの事象が発生し
た時にリセツトされる。即ち、予定数のカウント
を計数した時、又はレジスタ１８（２）（第１４
図）にオフ信号が送込まれた時である。論理オ
ア・ゲート３２（１）が試験手段３０の出力３０
(b)及び計数器３４（２）の最上位ビツトを表わす
出力３４（３）をラツチ３２のＫ入力に結合す
る。この為、オフ設定状態が送込まれたことを表
わす出力３０(b)の論理１か、又は129番目のカウ
ントが発生したことを表わす３４(3)の論理１によ
り、ゲート３２（１）の出力に論理１が発生さ
れ、ラツチ３２がリセツトされる。 ゲート３２（１）の出力に論理１が出ると、タ
イミング信号TS5（第１７図）と同期して、計数
器もリセツトされる。ゲート３２（１）の出力
が、論理アンド・ゲート３４（５）を介して、計
数器３４（１）及び３４（２）のリセツト入力に
結合される。ゲート３４（５）が、ゲート３２
（１）の出力をタイミング信号TS5とアンドする。
ゲート３４（５）の出力が論理１であると、計数
器３４（１）及び３４（２）がリセツトされる。 即時オン・ラツチ３６（IOL）及び即時オン・
タイマ（IOT）３８の動作は、今説明した緩始動
ラツチ及び緩始動タイマの動作と同様である。ラ
ツチ３６が計数器３４（２）の出力３４（３）に
出る論理１によつてセツトされる。ラツチ３６が
セツトされると、アンド・ゲート３８（１）を介
してタイマの入力にゼロ交差パルスをゲートする
ことにより、タイマ３８が付能される。予定数の
ゼロ交差パルスが12ビツト計数器として作用する
様に継続接続された４ビツト計数器３８（２）−
３８（４）によつて計数される。この実施例で
は、8.5秒という即時オン様式の所望の持続時間
が、1024個のゼロ交差パルスのカウントによつて
近似される。1024カウント毎に、12ビツト計数器
の２番目の最上位ビツトが論理１に切換わる。こ
のビツトに対応する出力３８（５）がオア・ゲー
ト３６（１）を介してフリツプフロツプ３６のＫ
入力に結合される。従つて、1024番目のカウント
が発生した時、即時オン・ラツチがリセツトされ
る。この時、ゲート３８（１）は、IOLが再びセ
ツトされるまで、タイマからのそれ以上のパルス
入力を阻止する。ラツチ３６は、一層低い電力設
定状態が選択されたことを表わす試験手段３０
（第１４図）の出力３０(c)に現れる論理１によつ
てもリセツトされる。この論理１がオア・ゲート
３６（１）を介してラツチ３６のＫ入力に結合さ
れる。タイマ３８の計数器３８（２）−３８（４）
のリセツト動作は、ゲート３６（１）の出力を論
理アンド・ゲート３８（６）を介して、この各々
の計数器のリセツト入力に結合することによつて
行われる。ゲート３８（６）が、ゲート３６
（１）からの信号をタイミング信号TS5とアンド
することにより、計数器のリセツト動作をタイミ
ング信号TS5と同期させる。 夫々タイマ３４及び３８に用いられる計数器３
４（１），３４（２），３８（２）−３８（４）は、
第１４図に示した主計数器１４について説明した
計数器１４（１）及び１４（２）と同一である。 第１８Ｂ図は電力オン・ラツチ２４（POL）
を更に詳しく示している。このラツチ自体は、前
に緩始動及び即時オン・ラツチについて説明した
のと同一のJK形フリツプフロツプである。比較
手段１６のゲート１６（７）の出力１６(a)（第１
６図）が、POL２４のＪ入力に直接的に結合さ
れると共に、論理インバータ２４（１）を介して
Ｋ入力に結合される。タイミング信号TS6（第１
７図）がクロツク入力に印加される。 動作について説明すると、比較手段１６からの
論理１信号がラツチ２４をセツトした時、ラツチ
のＱ出力に論理１が現われ、ゲート２８の１つの
入力に論理１が入る。この論理１が、アンド・ゲ
ート２８の他方の入力に印加されるゼロ交差パル
スが次に発生した時、トリアツク駆動回路に送ら
れ、こうして電力信号のゼロ交差と同期して、ト
リアツク３を導電状態にトリガする。比較手段１
６の出力が論理０である時、Ｊ入力に論理０が現
われ、ラツチ２４のＫ入力に論理１が現われ、ラ
ツチをリセツトする（Ｑ出力を論理０にする）。
この為、アンド・ゲート２８の一方の入力は論理
０になり、次のゼロ交差パルスが発生した時にト
リアツク駆動回路には信号が送られない。従つ
て、トリアツク３は次の制御期間の間非導電に
とゞまる。 以上説明した実施例は半サイクルの持続時間を
持つ制御期間を用いている。然し、当業者であれ
ば、全サイクルの制御期間も同じ様に使うことが
出来ることが理解されよう。その場合、印加され
る電力パルスは、半サイクルではなく、電力信号
の１サイクル全部である。半サイクルの制御期間
を使う場合の利点は、電力パルスの間の最大のオ
フ時間が63個の半サイクルになる様にして、有用
な範囲の調理温度が得られることである。全サイ
クルの制御期間を用いて、大体同じ範囲の論理温
度を達成する為には、電力サイクルの間のオフ時
間は、100％の設定状態を別にして、各々の電力
設定状態で、半サイクルの場合の２倍になる。こ
の為、全サイクルの制御期間を使つた時、電流サ
ージによつて回路部品に加わるストレスが幾分大
きくなる。更に、半サイクルを利用して緩始動様
式で動作している間、低温の加熱素子に印加され
る電力パルスの持続時間が、全サイクル方式の場
合の半分であるから、回路部品のストレスは一層
小さくなる。 以上説明した実施例で繰返し速度に半サイクル
方式を使つた場合の欠点は、最大の電力設定状態
の場合を別として、電力パルスが同じ極性にな
り、電源から直流電流成分が流れることである。
勿論、全サイクルの制御期間を使えば、この直流
成分がなくなる。 以上の説明から、当業者であれば、この発明の
この他の変更が考えられよう。この発明は、特定
の実施例に限定されるものではなく、特許請求の
範囲に記載された範囲内で、あらゆる変更を包括
することを承知されたい。
−７に対し、加熱素子１に印加される電圧を表わ
す。波形Ｈは電力源の電圧を表わす。電力信号の
内、トリアツクが導電する半サイクルを以下電力
パルスと呼ぶが、これは実線で示されている。電
力信号の内、トリアツクが導電しない半サイクル
は破線で示されている。第２図の波形はゼロ交
差パルスを表わす。相次ぐゼロ交差パルスの間の
時間が制御期間と呼ばれる。 各々の電力パルスの間の時間が、いずれの電力
設定状態でも最小限になつていることが第２図か
ら明らかであろう。これは、パルスの間に相等し
いオフ時間を設けたからである。これは、制御周
期が一定であつて、適当な数の相次ぐ電力パルス
を印加した時、適当な数のオフ・パルスを続ける
ことによつてオン時間の所望の百分率を達成する
前掲特許願のデユーテイ・サイクル制御方式と異
なる点である。前掲特許願の場合、相次ぐ電力オ
ン・パルスと制御周期中のパルスの数との比がデ
ユーテイ・サイクルである。 前に述べた様に、デユーテイ・サイクル制御方
式を用いる時、制御周期の持続時間が長くなる
と、デユーテイ・サイクルが低い時のオフ時間
は、その抵抗値が低くなつて、回路部品の信頼性
が脅かされる程過大な電流が流れる様な点まで、
素子が冷める位に長くなつてしまう。繰返し速度
制御方式では、各々の電力パルスの間にオフ時間
を均一に分配することにより、定常状態の電流サ
ージを最小限に抑えながら、大体同じ出力電力レ
ベルが得られる。こうして任意の２つの電力パル
スの間の最大のオフ時間が短くされる。この為、
加熱素子が冷却し、その結果パルスの合間に素子
の抵抗値が低下することが最小限になり、最終的
な効果として、どの電力設定状態でも定常状態の
電流サージが最小限に抑えられる。この為、パル
ス繰返し速度制御方式を使うことにより、デユー
テイ・サイクル及び繰返し速度が同じになる最大
（100％）及び最低の電力設定状態の場合を除き、
相当する出力電力レベルでは、定常状態の電力サ
ージがデユーテイ・サイクル制御方式の場合より
も減少する。 表及び第２図に示す様に、パルス繰返し速度
は1/64、即ち電力設定状態１（オフ以外の最低の
電力設定状態）の場合の電力信号の64個の半サイ
クルあたり電力パルス１個というパルス繰返し速
度から、1/1の速度、即ち設定状態７（最大の電力
設定状態）の時の半サイクル毎に電力パルス１個
という速度まで変化する。１例として、電力設定
状態３を選択すると、加熱素子１に1/16の繰返し
速度に対応して、第２図の電圧信号Ｃが印加され
る。 種々の繰返し速度を実施する時、制御装置４は
電力信号の各々の半サイクル即ち制御期間の間、
次の制御期間の間に加熱素子に電力パルスを印加
するかしないかの決定を下す。電力パルスを印加
するという決定は、次の期間の初めに、トリアツ
ク３のゲート３（３）にトリガ・パルスを印加す
ることによつて実施される。決定が次の制御期間
の間に電力パルスを印加しないことである時、ト
リアツク３はトリガされず、この制御期間の間非
導電である。 トリアツク３の切換えは、普通の様に電力信号
のゼロ交差と同期していて、トリアツクの信頼性
を高めると共に、切換えの過渡現象によつて電磁
干渉が生ずるのを最小限に抑えている。 作用の説明 この発明では、制御装置４は次の作用をしなけ
ればならない。新しい電力設定状態の入力につい
てキーボードを走査し、新たに送込まれた電力設
定状態の選択を確認して貯蔵し、３つの動作様
式、即ち定常状態、緩始動及び即時オンのどれを
実施するかを決定し、適正な速度でトリアツク・
トリガ・パルスを発生する。第３図の機能的なブ
ロツク図は、こういう作用を行う為に、この発明
で提供する制御装置を示す。 制御装置の動作は、ゼロ交差検出器１０によつ
て発生されたゼロ交差パルスにより、電力信号の
ゼロ交差と同期させる。検出器１０が電力信号を
監視し、電力信号のゼロ交差を検出する度に、ゼ
ロ交差パルスを発生する。このパルスが第２図の
に示されている。図示の様に、制御期間は、２
つのゼロ交差パルスの前縁の間の期間である。制
御論理回路は各々の制御期間に１回完全に動作す
る。この制御期間の間、次の制御期間で実施する
為のトリアツクのトリガの決定が下される。検出
器１０によつて発生されたゼロ交差パルスが制御
期間を開始する。 各々の制御期間が開始されると、新たに送込ま
れた電力設定状態の選択があるかどうか、キーボ
ード５を走査する。走査過程の間、キーボード５
の各々のキーを個別に走査する。特定のキーが作
動されたことが検出されると、そのキーに関連し
た電力設定状態に対応するデイジタル制御信号が
信号発生器２０によつて発生され、記憶装置１８
に送られる。記憶装置１８は一時貯蔵部位KB
（図に示してない）及び永久貯蔵部位PM（図に示
してない）を持ち、制御信号データを貯蔵する。
発生器２０から新たに送込まれたデイジタル制御
信号が、最初は一時貯蔵部位KBに貯蔵される。
これから説明する様にして試験手段３０がこの信
号を試験した後、KBに貯蔵されている信号を記
憶装置１８の永久貯蔵部位PMに転送し、この後
で選択された電力設定状態を表わす制御信号と置
き換えられるまで、不定期間の間保持される。
PM及びKBは、以下の説明で、記憶装置の部位
並びに普通の様にこういう部位に貯蔵される信号
を指すものとして互換性をもつて使う。この場
合、意味は内容から明らかであろう。 試験手段３０がKBに貯蔵されている入力を監
視して、入力が空白、即ち新しい入力なし、オフ
設定状態、オン設定状態又は設定状態１−７の内
の１つのどれを表わすかを決定する。空白が確認
されると、永久貯蔵部位PMの内容は変わらず、
前にPMに貯蔵されている設定状態に従つて制御
作用が進められる。試験手段３０によつて新しい
入力がオフ設定状態であると確認されると、その
信号がPMに読込まれ、前に入つている設定状態
の代りに置き換えられる。 オン設定状態又は設定状態１−７の内の１つが
確認されると、PMの内容に対して付加的な試験
が行われてから、KBの内容をPMに読込む様に
し、適正な選択順序が用いられる様に保証すると
共に、過渡的な様式を開始又は終了しなければな
らないかどうかを判定する。新しい設定状態が電
力設定状態１−７の内の１つを表わす時、PMが
オフ信号かどうか試験される。オペレーシヨン
は、オフ設定状態から切換える時、或る電力設定
状態を選択する前にオン設定状態を選択すること
が要求されるから、PMがオフ信号を持つている
時、設定状態１−７の内の１つを表わす新しい設
定状態は無視される。後で緩始動及び即時オン様
式について、付加的な過渡的な様式の試験を説明
する。 ゼロ交差主計数器１４は、検出器１０からの予
定数のゼロ交差パルスを反復的に計数してリセツ
トされる様に構成された計数器である。理由は後
で明らかになるが、この予定数のカウントは、最
低の所望の電力パルス繰返し速度の周期に等しく
なければならない。好ましい実施例では、この速
度が64個の制御期間あたり電力パルス１個であ
る。周期は64個のパルス又は制御期間である。こ
の為、計数器１４が64個のゼロ交差パルスを反復
的に計数する。計数器１４の現在のカウントを表
わす瞬時的な内容がZCMと呼ばれる。 定常状態の動作の間、カウントZCMの或るビ
ツトをPMにある信号と比較手段１６で比較す
る。比較手段１６の出力は、比較結果に応じて、
電力オン・ラツチ（POL）２４をセツト又はリ
セツトする。この結果生じたPOL２４のセツト
又はリセツト状態が、電力パルスを印加する又は
印加しないという決定を表わす。この決定は、次
のゼロ交差パルスが発生した時、論理アンド・ゲ
ート２８によつて有効とされる。このゲートが
POL２４の出力をゼロ交差検出器１０の出力と
アンドする。アンド・ゲート２８の出力が普通の
トリアツク駆動回路２６を介して、トリアツク３
のゲート端子３（３）に結合される。POL２４
の状態が、アンド・ゲート２８を介してトリアツ
ク駆動回路にトリガ・パルスがゲートされるかど
うかを決定する。POLがセツトされると、ゼロ
交差パルスが発生したことにより、実際にトリ
ガ・パルスがゲート２８を介してトリアツク駆動
回路２６の入力に送られ、そこでトリアツクのゲ
ートに印加されて、トリアツクを導電状態にトリ
ガする。トリアツクの性質として、一旦トリガさ
れると、ゲート・トリガがなくても、その主端子
の極性が反転するまで、導電状態にとゞまる。従
つて、制御期間の初めに一旦トリガ・パルスが印
加されると、トリアツクはその期間の残りの間、
導電状態にとゞまる。POLがセツトされていな
い時、次のゼロ交差パルスが発生された時に、ゲ
ート２８を介してパルスがゲートされない。この
為、トリアツクのゲートにはトリガ・パルスが印
加されず、その制御期間の間、トリアツク３は非
導電である。こうして加熱素子に電力パルスを印
加する又は印加しないという決定が、或る制御期
間の間に下され、次の制御期間の初めに実施され
る。 所望の範囲の調理温度が得られる様に普通の加
熱素子を制御する為、電力オン時間及び出力エネ
ルギの間の直線的な関係に従つて、適正な範囲の
電力パルス繰返し速度の選択が行われる。然し、
MoSi2、タングステン又は同様な材料で作られた
加熱素子では、この種の加熱素子に特有な、電力
オン時間と加熱素子の出力エネルギの間の非直線
的な関係を適切に補償する様な範囲の繰返し速度
が必要である。この非直線的な関係は、こういう
加熱素子の熱的な応答が速い結果である。低い繰
返し速度では、加熱素子は電力オン・サイクルの
合間に冷める傾向がある。加熱素子の温度低下に
伴つて抵抗値が減少すると、加熱素子は導電サイ
クルあたり一層多くの電流を取込む。表に示し
た繰返し速度は、この様な加熱素子に対し、満足
し得る範囲の調理温度をカバーする様な出力電力
を発生することが経験的に判つた。 表に挙げたパルス繰返し速度は、電力設定状
態１−７に対して、６−０のｎを用いて、1/2nと
表わすことが出来る。例えば、電力設定状態１で
はｎ＝６である。ｎ＝６である時、1/2n＝1/26＝
１／６４であり、これが電力設定状態１に対する所望
の繰返し速度である。同様に、電力設定状態３で
は、ｎ＝４であり、1/2n＝1/24＝1/16であり、こ
れが設定状態３に対する所望のパルス繰返し速度
である。 表の繰返し速度を実現する時、最初のｎ個の
最下位ビツトの同じ状態が2n個のカウント毎に繰
返されるという２進計数器の特性を利用する。例
えば、カウント少なくとも最初の３つの最下位ビ
ツトは23即ち８カウント毎に０であり、少なくと
も最初の４つの最下位ビツトは24即ち16カウント
毎に０になるという様になる。比較手段１６が、
計数器１４のカウントZCMの最初のｎ個の最下
位ビツトに対して理論的な比較を行うことによ
り、電力パルス繰返し速度を決める。ｎの値は、
表に示す様に選択された電力設定状態を表わす
制御信号によつて決定される。 最初のｎ個の最下位ビツトがいずれも論理０状
態にあることが判つた時、比較手段はトリガ信号
を発生し、これらのビツトが全部は論理０でない
時、トリガ信号を発生しない。例えば、電力設定
状態４では、1/23即ち1/8の繰返し速度が必要で
あり、ｎ＝３であるが、制御信号は比較手段に最
初の３個の最下位ビツトを試験する様に指示す
る。この為、少なくとも最初の３個の最下位ビツ
トが０であるカウントが発生する度に、トリガ・
パルスが発生する。こういうことは８カウント毎
に１回起る。計数器１４がゼロ交差パルスを計数
するから、この例の比較手段は、８個の制御期間
毎に１回、トリガ・パルスを発生する。 これ迄、定常状態の動作を機能的に説明して来
た。次に緩始動及び即時オン様式の作用を説明す
る。 緩始動及び即時オンと呼ぶ過渡的な様式は、試
験手段30によつて開始される。前に述べた様に、
これらの過渡的な様式は、電力設定状態がオフか
ら他の或る電力設定状態に変えられた時に用いら
れる。オペレータは、オフ設定状態から他の何等
かの電力設定状態に変える時、オン設定状態を選
択し、その後で電力設定状態１−７の内の所望の
１つを選択しなければならないことに注意された
い。この為、オン設定状態は、オフから他の或る
設定状態に変える時にだけ選択される。緩始動様
式を実施する時、この順序を利用する。 前に述べた様に、試験手段30がKBに一時的に
貯蔵された新しい走査結果を監視する。KBでオ
ン設定状態が検出されると、試験手段30がPMに
貯蔵されている信号を試験して、現在用いられて
いる制御信号がオフ設定状態を表わしているかど
うかを判定し、設定状態がオフから他の或る状態
に変えられたかどうかを判定する。PMに貯蔵さ
れている信号がオフ設定状態を表わしておらず、
設定状態がオフ設定状態から変わつたものではな
いことを示す場合、オン入力を無視し、PMの内
容はそのまゝである。PMがオフ設定状態を表わ
す信号を持つている場合、緩始動様式を実施する
最初の工程は、KBに貯蔵されているオン信号を
PMに読込むことである。２番目の工程は、設定
状態１−７の内の選択された１つを表わす信号が
KBに送込まれた時に行われる。試験手段30は、
設定状態１−７の内の１つを表わす信号を検出し
た時、PMの内容が、オン信号を表わす信号かど
うかを試験する。オン信号が検出されると、試験
手段30は緩始動ラツチ（SSL）３２にセツト信号
を送り、こうして緩始動様式の開始を完了する。
次にKBの内容がPMに読込まれる。この時比較
手段16が、緩始動様式を特徴づける予定の逐次的
なパターンでPOL２４をセツト並びにリセツト
する。 好ましい実施例では、このパターは電力設定状
態５に対する符号と同一である。この為、緩始動
様式の間、電力パルス繰返し速度は電力設定状態
５に関連する速度である。即ち、４つの制御期間
毎に電力パルス１個である。この電力パルス繰返
し速度は、低温のMoSi2又はタングステン形加熱
素子に印加しても、典型的な家庭用電力回路の電
流サージ容量を越えることがないと考えてよい最
適の速度であることが経験的に判つた。この最適
の速度を使うと、加熱素子をその定常状態の抵抗
値に急速に達するようにすることが出来る。勿
論、この速度は電力回路の過電流保護手段の限界
閾値並びに電気回路部品の電流定格によつて変わ
る。 緩始動タイマ（SST）３４がSSL３２がセツト
されたことによつて付能される。SST３４が、
ゼロ交差検出器１０からの予定数のゼロ交差パル
スを計数することにより、緩始動動作様式の持続
時間を制御する。好まし実施例では、前述の繰返
し速度と共に、約１秒の緩始動時間を使う。この
予定のカウントに達すると、SST３４が出力信
号を発生してリセツトされる。この信号がSSL３
２をリセツトすることにより、緩始動様式が終了
し、それと共に即時オン・ラツチ（IOL）３６が
セツトされ、即時オン様式を開始する。IOL３６
は、セツトされた時、比較手段１６が、選択され
た実際の電力設定状態に無関係に、最大の電力設
定状態を実施することが出来る様にする。IOL３
６は即時オン・タイマ（IOL）３８をも付能す
る。IOT３８は、予定数のゼロ交差パルスを計数
してリセツトされることにより、即時オン様式の
持続時間を決定する。この即時オン期間が、好ま
しい実施例では、選定された最大速度で約8.5秒
に選ばれている。IOT３８がリセツトされると、
IOTがリセツト信号を出力し、それがIOL３６を
リセツトし、こうして即時オン様式を終らせる。
この後、前に述べた様に、定常状態動作様式が進
行する。 前に述べた様に、即時オン様式は、即時オン動
作様式の進行中に、高い方の電力設定状態から低
い方の電力設定状態への変化が起つた場合、終了
させるべきである。試験手段３０が次の様にこの
作用を行う。即時オン様式で動作している間に、
設定状態１−７の内の１つを表わす信号がKBで
検出され、設定状態１−７内の或るものから別の
ものへの電力設定状態の変化を表わす場合、KB
とPMの内容の間で大きさの比較が行われる。
KBにある信号の大きさがPMにあるものより小
さく、新しい設定状態が前の設定状態より低い場
合、試験手段３０は即時オンラツチ３６に対する
リセツト信号を発生し、こうして即時オン動作様
式を終らせる。KBにある信号がPMに読込まれ、
新たに入力された電力設定状態を実現する定常状
態動作が進められる。 装置の動作を例によつて説明する為、最後に送
込んだ電力設定状態がオフ設定状態であり、加熱
素子を電力設定状態６で動作させると仮定する。
オペレータがオン・ボタンを最初に作動し、次に
キーボード５のボタン６を作動する。オン・ボタ
ンが作動されたことにより、信号発生器２０が、
オン設定状態を表わすデイジタル符号信号を発生
する。この信号が記憶装置１８の一時貯蔵部位
KBに貯蔵される。試験手段30が記憶装置１８に
この様に送込まれたことに応答して、PMがオフ
設定状態を表わす信号を持つているかどうかを試
験する。前に送込まれていたのがオフ設定状態で
あるから、オン信号がPMに転送される。ボタン
６が作動されたことにより、信号発生器２０が、
電力レベル６を表わす信号を記憶装置の部位KB
に伝達する。試験手段３０は、部位KBに電力設
定状態１−７の内の１つを表わす信号が存在する
と共に、PMにオン信号が存在することを検出す
ると、緩始動ラツチ３４をセツトする。比較手段
１６がそれに応答して、表の電力設定状態５を
実施し、1/4の緩始動様式の所望の電力パルス繰
返し速度にする。比較手段１６は約１秒の間、引
続いてこの様に動作し、その後SST３４の時間
が切れ、SSL３４がリセツトされ、IOL３６がセ
ツトされることにより緩始動洋式が終了し、即時
オン様式が開始される。IOL３６がセツトされた
ことにより、IOT３８が付能され、比較手段１６
が電力設定状態７を実現する。 電力パルス速度は、即時オン様式の持続時間の
間、電力設定状態７に対応する1/1になる。約8.5
秒の後、IOT３８の時間が切れ、IOL３６をリセ
ツトする。こうして即時オン様式が終了し、定常
状態の動作が続けられる。定常状態様式では、比
較手段１６の出力が、電力設定状態６に対応する
１／２のパルス繰返し速度を実現する。 上に述べた例で、即時オン様式の間に後から電
力設定状態４を送込んだとすると、試験手段３０
がこの新しい入力に応答して、KBの信号をPM
の信号と比較する。この比較により、KBの信号
がPMにある信号より小さいことが判る。この
時、試験手段30はKBの信号をPMに転送し、
IOL３６及びIOT３８の両方をリセツトし、こう
して即時オン様式を終了し、定常状態様式が始ま
る。 マイクロプロセツサ形の実施例 第４図は硝子セラミツク製の調理頂部を持つと
共にMoSi2形加熱素子を用いたホツトプレートに
対する制御回路の好ましい実施例を概略的に示し
ており、この実施例ではTMS1000シリーズ・マ
イクロプロセツサ又はチツプによつて電子的に電
力制御が行われる。TMS1000シリーズ・チツプ
はテキサス・インスツルメンツ・インコーポレー
テツド社並びにその他の会社から市場で入手し得
る。このチツプの技術的な詳細は、1975年12月に
出版されたテキサス・インスツルメンツ社の刊行
物「TMS 1000シリーズ・データ・マニユアル」
に記載されている。 第４図で、チツプ４０はTMS 1000シリーズ・
マイクロプロセツサ・チツプであり、この発明の
制御方式を実現する様にその読出専用記憶装置
（ROM）を永久的に構成することにより、註文
製になつている。 キーボード５は９個のキーを持つ１列から成る
容量形接触配列である。キーはオペレータが、オ
ン及びオフの他に、電力レベル１−７を選択する
ことが出来る様にしている。キーボード５は周知
の普通の容量性接触キーボードと同様に作用し、
こゝでは、制御装置に対する入力をどの様に発生
するかを説明するのに必要なことだけを説明す
る。キーボード５の各々のキーが１つの上側パツ
ド及び２つの下側パツド（図に示してない）を持
つている。誘導体材料が上側及び下側パツドを隔
て、直列の２つのコンデンサを実効的に構成して
いる。上側パツドが２つの下側極板の各各に対す
る共通の極板になる。各々のキーで、一方の下側
パツドが共通の入力線に出力線に接続される。他
方の下側パツドは、それ自身の接続される。この
為、キーボードは全てのキーが共有する１つの入
力線と、各キーに対して１つずつ設けられた９本
の出力線と有する。キーボードが、入力線に走査
電圧を周期的に印加することによつて走査され
る。この電圧が略そのまゝ、接触しなかつた全て
のキーの出力線に伝達される。接触したキーの出
力は、オペレータが上側パツドと接触したことに
よつて、静電容量が増えた為に減衰する。 第４図の回路では、入力又は走査パルスがチツ
プ４０の出力R0−R3に逐次的に発生される。こ
れらのパルスはR0からキーボード駆動回路４６
の入力に伝達される。駆動回路４６は、R0から
のパルスを増幅するのに使われる普通の駆動回路
である。増幅されたパルスが駆動回路４６によつ
て、キーボード５の入力線に送られる。こうし
て、キーボード５が、チツプ４０のROMによつ
て決定された速度で、周期的に、新しい入力があ
るかどうか、即ち作動されたキーがあるかどうか
について走査される。 キーボード５の出力が簡単な限流抵抗回路４８
及び容量性インターフエイス回路５０を介してチ
ツプ４０に結合される。抵抗回路４８はキーボー
ドの各々の出力線と直列に、10キロオーム程度の
大きな限流抵抗を入れるだけである。容量性イン
ターフエイス回路５０は、キーボードの出力に優
先順位をつけ、キーボードの出力をチツプ４０が
読取り得るデイジタル形に符号化し、チツプ４０
に対するこの入力をゼロ交差検出器１０からのゼ
ロ交差パルスと多重化して、チツプ４０の制御作
用が交流電力線路電圧のゼロ交差と同期出来る様
にするという幾通りもの作用をする。 この実施例では、容量性インターフエイス回路
５０はTMS1976シリーズ集積回路であり、これ
はテキサス・インスツルメンツ・インコーポレー
テツド社から容易に入手し得る。この回路の細部
はこの発明にとつて重要ではないから、その動作
はこの発明を理解するのに必要な程度にとどめ
る。容量性接触キーボードとのインターフエイス
接続作用に於けるこの回路の動作について更に詳
しいことは、1977年にテキサス・インスツルメン
ツ・インコーポレーテツドから出版された
「TMS1976容量性接触キーボード、インターフエ
イス・マニユアル」を参照されたい。 インターフエイス回路５０は９個の容量性入力
C1−C9を持ち、これらが９個の内部バツフア
（図に示してない）に内部結合されている。各々
の入力は非常に大きな抵抗を介して高い入力電圧
レベルにバイアスされている。内部バツフアは、
外部で発生された基準電圧からの負の変化を検出
する様に設計されている。各々の入力バツフアが
そのＣ入力の入力電圧が基準電圧よりも負である
時、関連した内部ラツチ（図に示してない）に対
するセツト指令を供給する。これらのラツチの出
力が内部で符号化器（図に示してない）に送ら
れ、この符号化器が優先順位をつけること並びに
符号化の作用を行う。最高の優先順位を持つ入力
を受取ると、それは４ビツトのBCDワードに符
号化され、内部の多重化器に送られる。 インターフエイス回路５０の多重化器部分が入
力ISRによつて制御される。ISRが低である時、
BCDワードが出力Y1−Y4に転送される。入力
ISRが高レベルであると、Ｃ入力線に応答して全
ての内部ラツチが無条件にリセツトされ、入力
ISRが低レベルに復帰するまで、このリセツト状
態が保たれる。全てのラツチがリセツトされる
と、ラツチから発生される信号はどのキーも押さ
れなかつた場合と同じである。更に、ISRが高で
ある時、入力信号Ｆが出力Y1に現われる。Ｃ入
力又はＦ入力のいずれかを選択するという線ISR
のこの作用により、これらの入力をチツプ４０に
対して多重化することが出来る。この多重化作用
の制御はチツプの出力ポートR0によつて行われ
る。このポートがインターフエイス回路５０の入
力ISRに電気結合されている。 チツプ４０はキーボード５からの走査出力を表
わす、インターフエイス回路５０からのBCD符
号の４ビツト信号を入力K1、K2、K4及びK8に受
取る。これらの入力がインターフエイス回路５０
の出力Y1−Y4に夫々電気結合されている。前に
述べた様に、入力K1はチツプ４０をインターフ
エイス回路５０の入力Ｆを介してゼロ交差検出器
１０にも結合する。 チツプ４０の出力がO0−O7、R0及びR4から送
出される。出力O0−O7は、普通の７セグメント
形LED表示装置８に対する表示情報を供給する。
出力R0は、前に述べた様に、キーボード駆動器
４６の入力及びインターフエイス回路５０の入力
ISRに結合される。更に、出力R0が、表示装置４
４を付能する普通の表示デイジツト駆動回路４２
の入力に結合される。出力R4がチツプ４０を普
通のトリアツク駆動回路２６を介して、電力制御
用トリアツク３のゲート端子と結合する。トリア
ツク駆動回路２６がR4からの出力を増幅し、チ
ツプ４０を電力線路から隔離する。 前に述べた様に、チツプ４０は註文により、チ
ツプ４０のROMを予定の一組の命令を持つ様に
永久的に構成することにより、この発明の制御作
用を行う様に構成されている。第５図乃至第１１
図は、キーボード５からインターフエイス回路５
０を介して入力データを求め、貯蔵し且つ処理す
ると共に、選択された電力設定状態に必要な電力
パルス繰返し速度が得られる様にトリアツク３を
トリガする為の制御信号を発生する為に、マイク
ロプロセツサで実施される制御ルーチンを示すフ
ローチヤートである。これらのチヤートから、プ
ログラミングの当業者であれば、この発明の制御
作用をチツプ４０が行うことが出来る様にする為
に、マイクロプロセツサのROMに永久的に貯蔵
される慈身の命令を作成することが出来よう。 制御プログラム 制御プログラムは、第５図乃至第１１図のフロ
ーチヤートに例示した一連のルーチンで構成され
る。電力オン・ルーチンを別にして各ルーチンが
各々の制御期間に１回作用する。プログラムの最
初のパスは、装置と電源のコンセントとのプラグ
接続の様に、装置に電源を印加することによつて
開始される。選択された電力設定状態に関係な
く、装置のプラグを差込んである間、制御回路が
絶えず付勢されていることに注意されたい。電力
出力ルーチンに入つた時、プログラムは一旦休止
して、電圧信号の次のゼロ交差が発生するのを待
つ。ゼロ交差信号を検出すると、トリアツクのト
リガの決定が、出力ラツチR4をセツト又はリセ
ツトすることにより、トリアツク駆動回路に連絡
され、プログラムは走査ルーチンに戻つて、プロ
グラムの次のサイクルを開始する。 次にフローチヤートについて各ルーチンを説明
する。 電力オン・ルーチン、第５図 このルーチンは、レンジのプラグを接続した
時、又は停電の後電源が再び働いた時等の様に、
初めて電力が印加された時、全ての内部のタイ
マ、ラツチ及びレジスタをリセツトする。このル
ーチンに入るのは、動作を開始する時又は停電の
後に電力が回復した時だけである。 走査ルーチン、第６図 このルーチンは、各々の制御期間の始めに電力
出力ルーチンから入るのが普通であるが、容量性
インターフエイス回路からのデータの入力を制御
すると共に、使われる電力設定状態を表示する為
に、表示素子４４に表示データを出力することを
も制御する。 インターフエイス回路５０からのデータの入力
は、次の一連の動作によつて行われる。最初に出
力ラツチR0を高に切換えることにより、キーボ
ード走査がリセツトされる（ブロツク100）。これ
によつてインターフエイス回路５０の内部入力バ
ツフアがリセツトされる。次に出力ラツチR0を
低に切換えて、キーボード走査を設定する（ブロ
ツク104）。これによつて、符号化されたＣ入力デ
ータをインターフエイス５０のY1−Y4出力へ転
送することが出来る。最後に、これらの線からの
新しいデータが読込まれ（ブロツク106）、一時記
憶装置KBに貯蔵される（ブロツク107）、キーボ
ードからの入力データの検索が完了すると、プロ
グラムは入力データ・ルーチンにブランチする。
このルーチンでは、現在永久記憶装置PMに貯蔵
されている電力設定状態を表わす表示データが表
示出力O0−O7に転送される（ブロツク102）。 入力データ・ルーチン、第７図 このレーチンは、走査ルーチンで得られた、新
しく送込まれ且つKBに一時的に貯蔵されたデー
タが空白、即ちキーボードの入力なし、オフ設定
状態、オン設定状態又は設定状態１−７の内の１
つのいずれを表わすかを決定する。 新しいデータが空白を表わす場合（ブロツク
110）、永久貯蔵レジスタPMは、現在使われてい
る制御信号を持つているが、そのまゝであつて、
プログラムは電力制御ルーチン（第９図）にブラ
ンチする。 KBにある新しいデータがオフ設定状態を表わ
す場合（ブロツク112）、このデータがPMに読込
まれ（ブロツク114）、緩始動及び即時オン・ラツ
チ及びタイマがリセツトされ（ブロツク115）、プ
ログラムは電力制御ルーチン（第９図）にブラン
チする。 新しいデータがオン設定状態を表わす場合（ブ
ロツク116）、緩始動様式を実施する必要があるか
どうかを判定する為に、付加的な試験が行われ
る。PMに貯蔵されている制御信号を試験し（ブ
ロツク118）、前に貯蔵されていた設定状態がオフ
設定状態であるかどうかを判定する。そうであれ
ば、KBに貯蔵されている新たに送込まれたオン
設定状態がPMに読込まれる（ブロツク120）。そ
うでなければ、PMの内容はそのままであり、プ
ログラムは電力制御ルーチン（第９図）にブラン
チする。後の場合は、設定状態がオンからオンに
換わつたこと又は設定状態１−７の内の１つから
オンになつたことを示しており、この場合新しい
オン設定状態は無視される。 新しいデータが空白でも、オフでも、オンでも
ない（ブロツク116のノーの答えによつて表わさ
れる）場合、それは設定状態１−７の内の１つを
表わしている筈である。この場合、PMに貯蔵さ
れている信号を試験して、前に送込まれた設定状
態がオフ設定状態であるかどうかを判定すること
が必要である（ブロツク117）。イエスであれば、
PMの内容はそのまゝであり、プログラムは電力
制御ルーチン（第９図）にブランチする。この場
合は、最初にオン設定状態を選択せずに、オフか
ら電力設定状態１−７の内の１つへ変えようとし
た場合を示す。この様な場合、新しい電力設定状
態は無視される。ブロツク117のノーの答えによ
り、前の設定状態がオンであるか又は電力設定状
態１−７の内の１つであつたことが判り、この場
合、プログラムは比較ルーチン（第８図）にブラ
ンチする。 比較ルーチン、第８図 このルーチンに入るのは、新しい入力が電力設
定状態１−７の内の１つを表わす時だけである。
このルーチンの主な作用は、緩始動様式を開始
し、適切な場合、即時オン様式を終了することで
ある。この作用が次の様に行われる。ブロツク
122でオン設定状態になつているかどうかPMを
試験する。PMがオン設定状態を持つていて、電
力設定状態がオンから電力設定状態１−７の内の
１つに変わつたことを表わす場合、緩始動ラツチ
SSLをセツトする（ブロツク124）。新たに送込ま
れた電力設定状態がKBに一時的に貯蔵されてい
るが、これをPMに転送し（ブロツク125）、プロ
グラムは電力制御ルーチンにブランチする。 PMがオン設定状態以外の設定状態を持つこと
が判つた場合、これは電力設定状態１−７の内の
或るものから別のものへの変化を示すが、新に送
込まれた設定状態が現在使われている設定状態よ
り低いかどうかを判断することが必要である。前
に述べた様に、この発明の制御方式の１つの特徴
は、即時オン様式で動作している間、前の設定状
態より小さい様な、新しい電力設定状態が送込ま
れた場合、即時オン様式を直ちに終了させること
である。表に示す様に、電力設定状態１−７は
設定状態を表わすBCD符号によつて表わされる。
この為、PM及びKBに貯蔵されている信号の大
きさの比較が行われる（ブロツユ126）。KBの符
号化信号がPMにあるものより小さければ、新し
い設定状態の方が低く、即時オン・ラツチ及び即
時オン・タイマがリセツトされる（ブロツク128
及び129）。KBに貯蔵されている信号がPMにあ
るものより小さくなければ、即時オン・ラツチ及
びタイマは変わらない。いずれの場合も、最初
KBに貯蔵された、新に送込まれた信号が、その
後でPMに読込まれる（ブロツク125）。その後プ
ログラムは電力制御ルーチン（第９図）にブラン
チする。 電力制御ルーチン、第９図 電力制御ルーチンの主な作用は、各々の制御周
期に主計数器を増数すると共に、適切な場合、緩
始動及び即時オン・ルーチンを実施することであ
る。リング計数器として作用し、反復的に０から
63まで計数する主計数器を増数した後（ブロツク
150）、緩始動ラツチを試験する（ブロツク152）。
このラツチがセツトされていて、緩始動様式で動
作していることを示す場合、緩始動タイマを増数
し（ブロツク154）、緩始動様式の持続時間を制限
する為に、タイマの内容を時間切れと記した基準
定数に対して試験する（ブロツク156）。１秒の持
続時間の場合、時間切れは15に設定される。タイ
マの内容がこの値を越えた時、緩始動ラツチ（ブ
ロツク157）及びタイマ（ブロツク158）をリセツ
トし、即時オン・ラツチをセツトする（ブロツク
159）。後で説明する即時オン様式を実施する為に
使われるレジスタであるレジスタMKB並びに
PMの内容をこの点で交換し、（ブロツク155）、
IOLがセツトされた時に入る電力比較ルーチン
（第１０Ｂ図）のブロツク147の埋合せをする。そ
の後、プログラムは電力比較ルーチンのブロツク
141にブランチし、PMに貯蔵されている実際の
電力設定状態に無関係に、緩始動の繰返し速度を
実現する。 緩始動ラツチがセツトされていない時、即時オ
ン・ラツチ（IOL）を試験する（ブロツク160）。
このラツチがセツトされていて、即時オン様式で
動作していることを表わす時、レジスタMKBを
最高の電力設定状態の符号、即ちこの実施例で
は、設定状態７に対するBCD符号に等しく設定
する（ブロツク161）。次に即時オン・タイマを１
カウントだけ増数し（ブロツク162）、試験して
（ブロツク163）カウントが予定の最大値を越えた
かどうかを判断する。越えていなければ、MKB
及びPMの内容を交換し（ブロツク164）、PMが
実際の電力設定状態ではなく、電力レベル７に対
応する信号を持つ様にし、こうして実際の電力設
定状態に無関係に、即時オン様式に関連した電力
パルス繰返し速度を実現する。即時オン・タイマ
が最大カウント（MAXTIME）を越えた場合、
即時オン・ラツチ及びタイマをリセツトすること
により、即時オン様式を終了させる（ブロツク
165及び166）。持続時間が8.5秒の場合、
MAXTIMEは128に設定される。 いずれにせよ、この後プログラムは電力比較ル
ーチンにブランチする。 電力比較ルーチン、第１０Ａ図及び第１０Ｂ図 このルーチンはPM及びZCMを比較して、所要
のパルス繰返し速度を正しく実現する為に、次の
ゼロ交差の時、出力ラツチR4（第４図）をセツト
して、トリアツク３を導電状態にトリガするか、
或いはリセツトして、トリアツク３をオフにする
かを決定する。前に述べた比較作用が、この実施
例では次の様に行われる。最初にPMがPM＝７
であつて、電力設定状態７が選択されていること
を表わすかどうか試験する（ブロツク130）。イエ
スであれば、電力オン・ラツチ（POL）をセツ
トし（第１０Ｂ図のブロツク138）、それ以上の比
較は必要としない。これはトリアツクが制御期間
毎にトリガされるからである。ノーであれば、
ZCMの最初の最下位ビツト（LSB）が０かどう
か試験する（ブロツク140）。０でなければ、それ
以上の比較は必要ではなく、POLをリセツトす
る（第１０Ｂ図のブロツク139）。このビツトが０
であれば、PMが、電力設定状態６の選択を表わ
す６であるかどうか試験する（ブロツク131）。
PM＝６であれば、POLをセツトする。最初の最
下位ビツトは１つおきのカウントで０である。こ
の為、１つおきのカウントにブロツク140に入る。
この為、電力レベル６が選択された時、トリガの
決定は１つおきのカウントで行われ、所要の1/2
の電力パルス繰返し速度が得られる。PMが６に
等しくない場合、ZCMの２番目の最下位ビツト
が０かどうか試験する（ブロツク141）。この決定
ブロツクに来るのは、最初の最下位ビツトが既に
０であることが判つている時であるから、その結
果は、事実上、１番目及び２番目の最下位ビツト
が両方共０であるかどうかを判断することにな
る。この為、このブロツクからは、両方のビツト
が０であるというイエスの出力が４カウント毎に
１回発生する。答えがイエスであり、電力レベル
５が選択されている（ブロツク132）か、或いは
緩始動ラツチSSLがセツトされ（ブロツク127）、
緩始動様式で動作していることを表わす場合、
POLがセツトされ、こうして1/4の所望の電力パ
ルス速度が得られる。緩始動ラツチがセツトされ
ている時、プログラムは電力制御ルーチンからブ
ロツク141に直接的にブランチし、こうしてブロ
ツク130、131を通過することに注意されたい。両
方のビツトが０であるが、SSLもセツトされてい
ないし、電力レベル５が選択されてもいない時、
ZCMの３番目の最下位ビツトが０かどうかを試
験した後、０であると判れば、PM＝４かどうか
の試験（ブロツク133）を行う。この３番目の最
下位ビツトが０でないと判つた場合、PM＝４か
どうかの試験はしない。このパターンは、０であ
ることが判つているZCMの適正な数の最下位ビ
ツトとPMにある電力設定状態とが合うまで続け
られ、その結果トリガの決定が下されるか、即ち
内部ラツチでPOLがセツトされるか、或いは一
致せず、トリガなしの決定、即ちPOLのリセツ
トが行われる。POLの状態が後で説明する様に
電力出力ルーチンで使われる。 比較試験とPOLのセツト又はリセツト動作を
完了した後、即時オン・ラツチを試験する（ブロ
ツク146）。このラツチがセツトされていれば、
MKB及びPMの内容を再び交換して（ブロツク
147）、選択された実際の電力設定状態に対応し
て、電力制御ルーチンで即時オン様式を実現する
為に用いられる交換の前に、PMをもとの値に復
帰させることが必要である。 この後プログラムは電力出力ルーチンにブラン
チする。 電力出力ルーチン、第１１図 このルーチンの作用は、トリアツクのトリガ動
作を電力信号のゼロ交差と同期させることであ
る。このルーチンに入る時、トリアツクのゲート
端子に結合された出力ラツチR4（第４図）はリセ
ツトされる（ブロツク170）。ラツチR0は高にセ
ツトされ（ブロツク171）、こうしてインターフエ
イス５０（第４図）の入力ISRに高レベル信号を
送り、ゼロ交差検出器１０からのＦ入力をチツプ
４０の入力K1に多重化する。次に制御プラグラ
ムは入力K1を試験し、検出器１０からのゼロ交
差パルスを受取つたことを表わす高即ち１入力を
受取るのを待つ（ブロツク172及び173）。ゼロ交
差パルスを受取ると、R0が低に切換えられ、ISR
がリセツトされ（ブロツク174）、POLが試験さ
れる（ブロツク175）。POLがセツトされると、
出力ラツチR4がセツトされ（ブロツク176）、こ
れによつてトリガ電圧が駆動回路２６（第４図）
を介して、トリアツクのゲート端子に印加され
る。POLがセツトされない場合、R4はリセツト
状態にとゞまり、トリアツク３は導電状態に切換
えられない。この後、プログラムは走査ルーチン
に戻つて、サイクルを繰返す。 別の実施例 コストの観点から、この発明の好ましい実施例
の制御回路では、マイクロプロセツサが主な制御
素子である。然し、この発明の考えはこの様な実
施例に制約されるつもりはない。第３図の機能的
なブロツク図並びに第５図乃至第１１図のフロー
チヤートによつて例示されたこの発明の制御方式
は、市場で容易に入手し得る回路素子を用いた結
線形デイジタル論理回路を使つても実施すること
が出来る。 第１３図乃至第１６図及び第１８図は、マイク
ロプロセツサの代りに、結線形のデイジタル論理
回路を用いたこの発明の別の実施例の論理回路を
示す。前に説明した素子と機能的に同じ素子には
同じ参照記号を用いている。図示の論理回路は、
第３図のブロツク図に全体的に示す様な形でイン
ターフエイス接続される。 前に説明した実施例の場合と同じく、制御期間
は相次ぐゼロ交差パルスの前縁の間の期間であ
る。各々の制御期間の間、論理回路が１回動作す
る。ラツチ並びにレジスタのクロツク動作に使わ
れるタイミング信号が、回路の動作を制御期間と
同期させる普通の手段によつて発生される。タイ
ミング回路の細部は示してない。これは、特定の
回路がこの発明の一部分を構成するものではな
く、こういう回路が周知だからである。 これから説明する論理回路では、図面を見易く
する為に、インターフエイス回路を省略してある
が、こういう回路は普通のものであつて、周知で
ある。 タイミング マイクロプロセツサを使つた実施例では、論理
的な事象のタイミングが、マイクロプロセツサが
直列形である結果、当然のことゝして達成され
る。各々の命令が順次遂行され、どんな時も、一
度に１つの命令しか実行することが出来ない。即
ち、ゼロ交差パルスがチツプに入力したことによ
つて、制御期間が開始された時、マイクロプロセ
ツサがROMに貯蔵されている命令に順次進む。
ROMにある命令の実行を正しい順序で行えば、
それがタイミング順序になる。 然しデイジタル論理回路を用いた実施例では、
各々の制御期間内での事象のタイミングは、第７
図の時間線図に示す様な６つのタイミング信号を
発生するタイミング回路によつて制御することが
出来る。第１７図の時間線図に示す様なタイミン
グ信号を発生し得る普通の計数発振器回路は周知
である。この回路の細部がこの発明の一部を構成
するものではないので、タイミング回路はその出
力だけを取上げる。 次に第１７図について説明すると、曲線ZCPは
ゼロ交差検出器１０の出力を表わす。この信号の
パルス繰返し速度は毎秒パルス数120個である。
信号TS1−TS6を用いて、論理回路の動作を各々
の制御期間と同期させる。TS1は負に向うパルス
であつて、容量性インターフエイス５０（第１３
図）のISR入力に印加される。負に向うこのパル
スは、キーボードの入力（第１３図）に印加され
るTS2によつてキーボードを走査することが出来
る様にすると共に、この走査結果を、レジスタ１
８（１）（第１４図）の付能入力に印加された
TS3によつて付能された時、記憶装置１８の貯蔵
レジスタ１８（１）に読込むことが出来る様にす
るのに十分な時間の間低にとゞまる様に、十分な
持続時間を持つていなければならない。即ち、
TS1はTS2及びTS3と重なつていなければならな
い。TS4は記憶装置１８のレジスタ１８（２）に
対する付能信号として作用する。この信号が、試
験手段３０（第１３図）のアンド・ゲート３０
（２）を介してレジスタ１８（２）の付能入力に
ゲートされる。タイミング信号TS5は緩始動ラツ
チ３２及び即時オン・ラツチ３６（第１８Ａ図）
のクロツク入力に印加され、新しい走査結果に応
答して、これらのラツチの出力を更新する。この
後、比較手段１６が更新されたラツチ情報に従つ
てその出力を更新する。タイミング信号TS6は、
電力オン・ラツチ２４（POL）（第１８Ｂ図）の
クロツク入力にパルスを印加して、ラツチの出力
が比較手段からの更新された出力を反映すること
が出来る様にする。一旦POLがクロツクを受取
ると、回路は次の制御期間を開始する次のゼロ交
差パルスを待つ。POL２４の出力が、ゼロ交差
パルス（第３図）によつて、トリアツク３のゲー
ト端子に送られる。 デイジタル信号発生器 第１３図は第３図のデイジタル信号発生器２０
の作用を実施するのに使われる回路を示す。前に
述べた様に、信号発生器２０の作用は、キーボー
ド５のキーをオペレータが作動したことによつて
選択された電力設定状態を表わす４ビツトのデイ
ジタル信号を発生することである。これが第３図
の回路では、前にマイクロプロセツサ形の実施例
について述べたのと基本的に同じ回路素子、即
ち、容量性接触キーボード５、抵抗回路４８及び
容量性インターフエイス５０を用いて行われる。
違いは主に、インターフエイス５０が前に説明し
た符号化及び優先順位をつける作用をするが、前
の実施例の様に、ゼロ交差パルスのデータを制御
信号のデータと多重化しないことである。タイミ
ング回路（図に示してない）は、キーボードに対
する走査信号TS2（第１７図）及びISR入力に対
する適正な信号TS1（第１７図）を発生して、
各々の制御期間に、キーボードを１回走査するこ
とが出来る様に構成されている。前の実施例と同
じく、表は電力設定状態と、容量性インターフ
エイス５０によつて発生される符号化デイジタル
信号の間の関係を示している。 記憶装置 第１４図は第３図の記憶装置１８及び試験手段
３０を構成する論理回路を示す。この実施例で
は、記憶装置１８がKBと呼ぶ一時記憶装置１８
（１）とPMと呼ぶ永久記憶装置１８（２）を含
む。KBは関連したキーボードの各々の走査結果
を貯蔵する様に、制御期間毎に更新されることに
注意されたい。PMは、作動されたキーが確認さ
れた時にだけ更新される。この各々の素子は本質
的に並列入力／並列出力形の４ビツト貯蔵レジス
タで構成され、これは通し番号SN74194の名称で
容易に入射し得る集積回路である。 レジスタ１８（１）が信号発生器２０からの制
御信号を受取つて貯蔵する。この信号が、第１７
図の時間線図のタイミング信号TS3により、レジ
スタ１８（１）に読込まれる。レジスタ１８
（１）の出力がこれから説明する様にして、試験
手段３０によつて試験される。試験手段３０のゲ
ート３０（２）からの出力が、適切な時、レジス
タ１８（２）の付能入力(E)にパルスを送ることに
より、レジスタ１８（２）を付能し、こうしてレ
ジスタ１８（１）に貯蔵されている符号化信号を
レジスタ１８（２）に読込むことが出来る様にす
る。レジスタ１８（１）の内容はこのことによつ
て変わらない。 試験手段 試験手段３０は、(1)貯蔵された新しい信号がオ
フ信号である時、又は(2)新しい信号がオン信号で
あり、レジスタ１８（２）に貯蔵されている前の
信号がオフ信号である時、又は(3)新しい信号が電
力設定状態１−７の内の１つであり、前の信号が
オフ信号ではない時にだけ、レジスタ１８（１）
に一時的に貯蔵されている新しい信号をレジスタ
１８（２）に読込むことが出来る様にする。更
に、試験手段３０は、レジスタ１８（２）にオフ
信号が貯蔵されている時、緩始動ラツチ及び即時
オン・ラツチをリセツトする。条件(1)により、オ
フ信号は常に１８（２）に読込まれる。条件(2)
は、オフ状態から変わる時、電力設定状態１−７
の内の１つより前にオン設定状態が選択されるこ
と、並びに前の信号が電力設定状態１−７の内の
１つである場合、オン設定状態を無視することを
保証する。条件(3)は電力設定状態１−７の或るも
のから別のものへの変更が出来る様にする。作動
されたキーが検出されなかつた状態を表わす空白
入力は、今述べた条件(1)、(2)又は(3)の時にだけレ
ジスタ１８（２）を付能したことによつて、自ず
と排除される。 この実施例の試験手段３０を第１４図の論理図
について説明する。論理アンド・ゲート３０
（１）の出力がレジスタ１８（２）の付能入力に
結合される。ゲート３０（２）の出力が論理１で
ある時、レジスタ１８（１）の信号がレジスタ１
８（２）に読込まれる。ゲート３０(1)は、TS4信
号を論理オア・ゲート３０(2)の出力とアンドする
ことにより、レジスタ１８（２）の付能動作をタ
イミング信号TS4（第２４図）と同期させる様に
作用する。このオア・ゲートの出力は、前述の任
意の１つの条件(1)、(2)又は(3)が充たされた時に論
理１である。レジスタ１８（１）にオフ信号
（1000）が存在することが、論理アンド・ゲート
３０（３）によつて検出される。このゲートはレ
ジスタ１８（１）の４つの出力を入力として持つ
ている。レジスタ１８（１）にある信号の３つの
最下位ビツトに対応する、ゲート３０（３）への
入力が反転される。従つて、信号（1000）によつ
て表わされるオフ信号がレジスタ１８（１）に貯
蔵されている時、ゲート３０（３）の出力は論理
１である。ゲート３０（３）の出力が、ゲート３
０（２）及び３０（１）を介して、レジスタ１８
（２）の付能入力に結合される。 レジスタ１８（１）にオン信号が存在すること
が、レジスタ１８（１）の出力を入力とする論理
アンド・ゲート３０(4)によつて検出される。レジ
スタ１８(1)にある信号の２番目及び３番目の最下
位ビツトに対応する、ゲート３０（４）への入力
が反転される。この為、レジスタ１８（１）にオ
ン信号（1001）が貯蔵されている時、ゲート３０
（４）の出力は論理１である。ゲート３０（４）
の出力が、ゲート３０（６），３０（２）及び３
０（１）を介して、レジスタ１８（２）の付能入
力に結合される。レジスタ１８（２）のオフ信号
が、レジスタ１８（２）の４つの出力を入力とす
る論理アンド・ゲート３０（５）によつて検出さ
れる。レジスタ１８（２）の３つの最下位ビツト
に対応する、ゲート３０（５）への入力が反転さ
れる。従つて、オフ信号（1000）がレジスタ１８
（２）に貯蔵されている時、ゲート３０（５）の
出力は論理１である。論理アンド・ゲート３０
（６）がゲート３０（４）及び３０（５）の出力
をアンドする。従つて、レジスタ１８（１）にあ
る新しい信号がオン信号であり、レジスタ１８
（２）にある前の信号がオフ信号である時、ゲー
ト３０（６）の出力は論理１である。ゲート３０
（６）の出力が、ゲート３０（２）及び３０（１）
を介して、レジスタ１８（２）の付能入力に結合
される。 レジスタ１８（１）に電力設定状態１−７の内
の１つを表わす信号が存在することが、ゲート３
０（７）及び３０（８）によつて検出される。論
理オア・ゲート３０（７）は、３つの最下位ビツ
トに対応するレジスタ１８（１）の出力を入力と
する。この為、レジスタ１８（１）に空白以外の
任意の信号を表わす信号がある場合、ゲート３０
（７）の出力は論理１である。論理アンド・ゲー
ト３０（８）が、ゲート３０（７）の出力を、レ
ジスタ１８（１）の最上位ビツトに対応する反転
入力とアンドする。表に示す様に、この最上位
ビツトは、オン及びオフ設定状態では論理１、電
力設定状態１−７では論理０である。従つて、レ
ジスタ１８（１）にある信号が、電力設定状態１
−７の内の任意の１つを表わす時、ゲート３０
（８）の出力が論理１であり、他の時は論理０で
ある。論理アンド・ゲート３０（９）が、ゲート
３０（８）の出力をゲート３０（５）の反転出力
とアンドする。この為、ゲート３０（８）の出力
が論理１でゲート３０（５）が論理０であつて、
レジスタ１８（１）にある信号が設定状態１−７
の内の１つに対応し、レジスタ１８（２）にある
信号がオフ設定状態ではないことを表わす時、ゲ
ート３０（９）の出力は論理１である。ゲート３
０（９）の出力が、ゲート３０（２）及び３０
（１）を介してレジスタ１８（２）の付能入力に
結合される。 試験手段３０は、(イ)レジスタ１８（１）が電力
設定状態１−７の内の１つを表わす信号を持つて
いる時、並びに(ロ)レジスタ１８（２）がオン信号
を貯蔵している時、緩始動ラツチ３２（第１８Ａ
図）をセツトする。条件(イ)は、前に説明した様
に、論理アンド・ゲート３０（８）の出力が論理
１であることによつて表わされる。 条件(ロ)は、レジスタ１８（２）からの出力線を
入力とするアンド・ゲート３０（１０）によつて
検出される。２番目及び３番目の最下位ビツトを
表わす線は反転され、この為、レジスタ１８
（２）に貯蔵されている信号がオン信号（1001）
である時にだけ、ゲート３０（１０）の出力は論
理１である。ゲート３０（８）及び３０（１０）
の出力が論理アンド・ゲート３９（１１）によつ
てアンドされる。ゲート３０（１１）の出力３０
(a)が始動ラツチ３２（第１８Ａ図）のセツト入力
に結合される。この為、前述の条件(イ)及び(ロ)が充
たされた時、SSLをセツトする論理１が印加され
る。 試験手段３０は、レジスタ１８（１）にある信
号が、レジスタ１８（２）にある信号によつて表
わされる設定状態よりも低い電力設定状態を表わ
す時、即時オン・ラツチ３６（第１８Ａ図）をリ
セツトする。これは、比較器３０（１２）が２つ
のレジスタの内容の大きさを比較することによつ
て達成される。 第１４図の回路では、この作用が比較器３０
（１２）及びゲート５０（５），３０（８）及び３
０（１３）−３０（１５）によつて行われる。レ
ジスタ１８（１）及び１８（２）の内容の比較が
比較器３０（12）によつて連続的に行われる。こ
の比較器は、通し第号SN7485の名称で集積回路
として容易に利用し得る形式の普通の４ビツトの
大きさ比較器である。新しく送込まれた電力設定
状態が前に送込まれた設定状態より低い設定状態
である時の様に、レジスタ１８（１）の内容の大
きさがレジスタ１８（２）の内容の大きさより小
さい時、比較器３０（１２）の出力は論理１であ
る。この出力がアンド・ゲート３０（１５）に結
合され、このアンド・ゲートがこの出力をアン
ド・ゲート３０（８）及び３０（１４）の出力と
アンドする。今述べた様に、アンド・ゲート３０
(8)の出力は、レジスタ１８（１）の内容が電力設
定状態１−７の内の任意の１つを表わす時に、論
理１である。レジスタ１８（２）の反転した最上
位ビツトを、レジスタ１８（２）の３つの最下位
ビツトのオアをとる論理オア・ゲート３０（１
３）の出力とアンドする論理アンド・ゲート３０
（１４）の出力は、レジスタ１８（２）が電力設
定状態１−７の内の任意の１つを表わす符号を持
つ時、論理１である。従つて、レジスタ１８
（１）及び１８（２）が両方共、電力設定状態１
−７の内の任意の１つを表わす符号を持つている
時には、何時でもゲート３０（１５）が比較結果
を論理オア・ゲート３０（１６）を介して、即時
オン・ラツチ３６（第３図）のリセツト入力にゲ
ートする。上に述べた条件が充たされ、レジスタ
１８（１）にある電力設定状態がレジスタ１８
（２）にあるものより低い時、ゲート３０（１５）
の出力、従つてゲート３０（１６）の出力３０(c)
は論理１であり、この結果即時オン・ラツチ３６
がリセツトされる。 ゲート３０（５）の出力が、オア・ゲート３０
（１６）を介して即時オン・ラツチ３６のリセツ
ト入力にも結合される。この為、レジスタ１８
（２）にオフ設定状態（1000）が貯蔵されている
時には、ラツチ３６もリセツトされる。 最後に、ゲート３０（５）の出力３０(b)が緩始
動ラツチ３２のリセツト入力に直接的に結合され
る。この為、レジスタ１８（２）にオフ信号が貯
蔵されている時、緩始動ラツチ３２がリセツトさ
れる。 ゼロ交差主計数器 第３図の主計数器１４が、この実施例では８ビ
ツトのリング計数器によつて構成されている。こ
れがゼロ交差検出器１０（第３図）によつて発生
されたゼロ交差パルスを計数する。８ビツト計数
器１４が、第１５図に示す様に、２つの４ビツト
波及形計数器を継続接続することによつて形成さ
れる。計数器１４（１）の出力Ａ−Ｄがカウント
の１番目乃至４番目の最下位ビツトになり、計数
器１４（２）の出力Ｅ−Ｆが５番目及び６番目の
最下位ビツトになる。ゼロ交差検出器１０の出力
が計数器１４（１）のクロツク入力に結合され
る。後で説明する比較手段１６が、カウントの最
初の６つの最下位ビツトを表わす出力１４Ａ−１
４Ｆを受取る。計数器１４（１）及び１４（２）
９は、通し番号SN7493型集積回路として容易に
入手し得る形式のものである。 比較手段 この実施例の比較手段１６は、第１６図に示す
様に、計数器１４からの出力の最初の６つの最下
位ビツトに応答する計数ゲートと呼ぶ論理ゲート
１６(4)(a)−１６(4)(f)の回路と、記憶装置１８のレ
ジスタ１８（２）からの出力に応答する４線から
10線への普通のBCDから10進法への復号器１６
（１）と、計数ゲート及び復号器からの出力に応
答する、比較ゲートと呼ぶ論理ゲート１６（２）
(a)−１６（２）(f)の回路とで構成される。比較ゲ
ートの出力が論理ゲート１６（５）−１６（７）
を介して、電力オン・ラツチ２４（第３図）に結
合される。論理ゲート１６（８）及び１６（９）
が緩始動及び即時オン・ラツチ３４，３６（第３
図）からの入力をこれから説明する様に比較手段
の回路に係合する。 第１６図の回路を詳しく説明する前に、第３図
の制御装置に於ける比較手段１６の作用、並びに
この作用がどの様に実施されたかを振返つてみる
のが有用であろう。第３図の比較手段１６の作用
は、現在の制御期間の間、次の制御期間の間に電
力制御トリアツク３（第１図、第３図）を導電状
態に切換えるかどうかを決定することである。第
３図に戻つて簡単に説明すると、比較手段１６の
出力が電力オン・ラツチ（POL）２４、アン
ド・ゲート２８及びトリアツク駆動回路２６を介
して、トリアツク３のゲート端子に結合されてい
る。今の実施例では、比較手段１６の出力が論理
１である時、POL２４がセツトされる（セツト
された時、POLの出力は論理１になる）。電力信
号の次のゼロ交差が発生した時、検出器１０によ
つてゼロ交差パルスが発生され、それがアンド・
ゲート２８によつてPOL２４の出力とアンドさ
れ、ゲート２８の出力が論理１になる。ゲート２
８のこの論理１の出力がトリアツク駆動回路２６
を介して、増幅されてトリアツク３のゲート端子
に印加されると、トリアツク３が導電状態に切換
わる。比較手段１６の出力が論理０である時、
POL２４がリセツトされ（出力は論理０）、ゲー
ト２８の出力は論理０である。この為、トリアツ
ク３のゲート端子にゲート信号は印加されず、電
力線路の次のゼロ交差の時、トリアツクは非導電
になる。この為、比較手段１６の出力が論理１に
切換わる速度が、電力パルス繰返し速度を決め
る。 この実施例では、前の実施例と同じく、比較手
段１６は、主計数器１４の最初のｎ個の最下位ビ
ツトが全部論理０である時、何時でもトリアツク
をトリガすることにより、1/2nの繰返し速度を実
現することが出来る様にする。例えば、電力設定
状態４では、パルス繰返し速度は1/8、即ち1/2n
でｎ＝３の場合である。1/8の所望の繰返し速度
が、計数器の最初の３つの最下位ビツトが論理０
である時、何時でもトリアツクをトリガすること
によつて達成される。これは８カウント毎に１回
起る。 第１６図の回路では、復号器１６（１）が使お
うとする電力設定状態を確認する。計数ゲート１
６（４）(a)−１６（４）(f)は、計数器１４の各々
のカウントに対し、どれだけの最下位ビツトが０
であるかを表わす。比較ゲート１６（２）(a)−１
６（２）(f)は、その特定のカウントに対し、電力
設定状態と最下位ビツト情報の組合せで、トリア
ツク３（第３図）を導電状態に切換える必要があ
るかどうかを決定する。 復号器１６（１）は、記憶装置１８（第１３
図）のレジスタ１８（２）の出力を復号すること
により、実施しようとする電力設定状態を確認す
る。前に述べた様に、レジスタ１８（２）は、実
施しようとする電力設定状態を表わすBCD信号
を貯蔵している。復号器１６（１）の１本の出力
線が各々の電力レベル設定状態に一意的に関連し
ている。線１−７が夫々電力設定状態１−７に対
応する。（線０，８及び９はこの実施例では使わ
ない。）復号器１６（１）に対する符号化入力に
よつて表わされる電力設定状態が、復号器の関連
した出力線の論理０によつて確認される。他の全
ての出力線は論理１である。例えば、符号化入力
が電力設定状態３を表わす時、復号器の線３の出
力は論理０であり、他の線の出力は全部論理１で
ある。従つて、復号器１６（１）の論理０である
出力線が、レジスタ１８（２）に貯蔵されている
電力設定状態を確認する。復号器１６（１）は、
通し番号SN7442型集積回路として、市場で容易
に入手し得る形式の４線から10線への普通の
BCDから10進法への復号器である。 ゼロ交差主計数器１４のカウントが次の様にし
て、計数ゲート１４（４）(a)−１６（４）(f)で処
理される。計数器１４から線１４(a)−１４(f)を介
して来る入力は、カウントの最初の６つの最下位
ビツトを表わす。ゲート１６（４）(a)は論理イン
バータであり、その出力は、最初の最下位ビツト
がゼロである時に論理１である。ゲート１６
（４）(a)の出力が論理アンド・ゲート１６（４）
(b)によつて、線１４(b)からの反転入力とアンドさ
れ、最初の２つの最下位ビツトが０である時にだ
け、ゲート１６（４）(b)の出力は論理１になる。
同様に、ゲート１６（４）(b)の出力が論理アン
ド・ゲート１６（４）(c)によつて、線１４(c)の反
転入力とアンドされ、最初の３つの最下位ビツト
が０である時にだけ、ゲート１６（４）(c)の出力
が論理１になる。ゲート１６（４）(d)−１６
（４）(f)でも、このパターンが繰返される。 比較ゲート１６（２）(a)−１６（２）(f)は、計
数ゲート１６（４）(a)−１６（４）(f)からの個別
の出力を復号器１６（１）からの反転出力６−１
と夫々アンドする為に使われる。即ち、論理アン
ド・ゲート１６（２）(a)がゲート４(a)の出力を復
号器の反転出力線６とアンドする。ゲート１６
（２）(b)がゲート１６（４）(b)の出力と復号器の
出力線５の出力をアンドするという様になつてい
る。各々の比較ゲートは、復号器１６（１）から
の入力によつて表わされる特定の電力設定状態と
一意的な関係を持つとみなすことが出来る。どん
な制御期間の間も、精々比較手段１６（２）(a)−
１６（２）(f)の内、高々１つの出力しか論理１に
はなり得ないし、その出力が論理１になるのは、
この比較手段が関連している電力設定状態に伴う
最下位ビツト・パターンが発生した時だけであ
る。例えば、電力設定状態３を使う時、復号器の
線１６（１）の出力３は論理０であり、復号器の
他の出力は論理１である。この為、ゲート１６
（２）(d)に対する復号器の反転入力は論理１であ
り、他の比較ゲートに対する反転入力は論理０で
ある。１６（２）(d)以外の比較ゲートの出力は、
カウントに関係なく論理０にとゞまる。然し、ゲ
ート１６（２）(d)の出力は、計数器１４からの最
初の４つの最下位ビツトが０である時にだけ、論
理１になる。これはゲート１６（４）(d)の出力の
論理１によつて表わされる。従つて、電力設定状
態３では、ゲート１６（２）(d)の出力は、16カウ
ント毎に１回論理１になる。 論理オア・ゲート１６（５）が比較ゲート１６
（２）(a)−１６（２）(f)の出力をオアする。従つ
て、その出力は、任意の比較ゲートの出力が論理
１である時に何時でも論理１になる。これ迄、こ
の回路の説明は電力設定状態１−６を使う場合に
限られていたことに注意されたい。電力設定状態
７は1/1のパルス繰返し速度に関連している。従
つて、比較手段１６の出力は、定常状態様式で動
作する時、電力設定状態７では各々のカウント毎
に論理１でなければならない。この実施例では、
この為、復号器の出力７をオア・ゲート１６
（９）を介してゲート１６（５）に結合する。ゲ
ート１６（９）の出力は、その反転入力に論理０
が現われた時、何時でも論理１になる。この為、
電力設定状態７を使う時、ゲート１６（５）の出
力が論理１になる。 比較手段１６がどの様に緩始動様式及び即時オ
ン様式を実施するかを説明する。最初に緩始動様
式を考えると、緩始動ラツチがセツトされている
時、選択された電力設定状態に無関係な予定の電
力パルス繰返し速度を使わなければならないこと
を前に述べた。この実施例では、マイクロプロセ
ツサによつて制御される実施例の場合と同じく、
緩始動様式を実施する時、電力設定状態５に対応
する1/4の電力パルス繰返し速度を使う。 緩始動ラツチ３２から比較手段１６への入力３
２(a)（第１８Ａ図）は、ラツチがセツトされてい
る時に論理１であり、このラツチがリセツトされ
ている時に論理０である。この為、ラツチ３２の
反転出力を復号器１６（１）の出力５とオアする
論理オア・ゲート１６（８）の出力は、緩始動ラ
ツチがセツトされているか或いは電力設定状態５
が選択された時、論理０である。この為、電力設
定状態５に関連した比較ゲート１６（２）(b)の出
力は、最初の２つの最下位ビツトが０であり、且
つ緩始動ラツチがセツトされているか或いは電力
設定状態５を使う時に、論理１になる。 緩始動様式の間、実際の電力設定状態を取消す
為、論理アンド・ゲート１６（６）がゲート１６
（５）の出力と緩始動ラツチからの反転入力とを
アンドする。即ち、緩始動ラツチがセツトされて
いると、１６（６）の出力は、ゲート１６（５）
の出力に関係なく論理０である。この為、比較ゲ
ート１６（２）(b)の出力を比較手段の出力に結合
する別の通路がオア・ゲート１６(7)によつて出来
る。 前に述べた様に、即時オン様式で動作する時、
選択された実際の電力設定状態に関係なく、電力
設定状態７に対応する１／１の電力パルス繰返し
速度を使う。この実施例では、これが次の様にし
て行われる。即時オン・ラツチ３６からの入力３
６(a)（第１８Ａ図）は、このラツチがセツトされ
ている時に論理１であり、このラツチがリセツト
されている時に論理０である。即時オン・ラツチ
からの入力が、電力設定状態７に対応する復号器
の線７の反転出力とオアされる。この為、即時オ
ン・ラツチがセツトされているか、又は電力設定
状態７を使う時、何時でもゲート１６（９）の出
力、従つてゲート１６（５）の出力は論理１であ
る。 ラツチ及びタイマ 前に述べた様に、緩始動及び即時オン様式の開
始、持続時間及び終了は、ラツチ及びタイマを用
いて決められる。更に、電力オン・ラツチ２４を
使つて、比較手段１６の出力を貯蔵すると共に、
この出力をトリアツク３（第３図）のゲート端子
に結合する。 第１８Ａ図は、制御回路の内、この実施例の緩
始動ラツチ３２、緩始動タイマ３４、即時オン・
ラツチ３６及び即時オン・タイマ３８を含む部分
を示している。ラツチ３２，３６は、通し番号
SN7470の集積回路として市場で容易に入手し得
る普通のＪ−Ｋ形フリツプフロツプである。 第１４図、第１６図及び第１８Ａ図に示すよう
に、ラツチ３２のＪ入力が試験手段３０のゲート
３０（８）の出力３０(a)に結合される。ラツチ３
２のＱ出力が線３２(a)を介して、比較手段１６の
ゲート１６（８）の入力に結合される。このＱ出
力はタイマ３４にも結合される。 動作について説明すると、緩始動様式を実施す
る必要があることを試験手段３０が決定すると、
試験手段３０（第１３図）のゲート３０（８）の
出力に論理１が現われる。この時、ラツチ３２の
Ｑ出力は、タイミング信号TSS（第１７図）をク
ロツク入力に受取つた時に、論理に切換り、ラツ
チ３２のＫ入力を介して論理１信号が送りこまれ
るまで、論理１にとゞまる。リセツトされた時、
ラツチ３２の出力が論理０に切換り、この後緩始
動様式を必要とするまで、０にとゞまる。 タイマ３４が、ラツチのセツト状態によつて付
能された時に、予定数のゼロ交差パルスを計数
し、自分と緩始動ラツチをリセツトすることによ
り、緩始動動作様式の持続時間を制御する。この
実施例では、約１秒の持続時間を必要とする。こ
の為、２つの４ビツト計数器３４（１）及び３４
（２）を継続接続して８ビツト計数器として作用
されると共に、カウントの最上位ビツトに対応す
る出力３４(3)を使つてラツチ３２及び計数器３４
（１）及び３４（２）をリセツトする。128番目の
カウントで、線３４（３）に論理１が現われ、ア
ンド・ゲート３２（１）及び３４（５）を介し
て、タイミング信号TS5が発生した時、計数器３
４（１）及び３４（２）及びラツチ３２をリセツ
トする。ゼロ交差パルスの周波数は120Hzである。
従つて、パルス128個というカウントは、満足し
得る程度に所望の１秒の持続時間に近い。 タイマ３４の計数器３４(1)及び３４(2)がゼロ交
差パルスを計数するのは、ラツチ３２の出力によ
つて付能される。この出力が論理アンド・ゲート
３４(4)により、ゼロ交差検出器１０（第３図）の
出力とアンドされる。この為、ラツチ３２がセツ
トされている時、ゼロ交差パルスがゲート３４
（４）を介して計数器３４（１）のクロツク入力
にゲートされ、ラツチ３２がリセツトされている
時は阻止される。 ラツチ３２及びタイマ３４の計数器３４（１）
及び３４（２）は、次のいずれかの事象が発生し
た時にリセツトされる。即ち、予定数のカウント
を計数した時、又はレジスタ１８（２）（第１４
図）にオフ信号が送込まれた時である。論理オ
ア・ゲート３２（１）が試験手段３０の出力３０
(b)及び計数器３４（２）の最上位ビツトを表わす
出力３４（３）をラツチ３２のＫ入力に結合す
る。この為、オフ設定状態が送込まれたことを表
わす出力３０(b)の論理１か、又は129番目のカウ
ントが発生したことを表わす３４(3)の論理１によ
り、ゲート３２（１）の出力に論理１が発生さ
れ、ラツチ３２がリセツトされる。 ゲート３２（１）の出力に論理１が出ると、タ
イミング信号TS5（第１７図）と同期して、計数
器もリセツトされる。ゲート３２（１）の出力
が、論理アンド・ゲート３４（５）を介して、計
数器３４（１）及び３４（２）のリセツト入力に
結合される。ゲート３４（５）が、ゲート３２
（１）の出力をタイミング信号TS5とアンドする。
ゲート３４（５）の出力が論理１であると、計数
器３４（１）及び３４（２）がリセツトされる。 即時オン・ラツチ３６（IOL）及び即時オン・
タイマ（IOT）３８の動作は、今説明した緩始動
ラツチ及び緩始動タイマの動作と同様である。ラ
ツチ３６が計数器３４（２）の出力３４（３）に
出る論理１によつてセツトされる。ラツチ３６が
セツトされると、アンド・ゲート３８（１）を介
してタイマの入力にゼロ交差パルスをゲートする
ことにより、タイマ３８が付能される。予定数の
ゼロ交差パルスが12ビツト計数器として作用する
様に継続接続された４ビツト計数器３８（２）−
３８（４）によつて計数される。この実施例で
は、8.5秒という即時オン様式の所望の持続時間
が、1024個のゼロ交差パルスのカウントによつて
近似される。1024カウント毎に、12ビツト計数器
の２番目の最上位ビツトが論理１に切換わる。こ
のビツトに対応する出力３８（５）がオア・ゲー
ト３６（１）を介してフリツプフロツプ３６のＫ
入力に結合される。従つて、1024番目のカウント
が発生した時、即時オン・ラツチがリセツトされ
る。この時、ゲート３８（１）は、IOLが再びセ
ツトされるまで、タイマからのそれ以上のパルス
入力を阻止する。ラツチ３６は、一層低い電力設
定状態が選択されたことを表わす試験手段３０
（第１４図）の出力３０(c)に現れる論理１によつ
てもリセツトされる。この論理１がオア・ゲート
３６（１）を介してラツチ３６のＫ入力に結合さ
れる。タイマ３８の計数器３８（２）−３８（４）
のリセツト動作は、ゲート３６（１）の出力を論
理アンド・ゲート３８（６）を介して、この各々
の計数器のリセツト入力に結合することによつて
行われる。ゲート３８（６）が、ゲート３６
（１）からの信号をタイミング信号TS5とアンド
することにより、計数器のリセツト動作をタイミ
ング信号TS5と同期させる。 夫々タイマ３４及び３８に用いられる計数器３
４（１），３４（２），３８（２）−３８（４）は、
第１４図に示した主計数器１４について説明した
計数器１４（１）及び１４（２）と同一である。 第１８Ｂ図は電力オン・ラツチ２４（POL）
を更に詳しく示している。このラツチ自体は、前
に緩始動及び即時オン・ラツチについて説明した
のと同一のJK形フリツプフロツプである。比較
手段１６のゲート１６（７）の出力１６(a)（第１
６図）が、POL２４のＪ入力に直接的に結合さ
れると共に、論理インバータ２４（１）を介して
Ｋ入力に結合される。タイミング信号TS6（第１
７図）がクロツク入力に印加される。 動作について説明すると、比較手段１６からの
論理１信号がラツチ２４をセツトした時、ラツチ
のＱ出力に論理１が現われ、ゲート２８の１つの
入力に論理１が入る。この論理１が、アンド・ゲ
ート２８の他方の入力に印加されるゼロ交差パル
スが次に発生した時、トリアツク駆動回路に送ら
れ、こうして電力信号のゼロ交差と同期して、ト
リアツク３を導電状態にトリガする。比較手段１
６の出力が論理０である時、Ｊ入力に論理０が現
われ、ラツチ２４のＫ入力に論理１が現われ、ラ
ツチをリセツトする（Ｑ出力を論理０にする）。
この為、アンド・ゲート２８の一方の入力は論理
０になり、次のゼロ交差パルスが発生した時にト
リアツク駆動回路には信号が送られない。従つ
て、トリアツク３は次の制御期間の間非導電に
とゞまる。 以上説明した実施例は半サイクルの持続時間を
持つ制御期間を用いている。然し、当業者であれ
ば、全サイクルの制御期間も同じ様に使うことが
出来ることが理解されよう。その場合、印加され
る電力パルスは、半サイクルではなく、電力信号
の１サイクル全部である。半サイクルの制御期間
を使う場合の利点は、電力パルスの間の最大のオ
フ時間が63個の半サイクルになる様にして、有用
な範囲の調理温度が得られることである。全サイ
クルの制御期間を用いて、大体同じ範囲の論理温
度を達成する為には、電力サイクルの間のオフ時
間は、100％の設定状態を別にして、各々の電力
設定状態で、半サイクルの場合の２倍になる。こ
の為、全サイクルの制御期間を使つた時、電流サ
ージによつて回路部品に加わるストレスが幾分大
きくなる。更に、半サイクルを利用して緩始動様
式で動作している間、低温の加熱素子に印加され
る電力パルスの持続時間が、全サイクル方式の場
合の半分であるから、回路部品のストレスは一層
小さくなる。 以上説明した実施例で繰返し速度に半サイクル
方式を使つた場合の欠点は、最大の電力設定状態
の場合を別として、電力パルスが同じ極性にな
り、電源から直流電流成分が流れることである。
勿論、全サイクルの制御期間を使えば、この直流
成分がなくなる。 以上の説明から、当業者であれば、この発明の
この他の変更が考えられよう。この発明は、特定
の実施例に限定されるものではなく、特許請求の
範囲に記載された範囲内で、あらゆる変更を包括
することを承知されたい。
第１図はこの発明を用いた調理装置の全体的な
ブロツク図、第２Ａ図−第２Ｈ図はオペレータに
よつて選択し得る種々の電力設定状態に対応する
電力信号を示すグラフ、第２Ｉ図はゼロ交差検出
器によつて発生されるゼロ交差パルスの波形図、
第３図はこの発明の制御装置の機能的なブロツク
図、第４図はこの発明のマイクロプロセツサを利
用した実施例のブロツク図、第５図乃至第１１図
はこの発明の電力オン、走査、入力データ、入力
比較、電力制御、電力比較及び電力出力の各ルー
チンに対するフローチヤート、第１２図は第５図
乃至第１１図の種々のルーチンの間の関係を示す
図、第１３図はこの発明のデイジタル論理回路形
実施例の場合の第３図のキーボード及びデイジタ
ル信号発生器を詳しく示すブロツク図、第１４図
はこの発明のデイジタル論理回路形実施例で第３
図の記憶手段及び試験手段を詳しく示す論理図、
第１５図はこの発明のデイジタル論理回路形実施
例でゼロ交差主計数器を詳しく示すブロツク図、
第１６図はこの発明のデイジタル論理回路形実施
例の比較手段を詳しく示す論理図、第１７図はこ
の発明のデイジタル論理回路形実施例に使われる
種々のタイミング信号を示す時間線図、第１８Ａ
図及び第１８Ｂはこの発明のデイジタル論理回路
形実施例で、第３図の緩始動ラツチ、緩始動タイ
マ、即時オン・ラツチ、即時オン・タイマ及び電
力オン・ラツチを詳しく示す論理図である。 主な符号の説明、１：抵抗加熱素子、３：トリ
アツク、５：キーボード、１６：比較手段、２
６：トリアツク駆動回路。
ブロツク図、第２Ａ図−第２Ｈ図はオペレータに
よつて選択し得る種々の電力設定状態に対応する
電力信号を示すグラフ、第２Ｉ図はゼロ交差検出
器によつて発生されるゼロ交差パルスの波形図、
第３図はこの発明の制御装置の機能的なブロツク
図、第４図はこの発明のマイクロプロセツサを利
用した実施例のブロツク図、第５図乃至第１１図
はこの発明の電力オン、走査、入力データ、入力
比較、電力制御、電力比較及び電力出力の各ルー
チンに対するフローチヤート、第１２図は第５図
乃至第１１図の種々のルーチンの間の関係を示す
図、第１３図はこの発明のデイジタル論理回路形
実施例の場合の第３図のキーボード及びデイジタ
ル信号発生器を詳しく示すブロツク図、第１４図
はこの発明のデイジタル論理回路形実施例で第３
図の記憶手段及び試験手段を詳しく示す論理図、
第１５図はこの発明のデイジタル論理回路形実施
例でゼロ交差主計数器を詳しく示すブロツク図、
第１６図はこの発明のデイジタル論理回路形実施
例の比較手段を詳しく示す論理図、第１７図はこ
の発明のデイジタル論理回路形実施例に使われる
種々のタイミング信号を示す時間線図、第１８Ａ
図及び第１８Ｂはこの発明のデイジタル論理回路
形実施例で、第３図の緩始動ラツチ、緩始動タイ
マ、即時オン・ラツチ、即時オン・タイマ及び電
力オン・ラツチを詳しく示す論理図である。 主な符号の説明、１：抵抗加熱素子、３：トリ
アツク、５：キーボード、１６：比較手段、２
６：トリアツク駆動回路。
Claims (1)
- 【特許請求の範囲】 １ 複数個の電力設定状態から或る電力設定状態
がオペレータによつて選択されたことに応答し
て、交流電源によつて付勢される抵抗加熱素子の
エネルギ出力を制御する為に家庭用調理装置に使
われる電力制御装置に於て、 オペレータが電力設定状態を選択出来る様にす
る入力手段と、前記電源によつて供給される電力
信号のゼロ交差を検出して、該ゼロ交差を検出し
た時にゼロ交差パルスを発生するゼロ交差パルス
発生器と、反復的に予定数のゼロ交差パルスを計
数してリセツトされる２進計数器と、前記２進計
数器の出力が所定のパターンになつたことを確認
して、オン信号を出力する確認手段と、前記確認
手段よりオン信号が出力されたとき、一定の持続
時間を持つ電力パルスを前記抵抗加熱素子に印加
する電力パルス印加手段とを有し、前記所定のパ
ターンは前記２進計数器の最下位ビツトから連続
するＮビツトのパターンであり、前記Ｎビツトは
前記電力設定状態に応じて変更されることを特徴
とする電力制御装置。 ２ 特許請求の範囲第１項に記載した電力制御装
置に於て、前記電力パルス印加手段が、前記確認
手段より出力された前記オン信号に応答してセツ
ト状態に切換わると共に、該信号がない時にリセ
ツト状態に切換わるラツチ手段と、いずれも前記
ゼロ交差パルスと同期して、前記ラツチ手段がセ
ツトされている時に前記加熱素子を前記電源に結
合すると共に、前記ラツチ手段がリセツトされて
いる時に前記加熱素子を前記電源から切離す手段
とで構成されている電力制御装置。 ３ 特許請求の範囲第２項に記載した電力制御装
置に於て、前記結合並びに切離す手段が、２つの
主端子及びゲート端子を持つトリアツクで構成さ
れている電力制御装置。 ４ 特許請求の範囲第３項に記載した電力制御装
置に於て、前記結合並びに切離す手段が、前記ラ
ツチ手段がセツトされている時に前記トリアツク
のゲート端子にゼロ交差パルスを通過させると共
に、前記ラツチ手段がリセツトされている時に該
パルスを阻止するゲート手段を更に有し、前記ゼ
ロ交差パルスがゲート端子に印加された時に前記
トリアツクが導電状態に切換わる様にした電力制
御装置。 ５ 特許請求の範囲第１項に記載した電力制御装
置に於て、前記加熱素子は室温で抵抗値が比較的
小さく、動作温度で比較的大きな抵抗値を持ち、
熱応答時間が速い材料で構成されている電力制御
装置。 ６ 特許請求の範囲第５項に記載した電力制御装
置に於て、前記加熱素子が２珪化モリブデンであ
る電力制御装置。 ７ 特許請求の範囲第５項に記載した電力制御装
置に於て、前記加熱素子がタングステンである電
力制御装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/008,360 US4256951A (en) | 1979-02-01 | 1979-02-01 | Repetition rate power control for appliance using high current inrush elements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5629722A JPS5629722A (en) | 1981-03-25 |
| JPH0375891B2 true JPH0375891B2 (ja) | 1991-12-03 |
Family
ID=21731195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1019480A Granted JPS5629722A (en) | 1979-02-01 | 1980-02-01 | Power controller |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4256951A (ja) |
| JP (1) | JPS5629722A (ja) |
| KR (1) | KR830002127B1 (ja) |
| AU (1) | AU529395B2 (ja) |
| DE (1) | DE3003453A1 (ja) |
| FR (1) | FR2448182B1 (ja) |
| GB (1) | GB2041672B (ja) |
| IT (1) | IT1130366B (ja) |
| SE (1) | SE446242B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4404461A (en) * | 1980-09-24 | 1983-09-13 | Leco Corporation | Method and apparatus for controlling an analytical furnace |
| US4338769A (en) * | 1981-03-20 | 1982-07-13 | Nordson Corporation | Oven regulator for a skin packaging machine |
| JPS5836029U (ja) * | 1981-09-03 | 1983-03-09 | 株式会社ソディック | 電気加工装置 |
| JPS5839620U (ja) * | 1981-09-07 | 1983-03-15 | リズム時計工業株式会社 | 負荷制御装置 |
| JPS5844616U (ja) * | 1981-09-16 | 1983-03-25 | リズム時計工業株式会社 | 負荷制御装置 |
| US4551618A (en) * | 1981-12-23 | 1985-11-05 | General Electric Company | Cooking appliance incorporating heater energy counter means |
| JPS58178420A (ja) * | 1982-04-14 | 1983-10-19 | Sharp Corp | 制御装置 |
| US4603245A (en) * | 1982-08-23 | 1986-07-29 | Canon Kabushiki Kaisha | Temperature control apparatus |
| GB2128421A (en) * | 1982-10-11 | 1984-04-26 | Douglas Stuart Fenna | Power supplies |
| GB2129631A (en) * | 1982-10-29 | 1984-05-16 | Plessey Co Plc | Power control apparatus |
| JPS59100323U (ja) * | 1982-12-23 | 1984-07-06 | 東北金属工業株式会社 | 供給電力制御回路 |
| GB2134728A (en) * | 1983-02-02 | 1984-08-15 | Shell Electric Mfg | Ceiling fan |
| JPS6014072A (ja) * | 1983-07-04 | 1985-01-24 | 三菱重工業株式会社 | 温度制御方法 |
| GB2150771A (en) * | 1983-10-24 | 1985-07-03 | Marketmatch International | Heated airflow delivery apparatus |
| US4654579A (en) * | 1984-08-17 | 1987-03-31 | Ken Hayashibara | Frequency divider |
| GB2176665B (en) * | 1985-06-07 | 1989-01-05 | Domnick Hunter Filters Ltd | Dual-voltage power supply arrangement |
| GB2177858A (en) * | 1985-07-10 | 1987-01-28 | Valor Heating Ltd | Control system for a domestic heating appliance |
| DE3539581A1 (de) * | 1985-11-08 | 1987-05-21 | Philips Patentverwaltung | Verfahren zum steuern mehrerer elektrischer lasten |
| US5293028A (en) * | 1987-01-05 | 1994-03-08 | General Electric Company | Cooktop appliance with improved power control |
| FR2621406B1 (fr) * | 1987-10-02 | 1990-01-05 | Saint Gobain Vitrage | Commande de four electrique industriel |
| US5235159A (en) * | 1988-03-25 | 1993-08-10 | General Electric Company | Control system, method of operating a heating apparatus and controlled heating apparatus |
| JPH01255907A (ja) * | 1988-04-06 | 1989-10-12 | Kirin Brewery Co Ltd | 温度制御方法及び装置 |
| US5006695A (en) * | 1989-09-07 | 1991-04-09 | Elliott Robert C | Process controller including power level control and method of operation |
| US5079409A (en) * | 1989-09-27 | 1992-01-07 | Mita Industrial Co., Ltd. | Heater control system |
| US5079410A (en) * | 1991-01-25 | 1992-01-07 | General Electric Company | Power control system adaptable to a plurality of supply voltages |
| DE19637979C2 (de) * | 1996-09-18 | 1999-01-28 | Oez Buelent | Verfahren und Vorrichtung zum Aufbringen von Drucken |
| US6188208B1 (en) | 1999-08-02 | 2001-02-13 | General Electric Company | Cycle-skipping power control for AC line-powered loads |
| ES2869936T3 (es) * | 2007-11-09 | 2021-10-26 | Peter Rubinshtein | Método y aparato para el control de potencia de una carga de CA |
| EP2371589B1 (de) * | 2010-03-26 | 2012-09-05 | Eberspächer catem GmbH & Co. KG | Elektrische Heizvorrichtung |
| US9804227B2 (en) * | 2010-09-24 | 2017-10-31 | Ford Global Technologies, Llc | Electric machine fast transient condition detection |
| US20190219637A1 (en) * | 2018-01-17 | 2019-07-18 | One Step Power Solutions, Inc. | Electrical circuit testing device and method |
| CN117353712B (zh) * | 2023-12-05 | 2024-02-20 | 华中科技大学 | 一种基于数据驱动的强流脉冲电源组件交替复用方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51102546A (ja) * | 1975-03-07 | 1976-09-10 | Taiyo Tomuko Kk | Sairisutanodeijitaruseigyokairo |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1235683A (en) * | 1967-11-07 | 1971-06-16 | Diamond H Controls Ltd | A.c. power control |
| US4010412A (en) * | 1972-03-27 | 1977-03-01 | St. Paul's Engineering Company | Control of electrical power supplies |
| US3878358A (en) * | 1972-11-16 | 1975-04-15 | Xerox Corp | Digital power control |
| US3912905A (en) * | 1974-02-25 | 1975-10-14 | Kanthal Corp | Electric resistance heating device |
| US4046991A (en) * | 1974-09-27 | 1977-09-06 | Thorn Domestic Appliances (Electrical) Limited | Power control apparatus |
| DE2605533B2 (de) * | 1976-02-12 | 1980-03-27 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Elektronische Steuereinrichtung für Elektroherde |
| US4078168A (en) * | 1976-09-17 | 1978-03-07 | Flinn & Dreffein Engineering Company | Power control circuit |
| US4135122A (en) * | 1977-05-25 | 1979-01-16 | Weyerhaeuser Company | Method and apparatus for heating electrical motors and like devices |
-
1979
- 1979-02-01 US US06/008,360 patent/US4256951A/en not_active Expired - Lifetime
-
1980
- 1980-01-23 AU AU54875/80A patent/AU529395B2/en not_active Expired - Fee Related
- 1980-01-31 SE SE8000789A patent/SE446242B/sv not_active IP Right Cessation
- 1980-01-31 IT IT19595/80A patent/IT1130366B/it active
- 1980-01-31 DE DE19803003453 patent/DE3003453A1/de active Granted
- 1980-02-01 GB GB8003520A patent/GB2041672B/en not_active Expired
- 1980-02-01 KR KR1019800000406A patent/KR830002127B1/ko active
- 1980-02-01 JP JP1019480A patent/JPS5629722A/ja active Granted
- 1980-02-01 FR FR8002283A patent/FR2448182B1/fr not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51102546A (ja) * | 1975-03-07 | 1976-09-10 | Taiyo Tomuko Kk | Sairisutanodeijitaruseigyokairo |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2041672A (en) | 1980-09-10 |
| KR830002484A (ko) | 1983-05-28 |
| DE3003453A1 (de) | 1980-08-14 |
| SE8000789L (sv) | 1980-08-02 |
| FR2448182B1 (fr) | 1985-10-11 |
| AU529395B2 (en) | 1983-06-02 |
| AU5487580A (en) | 1980-08-07 |
| FR2448182A1 (fr) | 1980-08-29 |
| KR830002127B1 (ko) | 1983-10-14 |
| US4256951A (en) | 1981-03-17 |
| IT1130366B (it) | 1986-06-11 |
| GB2041672B (en) | 1983-11-02 |
| SE446242B (sv) | 1986-08-18 |
| DE3003453C2 (ja) | 1990-07-05 |
| IT8019595A0 (it) | 1980-01-31 |
| JPS5629722A (en) | 1981-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0375891B2 (ja) | ||
| JPH0219596B2 (ja) | ||
| US4282422A (en) | Power control for appliance using multiple high inrush current elements | |
| US4334147A (en) | Power control for appliance using high inrush current element | |
| US4902877A (en) | Power control for multiple heating elements | |
| KR960014015B1 (ko) | 전력제어가 개선된 쿡톱 기구 | |
| US4196330A (en) | Combination oven fully utilizing the current-supplying capability of a power source | |
| KR910003812B1 (ko) | 전열기구의 정전력공급장치 | |
| US4377754A (en) | Switching circuit for a remote control system | |
| JPS6188488A (ja) | 電子レンジ用始動回路 | |
| US6118106A (en) | Apparatus for controlling an electric heater energized from a single voltage alternating current supply | |
| EP0331369A1 (en) | Controllable electric heater | |
| CA1140972A (en) | Power control for appliance using high inrush current element | |
| US4908496A (en) | Radiant electric heater assemblies | |
| US6365988B1 (en) | Power controller for setting the power of the electrical loads of an electrical appliance | |
| Payne | Electronic control system infrared heating applied to surface cooking | |
| GB2339348A (en) | Cooking appliance heating unit | |
| CA1131711A (en) | Combination oven fully utilizing the current-supplying capability of a power source | |
| KR100347103B1 (ko) | 트라이액을 이용한 릴레이 보호방법 | |
| JP3536286B2 (ja) | 電気床暖房装置 | |
| EP2432295B1 (en) | Method and system for controlling a resistive load | |
| GB2348747A (en) | Electric hob control with plate warming mode | |
| JPH10172719A (ja) | ヒータ制御装置 | |
| GB2093221A (en) | Control Devices | |
| KR20010048742A (ko) | 전자레인지의 히터 구동장치 및 방법 |