JPH0373951B2 - - Google Patents
Info
- Publication number
- JPH0373951B2 JPH0373951B2 JP59037871A JP3787184A JPH0373951B2 JP H0373951 B2 JPH0373951 B2 JP H0373951B2 JP 59037871 A JP59037871 A JP 59037871A JP 3787184 A JP3787184 A JP 3787184A JP H0373951 B2 JPH0373951 B2 JP H0373951B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- dec
- charge pump
- timing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000004907 flux Effects 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、磁気テープ装置、磁気デイスク装
置等の磁気記録装置において、磁気媒体上に記録
されたデータを読出再生する際に必要とされる位
相同期回路の改良に関する。
置等の磁気記録装置において、磁気媒体上に記録
されたデータを読出再生する際に必要とされる位
相同期回路の改良に関する。
［技術の背景］
一般に、磁気テープ装置、磁気デイスク装置等
の磁気記録装置にあつては、デイジタルデータ
は、パルス符号化した信号の形態になつて書込用
の磁気記録ヘツドに印加され、磁気テープ等の磁
気媒体の磁束を交互に反転させながら磁気媒体上
に記録される。そして、この磁気媒体上に記録さ
れたデータを読出す場合には、読出用の磁気記録
ヘツドで磁気媒体上の磁束分布のうち各ピーク部
分を拾うようにすればよいが、磁気記録ヘツドに
よる読出エラーを防止するには、磁気記録ヘツド
の読出位置を上記ピーク部分からそれ程ずれない
範囲に設定しなければならず、これに伴つて、磁
気記録ヘツドからの読出信号に同期したタイミン
グ信号を作成することが必要となり、このタイミ
ング信号を作成するために通常位相同期回路が用
いられている。
の磁気記録装置にあつては、デイジタルデータ
は、パルス符号化した信号の形態になつて書込用
の磁気記録ヘツドに印加され、磁気テープ等の磁
気媒体の磁束を交互に反転させながら磁気媒体上
に記録される。そして、この磁気媒体上に記録さ
れたデータを読出す場合には、読出用の磁気記録
ヘツドで磁気媒体上の磁束分布のうち各ピーク部
分を拾うようにすればよいが、磁気記録ヘツドに
よる読出エラーを防止するには、磁気記録ヘツド
の読出位置を上記ピーク部分からそれ程ずれない
範囲に設定しなければならず、これに伴つて、磁
気記録ヘツドからの読出信号に同期したタイミン
グ信号を作成することが必要となり、このタイミ
ング信号を作成するために通常位相同期回路が用
いられている。
［従来技術とその問題点］
従来この種の位相同期回路としては例えば第１
図に示すようなものがある。図において、１はデ
ータの読出信号Ｄ及びタイミング信号Ｔの位相を
比較する位相比較器であり、この位相比較器１
は、第２図に示すような出力特性を備え、使用領
域Ａ、具体的には同期点θ0（位相差θ＝０）を中
心に±πの範囲において、タイミング信号Ｔの位
相が読出信号Ｄより遅れているとき当該位相差θ
（−π≦θ≦０）に対応するパルス幅をもつ位相
進み信号（INC）を出力し、タイミング信号Ｔの
位相が読出信号Ｄよりも進んでいるとき当該位相
差θ（０≦θ≦π）に対応するパルス幅をもつ位
相遅れ信号（DEC）を出力するようになつてい
る。尚、上記使用領域Ａにおける特性波形は非使
用領域においてもノコギリ波状に連続している。
また、２はチヤージポンプ３を介して充放電可能
な位相補正フイルタであり、上記チヤージポンプ
３は、上記位相進み信号INC若しくは位相遅れ信
号DECに応答して閉じるスイツチ４ａ，４ｂを
有し、前記一方のスイツチ４ａが閉じたときには
定電流源５ａから上記位相補正フイルタ２にかけ
て所定電流（IINC）を流し、上記位相補正フイル
タ２に所定の電荷QINCを充電する一方、前記他方
のスイツチ４ｂが閉じたときには位相補正フイル
タ２から定電流源５ｂにかけて所定電流IDEC（IDEC
＝IINC）を流し、上記位相補正フイルタ２に所定
の電荷QDECを放電させるようにしたものである。
この場合において、上記位相補正フイルタ２の単
位時間当りの充電量と放電量とが等しいことか
ら、上記位相補正フイルタ２に充電される電荷
QINC及び位相補正フイルタ２から放電される電荷
QDECは、第３図に示すように、上記読出信号Ｄと
タイミング信号Ｔとの位相差θに対して等しい変
化率で比例したものになつている。更に、６は上
記位相補正フイルタ２の出力電圧に対応した周波
数のタイミング信号Ｔを出力する電圧制御発振器
である。
図に示すようなものがある。図において、１はデ
ータの読出信号Ｄ及びタイミング信号Ｔの位相を
比較する位相比較器であり、この位相比較器１
は、第２図に示すような出力特性を備え、使用領
域Ａ、具体的には同期点θ0（位相差θ＝０）を中
心に±πの範囲において、タイミング信号Ｔの位
相が読出信号Ｄより遅れているとき当該位相差θ
（−π≦θ≦０）に対応するパルス幅をもつ位相
進み信号（INC）を出力し、タイミング信号Ｔの
位相が読出信号Ｄよりも進んでいるとき当該位相
差θ（０≦θ≦π）に対応するパルス幅をもつ位
相遅れ信号（DEC）を出力するようになつてい
る。尚、上記使用領域Ａにおける特性波形は非使
用領域においてもノコギリ波状に連続している。
また、２はチヤージポンプ３を介して充放電可能
な位相補正フイルタであり、上記チヤージポンプ
３は、上記位相進み信号INC若しくは位相遅れ信
号DECに応答して閉じるスイツチ４ａ，４ｂを
有し、前記一方のスイツチ４ａが閉じたときには
定電流源５ａから上記位相補正フイルタ２にかけ
て所定電流（IINC）を流し、上記位相補正フイル
タ２に所定の電荷QINCを充電する一方、前記他方
のスイツチ４ｂが閉じたときには位相補正フイル
タ２から定電流源５ｂにかけて所定電流IDEC（IDEC
＝IINC）を流し、上記位相補正フイルタ２に所定
の電荷QDECを放電させるようにしたものである。
この場合において、上記位相補正フイルタ２の単
位時間当りの充電量と放電量とが等しいことか
ら、上記位相補正フイルタ２に充電される電荷
QINC及び位相補正フイルタ２から放電される電荷
QDECは、第３図に示すように、上記読出信号Ｄと
タイミング信号Ｔとの位相差θに対して等しい変
化率で比例したものになつている。更に、６は上
記位相補正フイルタ２の出力電圧に対応した周波
数のタイミング信号Ｔを出力する電圧制御発振器
である。
このような位相同期回路において、上記タイミ
ング信号Ｔの位相が読出信号Ｄより遅れると、位
相比較器１からは上記位相の遅れ分に対応する位
相進み信号INCが出力され、この位相進み信号
INCに応答してチヤージポンプ３が充電作動し、
上記位相補正フイルタ２の出力電圧を高くするこ
とから、電圧制御発振器６の発振電圧が高くなつ
てタイミング信号Ｔの位相を進ませるような補正
が為される一方、上記タイミング信号Ｔの位相が
読出信号Ｄより進むと、位相比較器１からは上記
位相の進み分に対応する位相遅れ信号DECが出
力され、この位相遅れ信号DECに応答してチヤ
ージポンプ３が放電作動し、上記位相補正フイル
タ２の出力電圧を低くすることから、電圧制御発
振器６の発振電圧が低くなつてタイミング信号Ｔ
の位相を遅らせるような補正が為され、終局的に
上記タイミング信号Ｔは読出信号Ｄに同期したも
のになるのである。
ング信号Ｔの位相が読出信号Ｄより遅れると、位
相比較器１からは上記位相の遅れ分に対応する位
相進み信号INCが出力され、この位相進み信号
INCに応答してチヤージポンプ３が充電作動し、
上記位相補正フイルタ２の出力電圧を高くするこ
とから、電圧制御発振器６の発振電圧が高くなつ
てタイミング信号Ｔの位相を進ませるような補正
が為される一方、上記タイミング信号Ｔの位相が
読出信号Ｄより進むと、位相比較器１からは上記
位相の進み分に対応する位相遅れ信号DECが出
力され、この位相遅れ信号DECに応答してチヤ
ージポンプ３が放電作動し、上記位相補正フイル
タ２の出力電圧を低くすることから、電圧制御発
振器６の発振電圧が低くなつてタイミング信号Ｔ
の位相を遅らせるような補正が為され、終局的に
上記タイミング信号Ｔは読出信号Ｄに同期したも
のになるのである。
ところで、磁気媒体上の磁束分布ｍが第４図ａ
に実線で示すように交互に反転して生ずる場合に
は、隣接した磁束分布の影響を受けて磁束分布ｍ
の実質的ピーク部分P′は、第４図ａに仮想線で示
すように、本来のピーク部分Ｐに対して位相進み
方向S1及び位相遅れ方向S2に沿つて交互にシフト
してしまう。このため、読出信号Ｄは、第４図ｂ
に示すように、磁束分布ｍの実質的ピーク部分
P′に対応した位相位置に生ずることになり、この
読出信号Ｄは必然的に本来のピーク部分Ｐに対し
て略１周期δ分の位相進み及び位相遅れを交互に
繰り返すことになる。
に実線で示すように交互に反転して生ずる場合に
は、隣接した磁束分布の影響を受けて磁束分布ｍ
の実質的ピーク部分P′は、第４図ａに仮想線で示
すように、本来のピーク部分Ｐに対して位相進み
方向S1及び位相遅れ方向S2に沿つて交互にシフト
してしまう。このため、読出信号Ｄは、第４図ｂ
に示すように、磁束分布ｍの実質的ピーク部分
P′に対応した位相位置に生ずることになり、この
読出信号Ｄは必然的に本来のピーク部分Ｐに対し
て略１周期δ分の位相進み及び位相遅れを交互に
繰り返すことになる。
このような場合において、第２図に示すよう
に、ある時点で、位相進み方向にピークシフトし
た読出信号Ｄとタイミング信号Ｔとの位相差θが
＋πの近傍位置、例えばａ点（θ＝θa≒π）に
引き込まれたとすると、位相比較器１は上記位相
差θaに対応した位相遅れ信号DECを出力し、チ
ヤージポンプ３及び位相補正フイルタ２を介して
電圧制御発振器６の発振電圧を下げるため、タイ
ミング信号Ｔの周波数が低くなつてタイミング信
号Ｔの位相を同期点X0に向けて送らせる補正が
行なわれる。ところが、次の時点においては、上
記補正されたタイミング信号Ｔと位相遅れ方向に
ピークシフトした読出信号Ｄとが位相比較器１に
入力されることから、両信号Ｄ，Ｔの位相差θが
＋πを僅かに越えた位置のｂ点（θ＝θb＞π）
になるという事態を生じることがある。このと
き、上記位相比較器１は、その特性から上記位相
差θb（使用領域Ａにおけるθb−2πと等価）に対応
する位相進み信号INCを出力することになるが、
この位相進み信号INCのパルス幅はａ点における
位相遅れ信号DECのパルス幅と略等しいもので
あることから、第３図に示すように、位相補正フ
イルタ２へ充電される電荷量QINC（θb）は前時点
において位相補正フイルタ２から放電された電荷
量QDEC（θa）と略等しいものになつてしまう。こ
のため、位相補正フイルタ２の出力電圧が増加し
たとしても、上記電圧制御発振器６の発振電圧は
前時点の補正前の値になつてしまい、タイミング
信号Ｔの周波数は前時点の補正前の値に設定さ
れ、タイミング信号Ｔの位相は前時点において遅
らされた分だけ再び進められる。この結果、次の
時点において、上記補正されたタイミング信号Ｔ
と再び位相進み方向にピークシフトした読出信号
Ｄとの位相差θは再び第２図におけるａ点になつ
てしまうことから、以後、タイミング信号Ｔは、
上述したような一定の位相遅れ及び位相進みを交
互に繰り返しながら、同期点X0から位相が＋π
だけ偏位した位置X1において安定してしまうと
いう事態を生ずる。この場合、上記タイミング信
号Ｔが本来の同期点X0に収束しないことから、
位相同期回路の本来的機能が損われ、これに伴つ
て、データの読出再生動作が不確実なものになつ
てしまう。このような不具合は、位相遅れ方向に
ピークシフトした読出信号Ｄとタイミング信号Ｔ
との位相差θが−π近傍位置に引き込まれたとき
にも生ずるものである。
に、ある時点で、位相進み方向にピークシフトし
た読出信号Ｄとタイミング信号Ｔとの位相差θが
＋πの近傍位置、例えばａ点（θ＝θa≒π）に
引き込まれたとすると、位相比較器１は上記位相
差θaに対応した位相遅れ信号DECを出力し、チ
ヤージポンプ３及び位相補正フイルタ２を介して
電圧制御発振器６の発振電圧を下げるため、タイ
ミング信号Ｔの周波数が低くなつてタイミング信
号Ｔの位相を同期点X0に向けて送らせる補正が
行なわれる。ところが、次の時点においては、上
記補正されたタイミング信号Ｔと位相遅れ方向に
ピークシフトした読出信号Ｄとが位相比較器１に
入力されることから、両信号Ｄ，Ｔの位相差θが
＋πを僅かに越えた位置のｂ点（θ＝θb＞π）
になるという事態を生じることがある。このと
き、上記位相比較器１は、その特性から上記位相
差θb（使用領域Ａにおけるθb−2πと等価）に対応
する位相進み信号INCを出力することになるが、
この位相進み信号INCのパルス幅はａ点における
位相遅れ信号DECのパルス幅と略等しいもので
あることから、第３図に示すように、位相補正フ
イルタ２へ充電される電荷量QINC（θb）は前時点
において位相補正フイルタ２から放電された電荷
量QDEC（θa）と略等しいものになつてしまう。こ
のため、位相補正フイルタ２の出力電圧が増加し
たとしても、上記電圧制御発振器６の発振電圧は
前時点の補正前の値になつてしまい、タイミング
信号Ｔの周波数は前時点の補正前の値に設定さ
れ、タイミング信号Ｔの位相は前時点において遅
らされた分だけ再び進められる。この結果、次の
時点において、上記補正されたタイミング信号Ｔ
と再び位相進み方向にピークシフトした読出信号
Ｄとの位相差θは再び第２図におけるａ点になつ
てしまうことから、以後、タイミング信号Ｔは、
上述したような一定の位相遅れ及び位相進みを交
互に繰り返しながら、同期点X0から位相が＋π
だけ偏位した位置X1において安定してしまうと
いう事態を生ずる。この場合、上記タイミング信
号Ｔが本来の同期点X0に収束しないことから、
位相同期回路の本来的機能が損われ、これに伴つ
て、データの読出再生動作が不確実なものになつ
てしまう。このような不具合は、位相遅れ方向に
ピークシフトした読出信号Ｄとタイミング信号Ｔ
との位相差θが−π近傍位置に引き込まれたとき
にも生ずるものである。
［発明の目的］
この発明は以上の観点に立つて為されたもので
あつて、その目的とするところは、回路自体を複
雑にすることなく、規則的なピークシフト現像に
対しても、読出再生のためのタイミング信号を本
来の周期点に確実に同期させるようにした磁気記
録装置における位相同期回路を提供することにあ
る。
あつて、その目的とするところは、回路自体を複
雑にすることなく、規則的なピークシフト現像に
対しても、読出再生のためのタイミング信号を本
来の周期点に確実に同期させるようにした磁気記
録装置における位相同期回路を提供することにあ
る。
［発明の構成］
そして、この発明の基本的構成は、位相比較器
からの位相進み信号及び位相遅れ信号の一方に応
答するチヤージポンプの電流値と前記他方に応答
するチヤージポンプの電流値とを非同一とし、位
相補正フイルタに対するチヤージポンプの単位時
間当りの充電量と放電量とを異ならしめるように
したものである。
からの位相進み信号及び位相遅れ信号の一方に応
答するチヤージポンプの電流値と前記他方に応答
するチヤージポンプの電流値とを非同一とし、位
相補正フイルタに対するチヤージポンプの単位時
間当りの充電量と放電量とを異ならしめるように
したものである。
［発明の実施例］
以下、添付図面に示す実施例に基づいてこの発
明を詳細に説明する。
明を詳細に説明する。
この実施例に係る位相同期回路は、第１図に示
す従来例と同様に、位相比較器１、位相補正フイ
ルタ２、チヤージポンプ３及び電圧制御発振器６
を備えているが、従来と異なり、上記チヤージポ
ンプ３における一方の定電流源５ａの電流IINC値
が他方の定電流源５ｂの電流IDEC値より大きく設
定されている。
す従来例と同様に、位相比較器１、位相補正フイ
ルタ２、チヤージポンプ３及び電圧制御発振器６
を備えているが、従来と異なり、上記チヤージポ
ンプ３における一方の定電流源５ａの電流IINC値
が他方の定電流源５ｂの電流IDEC値より大きく設
定されている。
この実施例におけるチヤージポンプ３は例えば
第５図に示すように、９個の抵抗R1乃至R9と、
10個のトランジスタTr1乃至Tr10とで構成されて
いる。この実施例において、チヤージポンプ３
は、位相比較器１からの位相進み信号INC及び位
相遅れ信号DECの差動信号を入力する端子、具
体的には、位相進み信号INCがハイレベルである
ときハイレベルになる＋INC端子、−DEC端子並
びに位相遅れ信号DECがハイレベルであるとき
ハイレベルになる＋DEC端子、−INC端子を備え
ている。そして、上記トランジスタTr6は＋INC
端子からの位相進み信号INCに応答して閉じるス
イツチ４ａとして働き、トランジスタTr8が＋
DEC端子からの位相遅れ信号DECに応答して閉
じるスイツチ４ｂとして働いている一方、上記ト
ランジスタTr5及びTr7は−INC端子信号及び−
DEC端子信号に応答して閉じるスイツチとして
働いている。また、抵抗R5，R6，R8及びトラン
ジスタTr3，Tr9は一種の定電流回路５を形成し
ており、抵抗R6，R7及びトランジスタTr3，Tr4
は一方の定電流源５ａを、抵抗R8，R9及びトラ
ンジスタTr9，Tr10は他方の定電流源５ｂを夫々
形成している。尚、V1，V0（V1＞V0）はチヤー
ジポンプ３への印加電位を示し、抵抗R1乃至R4
並びにトランジスタTr1，Tr2はトランジスタ
Tr5，Tr6のベース電位を所定の電位に変換する
レベルコンバータとして働いている。
第５図に示すように、９個の抵抗R1乃至R9と、
10個のトランジスタTr1乃至Tr10とで構成されて
いる。この実施例において、チヤージポンプ３
は、位相比較器１からの位相進み信号INC及び位
相遅れ信号DECの差動信号を入力する端子、具
体的には、位相進み信号INCがハイレベルである
ときハイレベルになる＋INC端子、−DEC端子並
びに位相遅れ信号DECがハイレベルであるとき
ハイレベルになる＋DEC端子、−INC端子を備え
ている。そして、上記トランジスタTr6は＋INC
端子からの位相進み信号INCに応答して閉じるス
イツチ４ａとして働き、トランジスタTr8が＋
DEC端子からの位相遅れ信号DECに応答して閉
じるスイツチ４ｂとして働いている一方、上記ト
ランジスタTr5及びTr7は−INC端子信号及び−
DEC端子信号に応答して閉じるスイツチとして
働いている。また、抵抗R5，R6，R8及びトラン
ジスタTr3，Tr9は一種の定電流回路５を形成し
ており、抵抗R6，R7及びトランジスタTr3，Tr4
は一方の定電流源５ａを、抵抗R8，R9及びトラ
ンジスタTr9，Tr10は他方の定電流源５ｂを夫々
形成している。尚、V1，V0（V1＞V0）はチヤー
ジポンプ３への印加電位を示し、抵抗R1乃至R4
並びにトランジスタTr1，Tr2はトランジスタ
Tr5，Tr6のベース電位を所定の電位に変換する
レベルコンバータとして働いている。
このようなチヤージポンプ３において、定電流
回路５を流れる電流I0は、トランジスタTr3，
Tr4，Tr9，Tr10のベース電流を無視し且つトラ
ンジスタTr3，Tr9のベースエミツタ間電圧VBEが
等しいとすると、 I0＝V1−V0−2VBE／R5＋R6＋R8＝一定 ……(1) で表わされる。そして、上記定電流源５ａ，５ｂ
における電流IINC，IDECは、トランジスタTr4，
Tr10のベース電流を無視すると、 IINC＝R6／R7 I0，IDEC＝R8／R9 I0 ……(2) で夫々表わされることから、R6／R7の抵抗比を
R8／R9より大きく設定することによりIINCの電流
値がIDECよりも大きく設定され得るのである。
回路５を流れる電流I0は、トランジスタTr3，
Tr4，Tr9，Tr10のベース電流を無視し且つトラ
ンジスタTr3，Tr9のベースエミツタ間電圧VBEが
等しいとすると、 I0＝V1−V0−2VBE／R5＋R6＋R8＝一定 ……(1) で表わされる。そして、上記定電流源５ａ，５ｂ
における電流IINC，IDECは、トランジスタTr4，
Tr10のベース電流を無視すると、 IINC＝R6／R7 I0，IDEC＝R8／R9 I0 ……(2) で夫々表わされることから、R6／R7の抵抗比を
R8／R9より大きく設定することによりIINCの電流
値がIDECよりも大きく設定され得るのである。
従つて、この実施例に係る位相同期回路によれ
ば、第２図に示す特性をもつ位相比較器１から位
相進み信号INCがチヤージポンプ３に入力される
と、第５図に示すように、＋INC端子がハイレベ
ルになつてトランジスタTr2を閉じ、これに伴つ
てトランジスタTr6を閉じる。このとき、−INC
端子はローレベルであることから、トランジスタ
Tr5は開いた状態にある。すると、定電流源５ａ
から位相補正フイルタ２にかけて所定電流IINCが
位相進み信号INCのパルス幅に応じて流れ、位相
補正フイルタ２に所定の電荷QINCが供給される。
このとき、トランジスタTr7が閉じ、しかもトラ
ンジスタTr8は開状態に保持されていることか
ら、定電流源５ｂの電流IDECがトランジスタTr8
を介して位相補正フイルタ２から流れることはな
い。一方、上記位相比較器１から位相遅れ信号
DECがチヤージポンプ３に入力されると、第５
図に示すように、＋DEC端子がハイレベルになつ
てトランジスタTr8を閉じ、しかも−DEC端子が
ローレベルにあつてトランジスタTr7を開状態に
保持している。すると、位相補正フイルタ２から
定電流源５ｂにかけて所定電流IDECが位相遅れ信
号DECのパルス幅に応じて流れ、位相補正フイ
ルタ２から所定の電荷QDECが除去される。このと
き、トランジスタTr5が閉じ、しかもトランジス
タTr6は開状態に保持されていることから、定電
流源５ａの電流IINCがトランジスタTr6を介して
位相補正フイルタ２に供給されることはない。そ
れ故、上記位相補正フイルタ２の出力電圧は、上
記電荷QINCに対応して増加し且つ上記電荷QDECに
対応して減少することになり、上記電圧制御発振
器６の発振電圧が制御される。この場合におい
て、位相補正フイルタ２の単位時間当りの充電量
は、その放電量により大きく設定されているの
で、読出信号Ｄとタイミング信号Ｔとの位相差θ
に対して上記位相補正フイルタ２へ充電される電
荷QINCの変化率K1は第６図に示すように、上記
位相差θに対して位相補正フイルタ２から放電さ
れる電荷QDECの変化率Ｋよりも大きく設定される
ことになる。
ば、第２図に示す特性をもつ位相比較器１から位
相進み信号INCがチヤージポンプ３に入力される
と、第５図に示すように、＋INC端子がハイレベ
ルになつてトランジスタTr2を閉じ、これに伴つ
てトランジスタTr6を閉じる。このとき、−INC
端子はローレベルであることから、トランジスタ
Tr5は開いた状態にある。すると、定電流源５ａ
から位相補正フイルタ２にかけて所定電流IINCが
位相進み信号INCのパルス幅に応じて流れ、位相
補正フイルタ２に所定の電荷QINCが供給される。
このとき、トランジスタTr7が閉じ、しかもトラ
ンジスタTr8は開状態に保持されていることか
ら、定電流源５ｂの電流IDECがトランジスタTr8
を介して位相補正フイルタ２から流れることはな
い。一方、上記位相比較器１から位相遅れ信号
DECがチヤージポンプ３に入力されると、第５
図に示すように、＋DEC端子がハイレベルになつ
てトランジスタTr8を閉じ、しかも−DEC端子が
ローレベルにあつてトランジスタTr7を開状態に
保持している。すると、位相補正フイルタ２から
定電流源５ｂにかけて所定電流IDECが位相遅れ信
号DECのパルス幅に応じて流れ、位相補正フイ
ルタ２から所定の電荷QDECが除去される。このと
き、トランジスタTr5が閉じ、しかもトランジス
タTr6は開状態に保持されていることから、定電
流源５ａの電流IINCがトランジスタTr6を介して
位相補正フイルタ２に供給されることはない。そ
れ故、上記位相補正フイルタ２の出力電圧は、上
記電荷QINCに対応して増加し且つ上記電荷QDECに
対応して減少することになり、上記電圧制御発振
器６の発振電圧が制御される。この場合におい
て、位相補正フイルタ２の単位時間当りの充電量
は、その放電量により大きく設定されているの
で、読出信号Ｄとタイミング信号Ｔとの位相差θ
に対して上記位相補正フイルタ２へ充電される電
荷QINCの変化率K1は第６図に示すように、上記
位相差θに対して位相補正フイルタ２から放電さ
れる電荷QDECの変化率Ｋよりも大きく設定される
ことになる。
このような位相同期回路において、第２図に示
すように、ある時点で、位相進み方向にピークシ
フトした読出信号Ｄとタイミング信号Ｔとの位相
差θが＋π近傍位置のａ点（θ＝θa≒π）に引
き込まれたとすると、従来と同様に、位相比較器
１からの位相遅れ信号DECに応答してチヤージ
ポンプ３が放電差動し、第６図に示すように、位
相補正フイルタ２に電荷量QDEC（θa）を放電させ
る。このため、位相補正フイルタ２の出力電圧が
上記放電量に応じて減少することになり、その
分、電圧制御発振器６の発振電圧が減少し、タイ
ミング信号Ｔの周波数が低くなつてタイミング信
号Ｔの位相を同期点X0に向けて遅らせる補正が
行なわれる。ところが、次の時点においては、上
記補正されたタイミング信号Ｔと位相遅れ方向に
ピークシフトした読出信号Ｄとが位相比較器１に
入力されることから、両信号Ｄ，Ｔの位相差θが
＋πを僅かに越えた位置のｂ点（θ＝θb＞π）
（使用領域Ａにおけるb′点（θ＝θb−2π）に等価）
になるという事態を生ずることがある。この場
合、上記位相比較器１は、その特性から上記位相
差θbに対応した位相進み信号INCを出力するた
め、これに応答してチヤージポンプ３が充電作動
し、位相補正フイルタ２に電荷量QINC（θb）を充
電する。このとき、上記位相進み信号INCのパル
ス幅はａ点における位相遅れ信号DECのパルス
幅と略等しいものであるが、上記電荷量QINC（θb）
は、第６図に示す特性からして、前時点において
放電された電荷量QDEC（θa）より多くなるので、
位相補正フイルタ２の出力電圧は前時点の補正前
のものより多く増加し、上記電圧制御発振器６の
発振電圧がより高く設定される。このため、タイ
ミング信号Ｔの周波数が高くなり、タイミング信
号Ｔの位相は前時点において遅らされた分以上に
進められる。この結果、次の時点において、上記
補正されたタイミング信号Ｔと再び位相進み方向
にピークシフトした読出信号Ｄとの位相差θは上
述したａ点を越えた例えばｃ点（θ＝θc＞π）
（使用領域Ａにおけるc′点（θ＝θc−2π）に等価）
になることから、位相比較器１からは上記ｃ点に
対応した位相進み信号INCが出力され、上記タイ
ミング信号Ｔの位相は更に進められる。このた
め、上記タイミング信号Ｔが一定の位相遅れ及び
位相進みを交互に繰返しながら、同期点X0から
位相が＋πだけ偏位した位置X1に安定してしま
うという事態は有効に回避され、上記タイミング
信号Ｔは、チヤージポンプ３の非対称の出力特性
によつて上述したような位相遅れ、位相進みを適
宜繰返しながら、最終的には上記同期点X0へ収
束していくことになる。それ故、位相同期回路の
本来的機能が確保されることになり、データの読
出再生動作が不確実になるという事態は有効に解
消される。
すように、ある時点で、位相進み方向にピークシ
フトした読出信号Ｄとタイミング信号Ｔとの位相
差θが＋π近傍位置のａ点（θ＝θa≒π）に引
き込まれたとすると、従来と同様に、位相比較器
１からの位相遅れ信号DECに応答してチヤージ
ポンプ３が放電差動し、第６図に示すように、位
相補正フイルタ２に電荷量QDEC（θa）を放電させ
る。このため、位相補正フイルタ２の出力電圧が
上記放電量に応じて減少することになり、その
分、電圧制御発振器６の発振電圧が減少し、タイ
ミング信号Ｔの周波数が低くなつてタイミング信
号Ｔの位相を同期点X0に向けて遅らせる補正が
行なわれる。ところが、次の時点においては、上
記補正されたタイミング信号Ｔと位相遅れ方向に
ピークシフトした読出信号Ｄとが位相比較器１に
入力されることから、両信号Ｄ，Ｔの位相差θが
＋πを僅かに越えた位置のｂ点（θ＝θb＞π）
（使用領域Ａにおけるb′点（θ＝θb−2π）に等価）
になるという事態を生ずることがある。この場
合、上記位相比較器１は、その特性から上記位相
差θbに対応した位相進み信号INCを出力するた
め、これに応答してチヤージポンプ３が充電作動
し、位相補正フイルタ２に電荷量QINC（θb）を充
電する。このとき、上記位相進み信号INCのパル
ス幅はａ点における位相遅れ信号DECのパルス
幅と略等しいものであるが、上記電荷量QINC（θb）
は、第６図に示す特性からして、前時点において
放電された電荷量QDEC（θa）より多くなるので、
位相補正フイルタ２の出力電圧は前時点の補正前
のものより多く増加し、上記電圧制御発振器６の
発振電圧がより高く設定される。このため、タイ
ミング信号Ｔの周波数が高くなり、タイミング信
号Ｔの位相は前時点において遅らされた分以上に
進められる。この結果、次の時点において、上記
補正されたタイミング信号Ｔと再び位相進み方向
にピークシフトした読出信号Ｄとの位相差θは上
述したａ点を越えた例えばｃ点（θ＝θc＞π）
（使用領域Ａにおけるc′点（θ＝θc−2π）に等価）
になることから、位相比較器１からは上記ｃ点に
対応した位相進み信号INCが出力され、上記タイ
ミング信号Ｔの位相は更に進められる。このた
め、上記タイミング信号Ｔが一定の位相遅れ及び
位相進みを交互に繰返しながら、同期点X0から
位相が＋πだけ偏位した位置X1に安定してしま
うという事態は有効に回避され、上記タイミング
信号Ｔは、チヤージポンプ３の非対称の出力特性
によつて上述したような位相遅れ、位相進みを適
宜繰返しながら、最終的には上記同期点X0へ収
束していくことになる。それ故、位相同期回路の
本来的機能が確保されることになり、データの読
出再生動作が不確実になるという事態は有効に解
消される。
尚、上記実施例にあつては、定電流源５ａの電
流IINCの値を定電流源５ｂの電流IDECの値より大き
く設定しているが、必ずしもこれに限定されるも
のではなく、上記電流IDECの値を電流IINCの値より
大きく設定しても差支えない。この場合、第５図
に示す回路においては、R6／R7の抵抗比をR8／
R9より小さく設定するようにすればよい。また、
チヤージポンプ３等の具体的構成については上記
実施例で示したものに限定されるものではなく、
適宜設計変更して差支えない。
流IINCの値を定電流源５ｂの電流IDECの値より大き
く設定しているが、必ずしもこれに限定されるも
のではなく、上記電流IDECの値を電流IINCの値より
大きく設定しても差支えない。この場合、第５図
に示す回路においては、R6／R7の抵抗比をR8／
R9より小さく設定するようにすればよい。また、
チヤージポンプ３等の具体的構成については上記
実施例で示したものに限定されるものではなく、
適宜設計変更して差支えない。
［発明の効果］
以上説明してきたように、この発明に係る磁気
記録装置における位相同期回路によれば、チヤー
ジポンプの充放電作動を非対称特性としたので、
規則的なピークシフト現象に対して、読出再生の
ためのタイミング信号が本来の同期点以外の点で
安定するという事態を有効に回避できる。このた
め、上記タイミングパルスを本来の同期点に確実
に同期させることが可能となり、その分、データ
の読出再生動作を確実にすることができる。ま
た、この発明に係る位相同期回路は、従来におけ
るチヤージポンプ３の回路素子の一部を変更すれ
ばよいので、特に位相比較器の特性を変える等の
必要がなく、回路自体を複雑にするという懸念は
全くない。
記録装置における位相同期回路によれば、チヤー
ジポンプの充放電作動を非対称特性としたので、
規則的なピークシフト現象に対して、読出再生の
ためのタイミング信号が本来の同期点以外の点で
安定するという事態を有効に回避できる。このた
め、上記タイミングパルスを本来の同期点に確実
に同期させることが可能となり、その分、データ
の読出再生動作を確実にすることができる。ま
た、この発明に係る位相同期回路は、従来におけ
るチヤージポンプ３の回路素子の一部を変更すれ
ばよいので、特に位相比較器の特性を変える等の
必要がなく、回路自体を複雑にするという懸念は
全くない。
第１図は従来の磁気記録装置における位相同期
回路の一例を示す回路図、第２図は位相比較器の
出力特性を示す説明図、第３図はチヤージポンプ
の出力特性を示す説明図、第４図ａ，ｂは磁気記
録装置において生ずるピークシフト現象の概略を
示す説明図、第５図はこの発明に係る位相同期回
路に用いられるチヤージポンプの具体例を示す回
路図、第６図は第５図に示すチヤージポンプの出
力特性を示す説明図である。 １……位相比較器、２……位相補正フイルタ、
３……チヤージポンプ、４ａ，４ｂ……スイツ
チ、５ａ，５ｂ……定電流源、６……電圧制御発
振器、INC……位相進み信号、DEC……位相遅
れ信号、IINC，IDEC……定電流源５ａ，５ｂの電
流。
回路の一例を示す回路図、第２図は位相比較器の
出力特性を示す説明図、第３図はチヤージポンプ
の出力特性を示す説明図、第４図ａ，ｂは磁気記
録装置において生ずるピークシフト現象の概略を
示す説明図、第５図はこの発明に係る位相同期回
路に用いられるチヤージポンプの具体例を示す回
路図、第６図は第５図に示すチヤージポンプの出
力特性を示す説明図である。 １……位相比較器、２……位相補正フイルタ、
３……チヤージポンプ、４ａ，４ｂ……スイツ
チ、５ａ，５ｂ……定電流源、６……電圧制御発
振器、INC……位相進み信号、DEC……位相遅
れ信号、IINC，IDEC……定電流源５ａ，５ｂの電
流。
Claims (1)
- 【特許請求の範囲】 １ 磁気媒体上にパルス符号化して記録されるデ
イジタルデータの読出信号に同期するタイミング
信号を作成するようにした磁気記録装置における
位相同期回路であつて、 上記読出信号及びタイミング信号の位相を比較
し、タイミング信号の位相が読出信号より遅れて
いるとき当該位相差に対応したパルス幅の位相進
み信号を出力し且つタイミング信号の位相が読出
信号より進んでいるとき当該位相差に対応したパ
ルス幅の位相遅れ信号を出力する位相比較器と、
充放電可能な位相補正フイルタと、上記位相進み
信号若しくは位相遅れ信号に応答し上記位相補正
フイルタに電荷を充電若しくは放電させるチヤー
ジポンプと、上記位相補正フイルタの出力電圧に
対応する周波数のタイミング信号を出力する電圧
制御発振器とを備え、上記位相進み信号に応答す
るチヤージポンプの電流値と上記位相遅れ信号に
応答するチヤージポンプの電流値とを非同一にし
たことを特徴とする磁気記録装置における位相同
期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037871A JPS60182506A (ja) | 1984-02-29 | 1984-02-29 | 磁気記録装置における位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037871A JPS60182506A (ja) | 1984-02-29 | 1984-02-29 | 磁気記録装置における位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60182506A JPS60182506A (ja) | 1985-09-18 |
| JPH0373951B2 true JPH0373951B2 (ja) | 1991-11-25 |
Family
ID=12509593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59037871A Granted JPS60182506A (ja) | 1984-02-29 | 1984-02-29 | 磁気記録装置における位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60182506A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5100741A (en) * | 1984-09-12 | 1992-03-31 | Seiko Epson Corporation | Magneto-optic recording systems |
| US5529854A (en) * | 1984-09-12 | 1996-06-25 | Seiko Epson Corporation | Magneto-optic recording systems |
| JPS63196125U (ja) * | 1987-05-30 | 1988-12-16 | ||
| US7535977B2 (en) * | 2004-09-30 | 2009-05-19 | Gct Semiconductor, Inc. | Sigma-delta based phase lock loop |
-
1984
- 1984-02-29 JP JP59037871A patent/JPS60182506A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60182506A (ja) | 1985-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2898957B1 (ja) | 位相比較回路 | |
| US5592110A (en) | Phase comparison circuit for maintaining a stable phase locked loop circuit in the absence of the pulse of an input signal | |
| EP0657883A2 (en) | Information reproducing apparatus and method | |
| JP2581074B2 (ja) | デジタルｐｌｌ回路 | |
| US5786953A (en) | Arrangement for reproducing n digital signals having n phase-locked loops each including a phase shifter, controlled by an integrating element, arranged between a VCO output and a phase detector | |
| JPH0373951B2 (ja) | ||
| US4390801A (en) | Circuit for reproducing a clock signal | |
| JPH0486082A (ja) | 時間軸補正装置 | |
| US4580100A (en) | Phase locked loop clock recovery circuit for data reproducing apparatus | |
| US4345219A (en) | Frequency agile hold-sample-hold phase detector | |
| JPH0712146B2 (ja) | Ｖｆｏ回路 | |
| JP2525138B2 (ja) | 書込み補償回路 | |
| JPH0653821A (ja) | ディジタルｐｌｌ回路 | |
| JP2862596B2 (ja) | 位相同期回路およびデジタル信号処理装置 | |
| JP2813183B2 (ja) | 周波数位相同期回路 | |
| JP2636349B2 (ja) | 位相制御回路 | |
| JPH0119275Y2 (ja) | ||
| JPS60132419A (ja) | 位相同期回路 | |
| JP2556542B2 (ja) | 同期回路 | |
| JPH0247653Y2 (ja) | ||
| JPH0763148B2 (ja) | 位相同期回路 | |
| JP2754577B2 (ja) | クロツク再生回路 | |
| JPH02132682A (ja) | ディスク装置のデータ復調回路 | |
| JP3123612B2 (ja) | 時間軸補正装置 | |
| JPH0744104Y2 (ja) | 接続回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |