JPH0373042A - メモリを内蔵した半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、メモリのアクセス制御技術さらには不揮発
性メモリに書き込まれたデータの機密保護に適用して特
に有効な技術に関するもので、例えば、情報処理のため
のプログラムが格納されるＲＯＭ（Ｒｅａｄ　　０ｎｌ
ｙ　Ｍｅｍｏｒｙ）がＥＰＲＯＭ　（Ｅｒａｓａｂｌｅ
　　Ｐｒｏｇｒａｍａｂｌｅ　　ＲＯＭ）により構成さ
れたシングルチップ・マイクロコンピュータに利用して
有効な技術に関する。

［従来の技術］ シングルチップ・マイクロコンピュータ（以下、シング
ルチップマイコンと称する）のようなメモリ内蔵のＬＳ
Ｉにおいて、チップに内蔵されたＥＰＲＯＭのようなメ
モリに書き込まれたデータの機密保護、すなわち、第３
者による不当なデータの取得を防止したい場合がある。

そこで、例えば、インテル社製型番８７５■のようなシ
ングルチップマイコンでは、内蔵されＥＰＲＯＭに書き
込まれているデータを保護するために不揮発性記憶素子
からなるセキュリティビットを有する保護回路を設け、
それに禁止情報を書き込むことによってＥＰＲＯＭに一
旦書き込んだデータが外部から読み出されないようにし
て、ＥＰＲＯＭに書き込まれたデータの機密保護を行な
っている。また、不揮発性記憶素子を保護回路として使
用した発明（例えば特願昭６１−６４７０号）も提案さ
れている。

［発明が解決しようとする課題］ 内７ｉ１ＥＦＲＯＭの読出しを禁止するセキュリティビ
ットを有する従来のシングルチップマイコンにあっては
、セキュリティビットがＥＰＲＯＭとは別個に設けられ
ていた。そのため、高電圧を扱う書込み回路やデコーダ
回路等としてセキュリティビット専用の回路が必要であ
り、レイアウトが複雑になるとともに、チップ面積も増
大してしまう。

マタ、ＥＰＲＯＭを構成する記憶素子とセキュリティビ
ットを構成する素子が設計上全く同一のものであっても
、チップ上においてセキュリティビットが工つだけメモ
リアレイ部から離れた位置にあると、加工条件が周囲の
影響を受けて素子特性が７レイ部と異なって、書込電圧
が同一でも書込み不良を生じたり、電源電圧を高くする
とセキュリティをかけておいてもＥＰＲＯＭの読出しが
可能になってしまうおそれがあった。

さらに、ＥＰＲＯＭを構成する素子は紫外線を照射する
ことで書込みデータを消去することができるが、セキュ
リティビットがＥＰＲＯＭがら隨れた位置に形成されて
いると、セキュリティビットのみを狙って紫外線を照射
することで比較的容易にセキュリティを解除することが
できるという問題点があった。

本発明の目的はＥＰＲＯＭ内蔵ＬＳＩにセキュリティビ
ットを設ける場合に、回路のレイアウトを容易にし、か
つチップサイズの増大も従来に比べて少なくできるよう
にすることにある。

本発明の他の目的は、ＥＰＲＯＭを内蔵したＬＳＩにお
いてＥＰＲＯＭの不正読出しを有効に防止できるような
セキュリティ技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、ＥＦＲＯＭアレイ内部−もしくはこれに隣接
してセキュリティビット列を設け、ＥＰＲＯＭ読出し時
にセキュリティビットも同時に読み出されるようにする
とともに、セキュリティビットの状態に応じてＥｐＲｏ
Ｍｇ憶データの出方の可否を制御するバッファもしくは
ゲートと、プログラムの実行状態および動作モードに応
じて上記セキュリティビットの有効／無効を制御するセ
キュリティ制御回路を設けるものである。

［作用コ 上記した手段によれば、セキュリティビット専用の書込
み回路やデコーダが不要でレイアウトが容易となり、チ
ップサイズの増大も少なくなるとともにセキュリティビ
ットのみ狙って紫外線で消去することが困難となり、Ｅ
ＦＲＯＭの不正読出しを有効に防止するという上記目的
を達成することができる。

［実施例］ 第１図には、ＥＰＲＯＭを内蔵しバス拡張モードを有す
るようにされたシングルチップマイコンに本発明を適用
した場合の一実施例が示されている。

この実施例のシングルチップマイコンは、ＦＡＭＯＳ（
フローティング°ゲート・アバランシェ・インジェクシ
ョンＭＯ５）のような不揮発性記憶素子からなりシステ
ムのプログラム等が格納されたＥＰＲＯＭ１と、、：：
（７）ＥＦＲＯＭＩ内のプログラムを読み出して実行す
るマイクロプロセッサ２、外部端子１１．１２の設定状
態に応じてシステムの動作モードを決定し、対応するモ
ードで動作するように、入出力ボート等シングルチップ
マイコン内の各部に対する制御信号を形成し出力するモ
ード制御回路３および外部拡張可能な入出力ボート４等
により構成され、これらはデータバス５およびアドレス
バス６伝介して互いに接続されている。

この実施例では、Ｅ　Ｐ　ＲＯＭ　１に接してワード線
を共通にするセキュリティビット列１Ｓが設けられてい
る。このセキュリティビット列１ｓは、Ｅ　Ｐ　ＲＯＭ
　１を構成する記憶素子と同じ＜ＦＡＭＯ８により構成
され、ＥＦＲＯＭＩをアクセスすると、セキュリティビ
ット列内のエビットが例えば８ビツトのデータＤ。−Ｄ
７とともに読み出される。このセキュリティピッ１１ｇ
から読み出された信号をＯＲゲートＧ１を介して、ＥＰ
ＲＯＭ１側のデータバッファＢＦ。〜ＢＦ、に供給して
制御【ノ、ＥＰＲＯＭデータのデータバス５上への出力
を禁止したり、許容したりするようにされている。

具体的には、消去状態が「１」であるセキュリティビッ
トに、それぞれ「０」を書き込んでおくと、対応するデ
ータが読み出されたときデータバソファＢＦ、〜ＢＦ、
をハイインピーダンス状態にして、データバス５上への
出力を禁止する。一方、セキュリティビットが１１」の
ままにされていると、データバッファＢＦ、〜ＢＦ、が
活性化され、ＥＰＲＯＭＩの読出しデータがデータバス
５上に出力される。１ａはアドレスバス６上のアドレス
をデコードして、ＥＦＲＯＭＩ内の１本のワード線を選
択し、しかもプログラムモード時には高電圧をワード線
に印加するデコーダである。

またこの実施例のシングルチップマイコンには、モード
制御端子１１．１２によりＥＰＲＯＭ書込みモードが指
定されたとき、モード制御回路３から出力されるプログ
ラムモード信号Ｍｐとそのときボートから入力された書
込みデータバス５または１１」とに基づいて、セキュリ
ティ信号Ｗｓを形成したり、上記セキュリティビット列
ｉｓから読み出された信号の有効／無効を指示するイネ
ーブル信号ＳＥを形成するセキュリティ制御回路８と、
マイクロプロセッサ２から出力されるアドレスをデコー
ドして、マイクロプロセッサ２がＥＰＲＯＭ以外のメモ
リをアクセスしたことを検出するアドレスデコーダ９が
設けられている。

第２図には、このセキュリティ制御回路８内のセキュリ
ティイネーブル信号ＳＥの形成部分の一実施例が示され
ている。

すなわち、マイクロプロセッサ２から出力される命令フ
ェッチサイクルを示す信号φＦと、アドレスデコーダ９
から出力される外部アクセス検出信号φｅとを入力信号
とするＡＮＤゲートＧ２の出力信号が、ＲＳフリッププ
ロップＦＦのセット端子に入力されている。そして、こ
のフリップフ供給されるプログラムモード信号Ｍｐとを
入力信号とするＮＯＲゲートＧ３によってセキュリティ
ビットのイネーブル信号ＳＥが形成されるようになって
いる。

なお、図示しないが、シングルチップマイコン内には上
記回路の他にワークエリアとしてのＲＡＭやタイマ、お
よびシリアルコミュニケーション・インタフェース回路
が設けられることもある。

以下、実施例のシングルチップマイコンの動作について
説明する。

外部端子１１，１２４：より、ＥＰＲＯＭライタによっ
てシングルチップマイコン内のＥＰＲＯＭ１へデータの
書込みを行うプログラムモードが指定されると、モード
制御回路３から出力されるモード制御信号Ｍｐがハイレ
ベルにされる。これによって、ＥＰＲＯＭＩはイネーブ
ル状態にされ、データのリード・ライトとセキュリティ
ビット１Ｓの読出しが可能とされる。これとともに、セ
キュリティ制御回Ｎ８ではモード制御信号ＭＰによって
ＮＯＲゲートＧ、の出力たるセキュリティイネーブル信
号ＳＥがロウレベルに固定される。また、モード制御回
路３からの制御信号によって入出力ポート４が開かれて
いる。そのため、セキュリティビットｉｓが消去状態ｒ
ｌＪであればバッファＢＦｏ−ＢＦ、が活性化され、Ｅ
ＰＲＯＭＩの読出しデータがデータバス５上に出力され
る。

しかして、このプログラムモードにおいてセキュリティ
設定信号Ｗｓを「ｏ」にしてセキュリティビット１ｓに
一旦ｒＱＪ　を書き込んでやると。

以後プログラムモードではセキュリティビットＩＳから
の読出し信号がロウレベルになる。このとき、イネーブ
ル信号ＳＥがロウレベルであるためデータバッファＢＦ
ｏ−ＢＦ７がハイインピーダンスにされ、ＥＰＲＯＭＩ
とデータバス５との間のデータの入出力が禁止される。

その結果、プログラムモードにおけるＥＰＲＯＭＩの読
出しが不能になって内部のデータの機密が保護される。

一方、端子１１．１２よりＣＰＵモード（バス拡張モー
ドまたはシングルチップ動作モード）が指定された場合
、モード制御回路３から出力されるプログラムモード信
号Ｍｐはディスエーブル（ロウレベル）にされる。

また、システムのリセット信号ＲＥＳが入ってくるとフ
リッププロップＦＦがリセットされ、出力Ｑがロウレベ
ルに変化する。そのため、ＮＯＲゲートＧ、の出力たる
セキュリティイネーブル信号ＳＥがハイレベルになり、
セキュリティビット１ＳのｒＯＪ、ｒｌＪにかかわらず
、データバッファＢＦ、−ＢＦ、が活性化され、ＥＰＲ
ＯＭＩの読出しが可能にされる。そして、以後内蔵ＥＰ
ＲＯＭＩから命令のフェッチを続けている間は、セキュ
リティビット１ｓは無効にされる。

しかして、マイクロプロセッサ２がＥＰＲＯＭ１以外（
外部メモリまたは内蔵ＲＡＭ）から命令をフェッチする
と、命令フェッチ信号φＦとデコーダ９の検出信号φｅ
がともにハイレベルになるため、セキュリティ制御回路
８内のＡＮＤゲートＧ２の出力がハイレベルに変化して
フリップフロップＦＦがセットされる。その結果、ＮＯ
ＲゲートＧ、の出力信号ＳＥがロウレベル変化される。

そのため、以後、Ｅ　Ｐ　ＲＯＭ　１がアクセスされた
とき、セキュリティビットｉｓが「１」であればデータ
バッファＢＦ、〜ＢＦ、が活性化され、読出しが可能と
されるが、セキュリティビット１ｓが「０」であれば、
データバッファＢＦ、〜ＢＦ□がハイインピーダンスに
され、ＥＰＲＯＭデータの読出しが禁止される。これに
よって、バス拡張モードを不当に利用してＥＰＲＯＭＩ
内のデータを読み出すのを禁止し、ＥＰＲＯＭデータの
機密を保護することができる。

しかも、上記実施例ではワード線ごとにセキュリティビ
ットを設けているので、ＥＦＲＯＭＩ全体でなくその中
の特に重要な部分についてのみ読出しを禁止することが
できる。その場合、全部のセキュリティビットにデータ
を書き込む必要がなく、プログラムに要する時間を節約
することができる。ただし、ＥＰＲＯＭ全体の機密を保
護したい場合であっても、一つのセキュリティビットの
書込みに要する時間は通常１ｍ秒程度であるので、全ビ
ットに書き込みを行なったとしてもプログラムにそれほ
ど長い時間がかかるものではない。

なお、上記実施例では、セキュリティビット列１ｓをＥ
ＰＲＯＭ１の一側に添って設けているが。

ＥＰＲＯＭＩのアレイ内例えば中央に配設することも可
能である。

また、ワード線ごとにセキュリティビットを設ける代わ
りに、１つのセキュリティビットのみ設け、いずれのワ
ード線を選択してもその共通のセキュリティビットが選
択されるようにデコーダを少し改良してもよい。また、
動作モードは、外部端子１１．１２により設定するよう
にしているが、端子の代わりにソフトウェアで設定でき
るようにしてもよい。

以上説明したように上記実施例は、ＥＦＲＯＭメモリア
レイ内もしくはこれに隣接してセキュリティビット列を
設け、ＥＦＲＯＭ読出し時にセキュリティビットも同時
に読み出されるようにするとともに、セキュリティビッ
トの状態に応じてＥＰＲＯＭ記憶データの出力の可否を
制御するゲートと、プログラムの実行状態および動作モ
ードに応じて上記セキュリティビットの有効／無効を制
御する制御回路を設けてなるので、セキュリティビット
専用の書込み回路やデコーダが不要でレイアウトが容易
となり、チップサイズの増大も少なくなるとともに、セ
キュリティビットのみ狙って紫外線で消去することが困
難となり、ＥＦＲＯＭの不正読出しを有効に防止するこ
とができるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない０例えば上記実施例では、
セキュリティビットへの書込みデータを、セキュリティ
制御回路８において、モード制御回路３によりプログラ
ムモードが指定（モード制御信号Ｍｐがハイレベル）さ
れているときに、ボート４から入力された信号により決
定するとしたが、プログラムモードをセキュリティビッ
トにｒＱＪ　を書き込むモードと、書き込みを行なわな
いプログラムモードの２つのモードに分けて用意してお
き、モード制御信号のみによってセキュリティビットの
設定を行えるようにしてもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＥＦＲＯＭを内蔵し
たシングルチップマイコンに適用した場合について説明
したが、この発明はそれに限定されるものではなく、Ｅ
ＥＰＲＯＭ　（Ｅｌ　ｅｃｔｒｉｃａｌｌｙ　　Ｅｒａ
ｓａｂｌｅ　　Ｐｒ。

ｇｒａｍａｂｌｅ　　ＲＯＭ）等、他の不揮発性記憶素
子からなるメモリを内蔵する半導体集積回路一般に利用
できる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、ＥＰＲＯＭを内蔵したシングルチップマイコ
ンにおいて、ＦＲＯＭライタによる不正読出しはもちろ
んバス拡張モードを使ってのＥＰＲＯＭ内データの不正
読出しを防止し、これにょつて、内蔵ＥＰＲＯＭ内のデ
ータの機密を有効に保護することができる。また、セキ
ュリティビット専用の書込み回路やデコーダが不要でレ
イアウトが容易となり、チップサイズの増大も少なくな
るとともに、セキュリティビットのみ狙って紫外線で消
去することが困難となり、ＥＰＲＯＭの不正読出しを有
効に防止することができる。

【図面の簡単な説明】

第１＠は、本発明が適用されたシングルチップマイコン
の一実施例を示すブロック図。 第２図は、セキュリティ制御回路の一例を示す構成図で
ある。 工・・・・読出し専用メモリ（ＥＰＲＯＭ）　、２・・
・・マイクロプロセッサ、３・・・・モード制御回路、
４・・・・ポート、８・・・・セキュリティ制御回路、
１ｓ・・・・セキュリティビット。 第　　１　　図 第　　２　図

Claims (1)

1. 【特許請求の範囲】 １、不揮発性記憶素子からなる読出し専用メモリを内蔵
   した半導体集積回路において、上記メモリ内に格納され
   たデータのチップ外部への読出しを禁止するか否かの情
   報を記憶するセキュリティビットを、上記読出し専用メ
   モリの内部もしくはこれに近接して設けたことを特徴と
   する半導体集積回路。 ２、設定された動作モードに従った制御信号を形成し、
   出力するモード制御回路と、このモード制御回路から出
   力されるモード制御信号に基づいて上記セキュリティビ
   ットの有効／無効を示す制御信号を出力するセキュリテ
   ィ制御回路とを備えてなることを特徴とする請求項１記
   載の半導体集積回路。 ３、上記半導体集積回路が、外部の記憶装置をアクセス
   可能な拡張モードを有するシングルチップマイクロコン
   ピュータである場合において、命令のフェッチサイクル
   を示す信号とアドレス信号とに基づいて、リセット後上
   記内蔵読出し専用メモリ以外のメモリに対するアクセス
   がないときは上記セキュリティビットを無効とし、メモ
   リのアクセスがあった後はセキュリティビットを有効に
   する制御信号を形成する機能を有するセキュリティ制御
   回路を備えてなることを特徴とする請求項１または２記
   載の半導体集積回路。