JPH0373043A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH0373043A
JPH0373043A JP1207812A JP20781289A JPH0373043A JP H0373043 A JPH0373043 A JP H0373043A JP 1207812 A JP1207812 A JP 1207812A JP 20781289 A JP20781289 A JP 20781289A JP H0373043 A JPH0373043 A JP H0373043A
Authority
JP
Japan
Prior art keywords
bit
mode
data
eprom
protect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1207812A
Other languages
English (en)
Inventor
Norio Nakauchi
中内 則男
Yoshimichi Shibukawa
渋川 義導
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP1207812A priority Critical patent/JPH0373043A/ja
Publication of JPH0373043A publication Critical patent/JPH0373043A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、メモリのアクセス制御技術さらには不揮発
性メモリに書き込まれたデータの機密保護に適用して特
に有効な技術に関するもので、例えば、情報処理のため
のプログラムが格納されるROM (Read  0n
ly  Memory)がEPROM(Erasabl
e  Programable  ROM)により構成
されたシングルチップ・マイクロコンピュータに利用し
て有効な技術に関する。
[従来の技術] シングルチップ・マイクロコンピュータ(以下、シング
ルチップマイコンと称する)のようなメモリ内蔵のLS
Iにおいて、チップに内蔵されたEPROMのようなメ
モリに書き込まれたデータの機密保護、すなわち、第3
者による不当なデータの取得を防止したい場合がある。
そこで1例えば、インテル社製型番8751のようなシ
ングルチップマイコンでは、内蔵されEPROMに書き
込まれているデータを保護するために不揮発性記憶素子
からなるセキュリティビットを有する保護回路を設け、
それに禁止情報を書き込むことによってEPROMに一
旦書き込んだデータが外部から読み出されないようにし
て、EPROMに書き込まれたデータの機密保護を行な
っている。また、不揮発性記憶素子を保護回路として使
用した発明(例えば特願昭61−35176号)も提案
されている。
ところで、シングルチップマイコンの中には、例えば[
株]日立製作所製HD6801SOのように、アドレス
空間の拡張性を有するようにされたものがある。このよ
うなバス拡張モードでは、CPUが外部のメモリもアク
セスできるようにされる。つまり、内部のメモリも外部
のメモリも同一アドレス空間上に置かれる。
[発明が解決しようとする課題] 上記バス拡張モードを有するシングルチップマイコンに
あっては、バス拡張モードにおいて内部のメモリのデー
タを読み出して外部のメモリへ格納するという操作を命
令で実行することができる。
従って、内部メモリがEPROMより構成されたシング
ルチップマイコンにおいて、EPROM内のデータの機
密を保護すべく、前述したようなセキュリティビットを
有する保護回路をそのまま設けたとしても、シングルチ
ップマイコンをバス拡張モードで動作させると、E 、
P ROM内のデータを外部へ読み出すことができてし
まうという不都合がある。
この発明の目的は、EPROMを内蔵しバス拡張モード
を有するようにされたシングルチップマイコンにおいて
、内蔵されたEPROM内のデータの機密を有効に保護
するとともに、柔軟性(使い易さ)を向上させることに
ある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
すなわち、EPROMを内蔵し、かつバス拡張モードを
有するシングルチップマイコンにおいて、不揮発性記憶
素子からなりバス拡張モードを禁止するか否かを設定す
る拡張禁止ビットとEPROM内のデータを機密にする
か否かを設定するためのプロテクトビットを有する保護
回路を設けるとともに、CPUモードを設定すると拡張
禁止ビットが選択されるようにして構成して、モード制
御回路に上記拡張禁止ビットの読出し信号を入れて。
ビットに対して書込みがなされているときには、シング
ルチップマイコンのバス拡張モードを禁止させるように
ボートを制御するものである。
[作用コ 上記した手段によれば、プロテクトビットに書込みを行
なっておけばFROMライタによる内部EPROMのデ
ータの読出しを禁止し、拡張禁止ビットに書込みを行な
っておけば、バス拡張モードを使ってEPROM内のデ
ータを読み出そうとしても、バス拡張モードそのものが
禁止されるようにして、EPROM内のデータの機密を
有効に保護し、しかもシングルチップマイコンの柔軟性
(使い易さ)を向上させるという上記目的を達成するこ
とができる。
[実施例] 第工図には、EPROMを内蔵しバス拡張モードを有す
るようにされた′シングルチップマイコンに本発明を適
用した場合の一実施例が示されている。
この実施例のシングルチップマイコンは、FAMOS(
フローティング・ゲート・アバランシェ・インジェクシ
ョンMO8)のような不揮発性記憶素子からなりシステ
ムのプログラム等が格納されりEPROMIと、このE
 P ROM l内のプログラムを読み出して実行する
マイクロプロセッサ2、外部端子11.12の設定状態
に応じてシステムの動作モードを決定し4対応するモー
ドで動作するように、入出力ボート等シングルチップマ
イコン内の各部に対する制御信号を形威し出方するモー
ド制御回路3および外部拡張可能な人出カポート4等に
より構成され、これらはデータバス5およびアドレスバ
ス6を介して互いに接続されている。 また、特に制限
されないが、上記EPROM1内から読み出されたデー
タをデータバス5上に出力したり、データバス5上のデ
ータをEPROM1に供給したりするためのバススイッ
チ7が設けられている。
この実施例では、バス拡張モードを禁止するか否かを設
定する拡張禁止ビットと、EPROM内のデータを機密
にするか否かを設定するためのプロテクトビットを有す
る保護回路8が設けられている。
この保護回路8を構成する各ビットは、CPUモードで
は拡張禁止ビットが選択され、プログラムモードではE
PROMIをアクセスするとプロテクトビットが選択さ
れるように構成されている。
保護回路8から読み出された信号は、プロテクト信号P
rとして上記モード制御回路3へ供給される・また、プ
ロテクト信号Prは、モード制御回路3から出力される
プログラムモードを示すモード信号MpとともにAND
ゲート9に供給され、このANDゲート9の出力信号よ
って上記バススイッチ7が制御されるようになっている
。バススイッチ7は、ANDゲート9の出力がロウレベ
ルのときにオンされ、ハイレベルのときにオフされる。
第2図には、この保護口N8の具体的構成例が示されて
いる。
同図に示すように、保護回路8はプロテクトビットPB
を構成する記憶素子Qlと、拡張禁止ビットIBを構成
する記憶素子Q2と、アドレス信号A、ddとモード制
御回路3から供給されるプログラムモード信号Mpとに
基づいて上記ビットのいずれかを選択するデコーダDE
Cと、選択されたビットの状態を読み出すセンスアンプ
SAとがら構成されている。上記記憶素子QlおよびQ
2は、EPROMを構成する不揮発性記憶素子と同一の
FAMOSにより構成され、読み出されたビットに“l
”が書き込まれていると、センスアンプSAから出力さ
れるプロテクト信号Prがハイレベルにされる。ただし
、プロテクトビットPBおよび拡張禁止ビットIBは初
期状態でit Onにされているものとする。
デコーダDECにはE F ROM 1に供給されるア
ドレス信号AddのうちE P ROM 1のアドレス
領域を示す上位数ビットが入力されており、プログラム
モードでE P ROM 1をアクセスするとプロテク
トビットが選択され、CPUモードでは拡張禁止ビット
が選択される。
なお、図示しないが、シングルチップマイコン内には上
記回路の他にワークエリアとしてのRAMやタイマ、お
よびシリアルコミュニケーション・インタフェース回路
が設けられることもある。
以下、実施例のシングルチップマイコンの動作について
説明する。
外部端子11.12により、EPROMライタによって
シングルチップマイコン内のEPROM1ヘデータの書
込みを行うプログラムモードが指定されると、モード制
御回路3から出力されるモード制御信号Mpがハイレベ
ルにされる。これによって、E P ROM 1はイネ
ーブル状態にされるとともに、保護回路8ではプロテク
トビットPBが選択され読み出しが行なわれる。これと
ともに、ゲート9が開かれ、プロテクトビットの読出し
信号Prがバススイッチ7へ供給される。しかして、プ
ロテクトビットへの書込み前は信号PrがIt OIt
にされているため、バススイッチ7がオンされ、かつモ
ード制御回路3からの制御信号によって入出力ポート4
が開かれている。そのため、外部から内部のEPROM
Iへ直接アドレスおよびデータを与えて書込みが行える
ようにされる。
ところが、このプログラムモードにおいてアドレスバス
6を介してプロテクトビットPBを選択し、−旦“1”
を書き込んでやると、以後プログラムモードではプロテ
クトビットPBの読出し信号Prがハイレベルになって
、バススイッチ7がデータの入出力を禁止する。その結
果、プログラムモードにおけるEPROM1の読出しが
不能になって内部のデータの機密が保護される。
一方、端子11.12よりcpuモード(バス拡張モー
ドまたはシングルチップ動作モード)が指定された場合
、モード制御回路3から出力されるプログラムモード信
号MPはディスエーブル(ロウレベル)にされ、バスス
イッチ7がオンされる。従って、マイクロプロセッサ2
はアドレスバス6及びデータバス5を介してE P R
OM 1をアクセスすることができる(シングルチップ
モード)。また、バス拡張モードではモード制御回路3
からの制御信号はポート4は外部バスに接続可能にされ
る。
しかして、バス拡張モードが指定された場合であっても
、保護回路8内の拡張禁止ビットIBに“1”が書き込
まれていると、プログラムモード信号MPがロウレベル
の場合、保護回路3内のデコーダDECが拡張禁止ビッ
トIBを選択するた信号Prがハイレベルにされる。そ
のため、モード制御回路3は動作モードをシングルチッ
プモードに固定し、ポート4をバス切断状態とし外部へ
のアドレスやデータの人出力を禁止する。このように上
記実施例のシングルチップマイコンでは、予め保護回路
8内の拡張禁止ビットIBにIt 11jを書き込んで
おくことによってバス拡張モードで動作するのを禁止す
ることができる。これによって、不当にバス拡張モード
を利用してEPROM工内のデータの読み出すのを禁止
し、EPROMデータの機密を保護することができる。
 また。
上記実施例ではプログラムモードでのEPROMデータ
の読出しを禁止するプロテクトビットPBとは別に拡張
禁止ビットIBを設け、バス拡張モードによるEPRO
Mデータの読出しをも禁止できるようにしている。その
ため、いずれか一方のビットにのみ書込みを行なうこと
で、PROMライタによるデータの読出しまたはバス拡
張禁止モードによるEPROMデータの読出しのいずれ
かを選択的に禁止することができ、CPUが使い易くな
るという効果がある。
すなわち、1つのプロテクトビットでプログラムモード
での読出し禁止とバス拡張モードの禁止を行なえるよう
にすると、EPROMのデータを保護したい場合、ユー
ザはシングルチップマイコンとしてしか使用することが
できない。しかるに、バス拡張モードでのEPROMデ
ータの読出しは、そのためのプログラムとハードウェア
を必要とするためPROMライタによる読出しに比べか
なり面倒であるので、PROMライタによる読出しのみ
禁止できればよいと考えるユーザもあり、そのようなユ
ーザにとってはCPUのバス拡張モードが使えなくなる
のは不便である。しかし、上記実施例のシングルチップ
マイコンはそのようなことがなく、PROMライタによ
る読出しのみ禁止する簡易なデータ保護が可能になると
いう利点がある。
なお、上記実施例では、プロテクトビットPBが書込み
状態であればプログラムモードが指定されたとき保護回
路8からの出力信号によってバススイッチ7をオフする
ことで、EPROMI内のデータを保護しているが、プ
ロテクトビットPBの読出し信号Prによってバススイ
ッチ7の状態を制御する代わりに、EPROMIにイネ
ーブル端子を設け、プロテクトビットに応じてEPRO
Mを直接動作状態もしくは非動作状態になるように制御
してもよい。
また、上記実施例では、プロテクトビットPBによって
EPROM全体のデータの読出しを禁止するようにして
いるが、EFROMを複数ブロックに分割しかつ各ブロ
ックに対応する複数のプロテクトビットを設け、ブロッ
ク単位で読出しを禁止するかしないか指定できるように
することも可能である。また、動作モードは、外部端子
11゜12により設定するようにしているが、端子の代
わりにソフトウェアで設定できるようにしてもよい。
以上説明したように上記実施例は、EPROMを内蔵し
、かつバス拡張モードを有するシングルチップマイコン
において、不揮発性記憶素子からなリバス拡張モードを
禁止するか否かを設定する拡張禁止ビットとEPROM
内のデータを機密にするか否かを設定するためのプロテ
クトビットを有する保護回路を設けるとともに、EPR
OMに対するアクセスがあったときは保護回路も同時に
アクセスされるように構成して、制御信号を形成するモ
ード制御回路に上記拡張禁止ビットの読出し信号を入れ
て、ビットに対して書込みがなされているときには、シ
ングルチップマイコンのバス拡張モードを禁止させるよ
うにボートを制御するようにしたので、プロテクトビッ
トに書込みを行なっておけばFROMライタによる内部
EPROMのデータの読出しを禁止し、拡張禁止ビット
に書込みを行なっておけば、バス拡張モードを使ってE
PROM内のデータを読み出そうとしても、バス拡張モ
ードそのものが禁止されるようになるという作用により
、EPROM内のデータの機密を有効に保護し、しかも
シングルチップマイコンの柔軟性(使い易さ)を向上さ
せることができるという効果がある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば上記実施例ではプログラムモードでのEPROM
データの読出しを禁止するプロテクトビットとは別に拡
張禁止ビットを設け、バス拡張モードによるEPROM
データの読出しをも禁止できるようにしているが、1つ
のプロテクトビットでプログラムモードでの読出しとバ
ス拡張モードの禁止を図ることも可能である。また、上
記ビットはFAMO8の変わりにヒユーズ等プログラム
可能な他の素子で構成してもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるEPROMを内蔵し
たシングルチップマイコンに適用した場合について説明
したが、この発明はそれに限定されるものではなく、E
EPROM(Elsctri、cally  Eras
able  Pr。
gramable  ROM)等、他の不揮発性記憶素
子からなるメモリを内蔵するデータ処理装置に利用でき
る。
[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
すなわち、EPROMを内蔵しバス拡張モードを有する
ようにされたシングルチップマイコンにおいて、バス拡
張モードを使ってEPROM内のデータを読み出せない
ようにし、これによって、内蔵EPROM内のデータの
機密を有効に保護するとともに、シングルチップマイコ
ンの使い易さを向上させることができる。
【図面の簡単な説明】
第1図は、本発明が適用されたシングルチップマイコン
の一実施例を示すブロック図、第2図は、保護回路の一
例を示す構成図である。 1・・・・読出し専用メモリ(EPROM)、2・・・
・マイクロプロセッサ、3・・・・モード制御回路、4
・・・・ボート、7・・・・バススイッチ、8・・・・
保護回路、PB・・・・プロテクトビット、IB・・・
・拡張禁止ビット。

Claims (1)

  1. 【特許請求の範囲】 1、不揮発性記憶素子からなる読出し専用メモリと、設
    定された動作モードに従った制御信号を形成し出力する
    モード制御回路とを内蔵し、かつ外部の記憶装置をアク
    セス可能な拡張モードを有するようにされたデータ処理
    装置において、不揮発性記憶素子を具備し上記読出し専
    用メモリへのアクセスがあると同時に読出しが行なわれ
    る保護回路を設け、この保護回路に上記読出し専用メモ
    リのデータの外部への読出しを禁止する情報が設定され
    た場合、保護回路の出力信号に基づいて上記拡張モード
    が指定されても上記メモリのデータが外部へ出力されな
    いようにポートを制御するようにしたことを特徴とする
    データ処理装置。 2、上記保護回路は、上記拡張モード禁止情報の設定用
    ビットともに、上記読出し専用メモリの読出し禁止情報
    の設定用ビットを有し、別々に設定可能にされているこ
    とを特徴とする請求項1記載のデータ処理装置。 3、上記ビットは不揮発性素子で構成されていることを
    特徴とする請求項2記載のデータ処理装置。
JP1207812A 1989-08-14 1989-08-14 データ処理装置 Pending JPH0373043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1207812A JPH0373043A (ja) 1989-08-14 1989-08-14 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1207812A JPH0373043A (ja) 1989-08-14 1989-08-14 データ処理装置

Publications (1)

Publication Number Publication Date
JPH0373043A true JPH0373043A (ja) 1991-03-28

Family

ID=16545912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1207812A Pending JPH0373043A (ja) 1989-08-14 1989-08-14 データ処理装置

Country Status (1)

Country Link
JP (1) JPH0373043A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996006B2 (en) 2003-06-25 2006-02-07 Renesas Technology Corp. Semiconductor memory preventing unauthorized copying
JP2006155217A (ja) * 2004-11-29 2006-06-15 Hitachi Ltd 認証機構を有する外部記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996006B2 (en) 2003-06-25 2006-02-07 Renesas Technology Corp. Semiconductor memory preventing unauthorized copying
JP2006155217A (ja) * 2004-11-29 2006-06-15 Hitachi Ltd 認証機構を有する外部記憶装置

Similar Documents

Publication Publication Date Title
US5097445A (en) Semiconductor integrated circuit with selective read and write inhibiting
JP3461234B2 (ja) データ保護回路
US6154819A (en) Apparatus and method using volatile lock and lock-down registers and for protecting memory blocks
KR100489757B1 (ko) 프로그램 가능한 액세스 보호 기능을 갖는 메모리 장치 및 그 메모리 장치의 동작 방법
US6076149A (en) Programmable logic device using a two bit security scheme to prevent unauthorized access
JP3891539B2 (ja) 半導体装置およびその制御装置
US20050273550A1 (en) Permanent memory block protection in a flash memory device
JP2001256460A (ja) 1チップマイクロコンピュータ及びそれを用いたicカード
JP4312272B2 (ja) 内部メモリへのアクセスを制限するマイクロコントローラ
JPH0855023A (ja) データ処理システムおよびその方法
US20070133280A1 (en) Semiconductor integrated circuit apparatus and electronic system
JPH0373043A (ja) データ処理装置
JPS63106851A (ja) デ−タ処理装置
JPS5894195A (ja) ワンチツプ・マイクロコンピユ−タ
KR100327641B1 (ko) 부정한기입으로부터메모리를보호하는메모리어드레스관리회로
JPS62165253A (ja) 不揮発性メモリ内蔵lsi
JPH0373042A (ja) メモリを内蔵した半導体集積回路
JPH10143434A (ja) 半導体集積回路
JP2010282499A (ja) コンピュータシステム、情報保護方法およびプログラム
JPH08292915A (ja) 不揮発性メモリ内蔵の集積回路装置
JPH0697442B2 (ja) マイクロコンピユ−タ
JPH0212441A (ja) 半導体装置
JPS63650A (ja) 半導体メモリ
JPH05173886A (ja) 書込み装置
JPH03290898A (ja) 読み出し専用型記憶装置内蔵集積回路装置