JPH0370260B2 - - Google Patents

Info

Publication number
JPH0370260B2
JPH0370260B2 JP19406685A JP19406685A JPH0370260B2 JP H0370260 B2 JPH0370260 B2 JP H0370260B2 JP 19406685 A JP19406685 A JP 19406685A JP 19406685 A JP19406685 A JP 19406685A JP H0370260 B2 JPH0370260 B2 JP H0370260B2
Authority
JP
Japan
Prior art keywords
access
key
storage
unit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19406685A
Other languages
Japanese (ja)
Other versions
JPS6263353A (en
Inventor
Shigeru Nagasawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19406685A priority Critical patent/JPS6263353A/en
Publication of JPS6263353A publication Critical patent/JPS6263353A/en
Publication of JPH0370260B2 publication Critical patent/JPH0370260B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Description

【発明の詳細な説明】 〔概要〕 計算機システム主記憶装置の記憶領域保全のた
めのアクセス制御方式である。いわゆる記憶保護
キーを有する主記憶装置への書込みアクセスを制
御する場合に、記憶保護キーの検査を要する場合
には、該キーの読出しと部分更新動作を並行して
開始し、キーのチエツクの結果、アクセスを禁止
すべき場合には、部分更新動作の書込み動作完了
前にこれを中断する。この構成によつて、記憶保
護付の書込み動作の所要時間を平均的に短縮し、
かつ制御を単純化することができる。
DETAILED DESCRIPTION OF THE INVENTION [Summary] This is an access control method for preserving the storage area of a computer system main storage device. When controlling write access to a main storage device that has a so-called memory protection key, if the memory protection key needs to be checked, reading and partial update operations of the key are started in parallel, and the result of the key check is , if access should be prohibited, the partial update operation is interrupted before the write operation is completed. This configuration reduces the average time required for write operations with memory protection,
In addition, control can be simplified.

〔産業上の利用分野〕[Industrial application field]

本発明は、計算機システムにおける、主記憶装
置の記憶領域保全のためのアクセス制御方式に関
する。
The present invention relates to an access control method for preserving the storage area of a main storage device in a computer system.

主記憶装置を複数のアクセス元装置から利用す
る場合に、記憶領域の内容保全等のために、いわ
ゆる記憶保護キーを、所定の大きさに分割した記
憶領域ごとに設け、アクセス要求におけるアクセ
ス示が示す、いわゆるアクセスキーと、アクセス
先記憶領域に対する記憶保護キーとの値が、一致
する等の一定の関係にある場合のみ該アクセスを
実行し、該所定の関係を満足しない場合には該ア
クセスを禁止する方式は広く使用されている。
When a main storage device is used by multiple access source devices, a so-called memory protection key is provided for each storage area divided into a predetermined size in order to protect the contents of the storage area, etc. The access is executed only when there is a certain relationship, such as a match, between the so-called access key shown in the figure and the storage protection key for the access destination storage area, and when the predetermined relationship is not satisfied, the access is executed. The prohibition method is widely used.

このような方式では、主記憶装置アクセスに際
して、記憶保護キーの読出し及び判定を要するの
で、単純なアクセス処理より処理時間が長くなり
易く、且つ制御を複雑化し易い。
In such a method, since reading and determining the storage protection key is required when accessing the main memory, the processing time tends to be longer than that of a simple access process, and the control tends to be complicated.

〔従来の技術〕[Conventional technology]

第2図は計算機システムの一構成例ブロツク図
である。
FIG. 2 is a block diagram of an example of the configuration of a computer system.

中央処理装置1、チヤネル処理装置2等は、記
憶制御装置3を介して、主記憶装置4にアクセス
する。主記憶装置4は、本来の主記憶データを格
納する主記憶ユニツト5と、記憶保護キーを格納
するキー記憶ユニツト6からなる。
The central processing unit 1 , channel processing unit 2 , etc. access the main storage device 4 via the storage control device 3 . The main memory device 4 consists of a main memory unit 5 that stores original main memory data and a key memory unit 6 that stores a memory protection key.

各記憶保護キーは、例えば4ビツトであり、例
えば主記憶ユニツト5の記憶領域2キロバイト、
或いは4キロバイトごとに対して設けられる。キ
ー記憶ユニツト6は、主記憶ユニツト5の容量に
従つて必要なそれらの記憶保護キーを格納する容
量を有し、通常主記憶ユニツト5より高速なメモ
リによつて構成される。
Each memory protection key is, for example, 4 bits, and has a storage area of 2 kilobytes in the main memory unit 5, for example.
Alternatively, it is provided for every 4 kilobytes. The key storage unit 6 has a capacity to store the necessary storage protection keys according to the capacity of the main storage unit 5, and is usually constructed of a memory faster than the main storage unit 5.

記憶保護のためのアクセス制御は、アクセス要
求において指定されるアクセスキーと、アクセス
先の記憶領域に対する記憶保護キーとが照合さ
れ、両者の値が前記例のような所定の関係を満足
する場合に、要求のアクセスが実行され、該関係
を満足しない場合には、アクセスを禁止するとい
う方式で行われる。
Access control for memory protection is performed when the access key specified in the access request is compared with the memory protection key for the storage area to be accessed, and the values of both satisfy a predetermined relationship as in the example above. , the requested access is executed, and if the relationship is not satisfied, the access is prohibited.

中央処理装置1では、主記憶アクセスの高速化
の要求から、例えば各装置内に記憶保護キーのバ
ツフアを持つて、上記のようなアクセス制御を自
装置内で処理することが多いが、チヤネル処理装
置2等からのアクセスに、記憶保護のためのアク
セス制御を行う場合には、記憶制御装置3でアク
セス制御を行う。
In response to demands for faster main memory access, the central processing unit 1 often handles the above-mentioned access control within itself, for example by having a buffer of memory protection keys within each unit. When performing access control for storage protection on access from the device 2 and the like, the storage control device 3 performs access control.

その場合には、中央処理装置1からチヤネル処
理装置2への入出力処理の指令において、アクセ
スキーを指定する。チヤネル処理装置2は、この
アクセスキーを保持し、入出力データ転送のため
に主記憶装置4へアクセスする場合に、記憶制御
装置3へのアクセス要求時、保持しているアクセ
スキーを、パラメータの一部として指定する。
In that case, the access key is specified in the command for input/output processing from the central processing unit 1 to the channel processing unit 2. The channel processing device 2 holds this access key, and when accessing the main storage device 4 for input/output data transfer, uses the held access key as a parameter when requesting access to the storage control device 3. Specify as part.

第3図は、記憶制御装置3の主要部の構成を示
すブロツク図である。
FIG. 3 is a block diagram showing the configuration of the main parts of the storage control device 3. As shown in FIG.

チヤネル処理装置3から主記憶装置4へのアク
セス要求において、要求バツフア10にアクセス
種別の指定、アクセス先記憶アドレス等の要求情
報が設定され、キーバツフア11にアクセスキー
が設定される。
In a request for access from the channel processing device 3 to the main storage device 4, request information such as designation of the access type and access destination storage address is set in the request buffer 10, and an access key is set in the key buffer 11.

アクセス種別には「読出し」、「書込み」、及び
「部分更新」等がある。こゝで、部分更新とは公
知のように、主記憶ユニツト5の読出し/書込み
単位である1語の内容の一部のみ変更し、他の部
分は以前の内容を保存する更新を言い、従つてそ
の場合には、読出し、更新、書込みが連続して実
行される。
Access types include "read", "write", "partial update", etc. Here, as is well known, a partial update refers to an update in which only a part of the content of one word, which is the read/write unit of the main memory unit 5, is changed, and the previous content is preserved for the other part. In that case, reading, updating, and writing are performed successively.

アクセス要求が要求バツフア10に設定される
と、公知のように、先ずアクセス先の例えば記憶
バンク等が、他装置からのアクセス要求の実行中
か否か、ビジー検査回路12によりビジー表示線
13の情報と照合して検査し、空きであれば優先
選択部14に要求情報を転送する。
When an access request is set in the request buffer 10, as is well known, first, the busy check circuit 12 checks the busy display line 13 to determine whether the access destination, for example, a storage bank, is currently executing an access request from another device. The request information is checked against the information, and if it is free, the request information is transferred to the priority selection section 14.

優先選択部14は、前記と同様の構成によつ
て、他のチヤネル処理装置2、中央処理装置1等
から同時に入力されるアクセス要求情報がある場
合に、そのうち1要求を所定の優先順位に従つて
選択し、要求情報をキー制御部15に転送する。
The priority selection unit 14 has a configuration similar to that described above, and when there is access request information input simultaneously from other channel processing devices 2, central processing units 1, etc., the priority selection unit 14 selects one request among them according to a predetermined priority order. and transfers the request information to the key control unit 15.

キー制御部15は、キー読出し制御線16によ
つて、アクセス要求先記憶領域の記憶保護キーを
読み出すための指令をキー記憶ユニツト16へ送
り、読み出された記憶保護キーを、キー転送線1
7によつてキーレジスタ18に受け取る。
The key control unit 15 sends a command to read the storage protection key of the storage area to which access is requested to the key storage unit 16 via the key readout control line 16, and transfers the read storage protection key to the key transfer line 11.
7 into the key register 18.

キー制御部15では、現に実行中の要求元に対
するキーバツフア11を切換器19によつて選択
し、比較回路20により、保護キーレジスタ18
の内容と照合する。
In the key control unit 15, the switch 19 selects the key buffer 11 for the request source currently being executed, and the comparison circuit 20 selects the key buffer 11 for the request source currently being executed.
Check against the contents of

その結果、例えば前記例示のようなアクセス制
御方式の場合には、両キーの値が一致するか、又
はキーバツフア11の内容が0であれば、比較回
路20の出力としてアクセス許可信号線22をオ
ンにすることにより、アクセス制御部21の制御
を進行させ、主記憶ユニツト5に対するアクセス
実行を開始する。
As a result, for example, in the case of the access control method as exemplified above, if the values of both keys match or if the content of the key buffer 11 is 0, the access permission signal line 22 is turned on as the output of the comparison circuit 20. By doing so, the control of the access control section 21 is advanced and execution of access to the main storage unit 5 is started.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

前記の従来構成によれば、主記憶装置4に対す
るアクセス要求の実行において、記憶保護キーの
検査のために、記憶保護キーの読出し及び検査の
時間が加わることになり、アクセス要求元から見
た実効的なアクセス時間が長くなるという問題が
ある。
According to the above-mentioned conventional configuration, when executing an access request to the main storage device 4, the time for reading and checking the storage protection key is added to check the storage protection key, which reduces the effective efficiency from the perspective of the access request source. There is a problem that the access time becomes long.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は、本発明の構成を示すブロツク図であ
る。
FIG. 1 is a block diagram showing the configuration of the present invention.

図において、30はキー制御部、31はアクセ
ス制御部であり、本発明により、キー制御部30
とアクセス制御部31は優先選択部14から並列
に起動される。32はアクセス禁止ラツチであ
る。
In the figure, 30 is a key control section, 31 is an access control section, and according to the present invention, the key control section 30
and the access control unit 31 are activated in parallel by the priority selection unit 14. 32 is an access prohibition latch.

〔作用〕[Effect]

優先選択部14は、従来のようにして選択した
アクセス要求の所要情報を、キー制御部30及び
アクセス制御部31にそれぞれ転送して、両者の
制御を開始させる。
The priority selection unit 14 transfers the required information of the access request selected in the conventional manner to the key control unit 30 and the access control unit 31, respectively, and starts controlling both.

キー制御部30は従来と同様にキー記憶ユニツ
ト6にアクセスする。
The key control section 30 accesses the key storage unit 6 in the same manner as in the prior art.

アクセス制御部31は、キー制御部30と並行
して、主記憶ユニツト5にアクセスする。但し書
込み要求の場合には、常に部分更新を実行するよ
うに主記憶ユニツト5に指令する。
The access control section 31 accesses the main memory unit 5 in parallel with the key control section 30. However, in the case of a write request, the main memory unit 5 is always commanded to execute a partial update.

キー制御部30の比較回路20によつて、キー
の照合結果が出力されると、アクセス許可信号の
例えば否定信号によつて、アクセスを禁止する場
合にはアクセス禁止ラツチ32をオンにセツトす
る。
When the comparator circuit 20 of the key control unit 30 outputs the key comparison result, the access prohibition latch 32 is set to ON by means of a negative signal of the access permission signal, for example, if access is to be prohibited.

アクセス禁止ラツチ32の出力は主記憶ユニツ
ト5へ転送され、そのアクセス制御を中断させる
ように構成する。
The output of the access prohibition latch 32 is transferred to the main memory unit 5, and the access control thereof is interrupted.

以上により、通常のように、キー記憶ユニツト
6に主記憶ユニツト5より高速のメモリを使用す
ることにより、アクセス禁止の場合には、主記憶
ユニツト5における書書込み動作を実行せず、ア
クセスが禁止されない場合には、部分更新動作が
アクセス制御による遅延無しに実行されるので、
平均的なアクセス時間の改善が可能になる。
As described above, by using a faster memory than the main memory unit 5 for the key memory unit 6 as usual, when access is prohibited, the write operation in the main memory unit 5 is not executed and access is prohibited. If not, the partial update operation will be performed without any access control delay.
It becomes possible to improve the average access time.

〔実施例〕〔Example〕

第1図において、要求バツフア10に設定され
たアクセス要求が、優先選択部14によつて選択
されるまでの過程は従来と同様とする。
In FIG. 1, the process until the access request set in the request buffer 10 is selected by the priority selection section 14 is the same as the conventional one.

優先選択部14は、選択したアクセス要求の所
要情報を、キー制御部30及びアクセス制御部3
1にそれぞれ転送して、両者の制御を開始させ
る。
The priority selection unit 14 sends the required information of the selected access request to the key control unit 30 and the access control unit 3.
1 and start controlling both.

キー制御部30は従来と同様にキー記憶ユニツ
ト6にアクセスし、読み出した記憶保護キーをキ
ーレジスタ18に受け取る。
The key control unit 30 accesses the key storage unit 6 in the same way as in the conventional case, and receives the read storage protection key into the key register 18.

アクセス制御部31は、キー制御部30と並行
して、主記憶ユニツト5にアクセスする。但し書
込み要求の場合には、常に部分更新を実行するよ
うに主記憶ユニツト5に指令し、その結果主記憶
ユニツト5では指定記憶領域の読出しが先ず実行
され、次いでその読出しデータをアクセス制御部
31から転送する書込みデータ(図示せず)によ
つて更新して、元の記憶領域へ書込み動作が行わ
れることになる。
The access control section 31 accesses the main memory unit 5 in parallel with the key control section 30. However, in the case of a write request, the main memory unit 5 is always instructed to execute a partial update, and as a result, the main memory unit 5 first executes reading of the specified storage area, and then the read data is sent to the access control unit 31. The data is updated with write data (not shown) transferred from the storage area, and a write operation is performed to the original storage area.

制御部30の比較回路20によつて、キーの照
合結果が従来と同様にアクセス許可信号線33に
出力されると、例えばその否定信号によつてアク
セス禁止ラツチ32をセツトする。即ち、アクセ
スを禁止する場合にアクセス禁止ラツチ32の出
力がオンになる。
When the comparison circuit 20 of the control section 30 outputs the key comparison result to the access permission signal line 33 as in the conventional case, the access prohibition latch 32 is set by, for example, a negative signal. That is, when access is prohibited, the output of the access prohibition latch 32 is turned on.

アクセス禁止ラツチ32の出力は主記憶ユニツ
ト5へ転送され、そのアクセス制御を中断させる
ように構成すると、この信号により部分更新動作
の読出しに続く書込み動作は抑止され、従つてア
クセス禁止が達成される。一方、アクセス禁止を
しない場合の部分更新は、アクセス制御による遅
延無しに実行されるので、平均的なアクセス時間
の改善が可能になる。
The output of the access inhibit latch 32 is transferred to the main memory unit 5, and if configured to interrupt its access control, this signal will inhibit the write operation following the read of the partial update operation, thus achieving access inhibition. . On the other hand, partial updates when access is not prohibited are executed without any delay due to access control, making it possible to improve the average access time.

キー検査結果を示すアクセス許可信号線33の
信号を、アクセス許可ラツチ34にセツトして保
持し、又アクセス種別として例えば「連続する2
語の書込み」を設けることにより、アクセス制御
部31は、この書込み動作の第1語の書込みを前
記のようにして実行し、アクセス許可ラツチがオ
ンになつた場合には、第2語の書込みを部分更新
によらずに、単純な書込み動作とするようにする
ことができる。この構成により、更に実効アクセ
ス時間短縮が可能になる。
The signal on the access permission signal line 33 indicating the key inspection result is set and held in the access permission latch 34, and the access type is set to, for example, "two consecutive
By providing "Write word", the access control unit 31 executes writing of the first word of this write operation as described above, and when the access permission latch is turned on, writes the second word. can be made to be a simple write operation without relying on partial updates. This configuration makes it possible to further shorten the effective access time.

なお、読出し要求の場合には、アクセス禁止ラ
ツチ32の出力によつて、図示しない回路によ
り、読出しデータのアクセス要求元装置への転送
を抑止するように構成する。
In the case of a read request, the output of the access prohibition latch 32 is configured to inhibit the transfer of the read data to the access request source device by a circuit (not shown).

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明によれ
ば、記憶保護のためのアクセス制御を記憶制御装
置で行う計算機システムにおいて、該アクセス制
御による実効アクセス時間の増加が抑制されるの
で、システムの性能を向上するという著しい工業
的効果がある。
As is clear from the above description, according to the present invention, in a computer system in which access control for storage protection is performed by a storage control device, an increase in effective access time due to the access control is suppressed, thereby improving system performance. It has a significant industrial effect of improving

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例構成ブロツク図、第2
図は計算機システムの一構成例ブロツク図、第3
図は従来方式の一構成例ブロツク図である。 図において、1は中央処理装置、2はチヤネル
処理装置、3は記憶制御装置、4は主記憶装置、
5は主記憶ユニツト、6はキー記憶ユニツト、1
0は要求バツフア、11はキーバツフア、12は
ビジー検査回路、14は優先選択部、15,30
はキー制御部、18はキーレジスタ、19は切換
器、20は比較回路、21,31はアクセス制御
部、32はアクセス禁止ラツチ、34はアクセス
許可ラツチを示す。
Fig. 1 is a block diagram of an embodiment of the present invention;
The figure is a block diagram of an example of the configuration of a computer system.
The figure is a block diagram of an example of the configuration of a conventional system. In the figure, 1 is a central processing unit, 2 is a channel processing unit, 3 is a storage control unit, 4 is a main storage unit,
5 is a main memory unit, 6 is a key memory unit, 1
0 is a request buffer, 11 is a key buffer, 12 is a busy inspection circuit, 14 is a priority selection section, 15, 30
18 is a key control unit, 18 is a key register, 19 is a switch, 20 is a comparison circuit, 21 and 31 are access control units, 32 is an access prohibition latch, and 34 is an access permission latch.

Claims (1)

【特許請求の範囲】 1 記憶保護キーを有する主記憶装置に対するア
クセスを制御する記憶制御装置が、アクセス元装
置からの書込みアクセス要求を処理するに際し、 該アクセス要求に指定する記憶領域の部分更新
制御を開始する手段31、 該部分更新制御と並行して、該記憶領域に対応
する記憶保護キーを読み出す手段30、 及び、該読み出した記憶保護キーの値と、該ア
クセス要求に指定するアクセスキーの値とが所定
の関係にあることを検出して、上記部分更新制御
を中断する手段32を有することを特長とする記
憶装置アクセス制御方式。
[Scope of Claims] 1. When a storage control device that controls access to a main storage device having a storage protection key processes a write access request from an access source device, partial update control of a storage area specified in the access request is performed. means 31 for starting the partial update control; means 30 for reading out a storage protection key corresponding to the storage area in parallel with the partial update control; and means 30 for reading the storage protection key corresponding to the storage area; A storage device access control system characterized by comprising means 32 for detecting that a value has a predetermined relationship and interrupting the partial update control.
JP19406685A 1985-09-03 1985-09-03 Memory device access control system Granted JPS6263353A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19406685A JPS6263353A (en) 1985-09-03 1985-09-03 Memory device access control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19406685A JPS6263353A (en) 1985-09-03 1985-09-03 Memory device access control system

Publications (2)

Publication Number Publication Date
JPS6263353A JPS6263353A (en) 1987-03-20
JPH0370260B2 true JPH0370260B2 (en) 1991-11-07

Family

ID=16318385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19406685A Granted JPS6263353A (en) 1985-09-03 1985-09-03 Memory device access control system

Country Status (1)

Country Link
JP (1) JPS6263353A (en)

Also Published As

Publication number Publication date
JPS6263353A (en) 1987-03-20

Similar Documents

Publication Publication Date Title
US5313602A (en) Multiprocessor system and method of control over order of transfer of data between buffer storages
US4424564A (en) Data processing system providing dual storage of reference bits
JPH0370260B2 (en)
US5933856A (en) System and method for processing of memory data and communication system comprising such system
JPH01125644A (en) Data transfer equipment
JPH01251248A (en) Cache control system for stack data structure
JPS59231665A (en) Disk controller
JPH02101552A (en) Address conversion buffer processing system
JPS5836434B2 (en) Batshua Memory Souch
JPS6073761A (en) Memory protective device
JP2604604B2 (en) Stack control device
JPH0526216B2 (en)
JPS6238743B2 (en)
JPH0752423B2 (en) Data transfer control method
JPS6055454A (en) Data transfer control system
JPH05210586A (en) Cache memory control circuit
JPH0546477A (en) Cathe memory control method
JPS6367668A (en) Multiprocessor system
JPH01177661A (en) Data transferring device
JPS63752A (en) Memory protection system
JPH0460729A (en) Information processor
JPH02287848A (en) Cache memory control system
JPH02216564A (en) Restart processing system
JPH06110682A (en) Advanced readout arithmetic processing device
JPH02165248A (en) Disk cache controller