JPH0370029A - 浮動小数点演算装置 - Google Patents
浮動小数点演算装置Info
- Publication number
- JPH0370029A JPH0370029A JP1205897A JP20589789A JPH0370029A JP H0370029 A JPH0370029 A JP H0370029A JP 1205897 A JP1205897 A JP 1205897A JP 20589789 A JP20589789 A JP 20589789A JP H0370029 A JPH0370029 A JP H0370029A
- Authority
- JP
- Japan
- Prior art keywords
- value
- floating point
- circuit
- result
- unrepresentable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 abstract description 2
- 230000002159 abnormal effect Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、浮動小数点演算装置に関する。
［従来の技術］
例えばＩＥＥＥ７５４規格に準拠した浮動小数点演算装
置について説明する。
置について説明する。
演算するデータが例えば単精度３２ビツトの場合、デー
タフォーマットは、第４図に示すように１ビツトのサイ
ンビットと、８ビツトの指数部ト、２３ビツトのフラク
ション部より構成される。又、データタイプを第１表に
示す。上記浮動小数点演算装置で加減乗除算可能な数値
の範囲は、第５図に示すように、正規化数の最大値から
非正規化数（又はラップ数）の最小値までとゼロである
。又、第４図に示すように、指数は８ビツトにて構成さ
れるので絶対値表示ではＯないし２５５まで、２の補数
表示では負数は−１２８ないし−１まで表現できる。演
算結果がこの範囲以外である場合にはオーバフロー、あ
るいはアンダーフローとなる。
タフォーマットは、第４図に示すように１ビツトのサイ
ンビットと、８ビツトの指数部ト、２３ビツトのフラク
ション部より構成される。又、データタイプを第１表に
示す。上記浮動小数点演算装置で加減乗除算可能な数値
の範囲は、第５図に示すように、正規化数の最大値から
非正規化数（又はラップ数）の最小値までとゼロである
。又、第４図に示すように、指数は８ビツトにて構成さ
れるので絶対値表示ではＯないし２５５まで、２の補数
表示では負数は−１２８ないし−１まで表現できる。演
算結果がこの範囲以外である場合にはオーバフロー、あ
るいはアンダーフローとなる。
即ち、演算結果の指数の値が２５５以上になるとオーバ
フローであり、Ｏ以下になるとアンダーフローである。
フローであり、Ｏ以下になるとアンダーフローである。
アンダーフローとなった場合、指数の出力は２の補数表
示の負数となり、次工程で演算結果を使用するときアン
ダーフローフラグが付加されていれば指数は２の補数表
示の負数であると解釈され［発明が解決しようとする課
題］ ところがアンダーフロー時の演算結果が表現できないほ
ど小さい値となったとき、即ち指数が１２９以下になっ
たときには結果の指数は正の値トナってしまう。よって
有効な計算をするためにはアンダーフロー時の指数をチ
エツクし上記のような場合には適切な処置をする必要が
あった。このように従来の浮動小数点演算装置ではアン
ダーフローフラグを出力するのみで出力値は保証してい
ないという問題点があった。
示の負数となり、次工程で演算結果を使用するときアン
ダーフローフラグが付加されていれば指数は２の補数表
示の負数であると解釈され［発明が解決しようとする課
題］ ところがアンダーフロー時の演算結果が表現できないほ
ど小さい値となったとき、即ち指数が１２９以下になっ
たときには結果の指数は正の値トナってしまう。よって
有効な計算をするためにはアンダーフロー時の指数をチ
エツクし上記のような場合には適切な処置をする必要が
あった。このように従来の浮動小数点演算装置ではアン
ダーフローフラグを出力するのみで出力値は保証してい
ないという問題点があった。
一本発明はこのような問題点を解決するためになされた
もので、演算結果がそのビット数で表現できる数の最小
値とＯとの間の値となり表現不能となったときに、浮動
小数点演算の精度を向上させることができる浮動小数点
演算装置を提供することを目的とする。
もので、演算結果がそのビット数で表現できる数の最小
値とＯとの間の値となり表現不能となったときに、浮動
小数点演算の精度を向上させることができる浮動小数点
演算装置を提供することを目的とする。
［課題を解決するための手段］
本発明は、浮動小数点データの加減乗除の演算を実行す
る浮動小数点演算装置において、演算結果が浮動小数点
演算装置の指数部におけるビット長では表現不可能な小
さい値になったとき、表現不可能フラグを送出する表現
不可能検出回路を備えたことを特徴とする。
る浮動小数点演算装置において、演算結果が浮動小数点
演算装置の指数部におけるビット長では表現不可能な小
さい値になったとき、表現不可能フラグを送出する表現
不可能検出回路を備えたことを特徴とする。
［作用］
表現不可能検出回路は、浮動小数点データの演算結果が
非常に小さい値になり表現不可能になったとき、表現不
可能であることを示すフラグを送出する。又、浮動小数
点演算装置は、該フラグが送出されたときには出力結果
を０又は出力可能な最小値に設定する。
非常に小さい値になり表現不可能になったとき、表現不
可能であることを示すフラグを送出する。又、浮動小数
点演算装置は、該フラグが送出されたときには出力結果
を０又は出力可能な最小値に設定する。
［実施例］
本実施例における演算処理がなされる浮動小数点データ
は、指数部ｅを絶対値として扱い正規化数が１ないし２
５４の値である。指数はバイアス表示を採用しているの
で、実際の指数はｅ−１２７となり、−１２７から＋１
２８の値をとる。仮数は絶対値として扱い、２３ビツト
フラクシヨンの前に小数点があり、小数点の前にＨｉ
ｄ ｄ ｅ ｎＢｉｔ（ＨＢ）ｌを有する。尚、フラク
ション２３ビツトとＨＢとを合わせて仮数部と記す。
は、指数部ｅを絶対値として扱い正規化数が１ないし２
５４の値である。指数はバイアス表示を採用しているの
で、実際の指数はｅ−１２７となり、−１２７から＋１
２８の値をとる。仮数は絶対値として扱い、２３ビツト
フラクシヨンの前に小数点があり、小数点の前にＨｉ
ｄ ｄ ｅ ｎＢｉｔ（ＨＢ）ｌを有する。尚、フラク
ション２３ビツトとＨＢとを合わせて仮数部と記す。
非正規化数は、指数部が０１フラクション部がＯでない
値をとる。このとき実際の指数の値は＝１２６である。
値をとる。このとき実際の指数の値は＝１２６である。
仮数部は絶対値として扱い２３ビツトフラクシヨンの前
に小数点があり、ＨＢはＯである。
に小数点があり、ＨＢはＯである。
ラップ数は、指数部がバイアス表示で−２２からＯの値
であり、非正規化数と同じ数の範囲で、ラップ数と非正
規化数は相互に変換できる。
であり、非正規化数と同じ数の範囲で、ラップ数と非正
規化数は相互に変換できる。
指数部における８ビツトで表現できる数の範囲は、絶対
値表示でＯから２５５．２の補数表示の負数で−１２８
より−１であることから、本発明の浮動小数点演算装置
は入力できるオペランドの指数の範囲を従来の−２２な
いし２５４より−１２８ないし２５４まで広げ、正規化
数の最小値と０との間の値を有するデータの演算の精度
を向上させるものである。尚、上記指数の２５５は非数
と無限大を表現するために使用する。又、指数の範囲の
負数においてはバイアス表示で−１２８ないし−１に広
げ、この−１２８ないし−１の範囲の指数をアンノーマ
ル数とする。尚、ラップ数はアンノーマル数に含まれる
。このことより正規化数の最小値とＯとの間の値を有す
るデータの演算が、従来は＜−１）’ ２−”’ないし
く−１）’２（２＋２８ ７−１５０）テアッタノカ、
（−１）ｓ２″ｔ５５ないしく−１）’ ２ （２”’
−２−”’）まで広げることができる。
値表示でＯから２５５．２の補数表示の負数で−１２８
より−１であることから、本発明の浮動小数点演算装置
は入力できるオペランドの指数の範囲を従来の−２２な
いし２５４より−１２８ないし２５４まで広げ、正規化
数の最小値と０との間の値を有するデータの演算の精度
を向上させるものである。尚、上記指数の２５５は非数
と無限大を表現するために使用する。又、指数の範囲の
負数においてはバイアス表示で−１２８ないし−１に広
げ、この−１２８ないし−１の範囲の指数をアンノーマ
ル数とする。尚、ラップ数はアンノーマル数に含まれる
。このことより正規化数の最小値とＯとの間の値を有す
るデータの演算が、従来は＜−１）’ ２−”’ないし
く−１）’２（２＋２８ ７−１５０）テアッタノカ、
（−１）ｓ２″ｔ５５ないしく−１）’ ２ （２”’
−２−”’）まで広げることができる。
又、本実施例の浮動小数点演算装置においては演算結果
がアンノーマル数の最小値（（−１）５２−”’）とＯ
との間の値、つまり指数８ビノト、フラクション２３ビ
ツトでは表現不可能な値になったとき、アンダーフロー
フラグと共に表現不可能であることを示すフラグを付加
し、出力値をＯにする。このことによって、演算結果が
アンダーフローし、表現不可能な値となったとき、演算
結果が小さすぎて表現できないことを示し、アンダーフ
ロー時の出力値の精度を向上させることができる。
がアンノーマル数の最小値（（−１）５２−”’）とＯ
との間の値、つまり指数８ビノト、フラクション２３ビ
ツトでは表現不可能な値になったとき、アンダーフロー
フラグと共に表現不可能であることを示すフラグを付加
し、出力値をＯにする。このことによって、演算結果が
アンダーフローし、表現不可能な値となったとき、演算
結果が小さすぎて表現できないことを示し、アンダーフ
ロー時の出力値の精度を向上させることができる。
浮動小数点演算の例として、Ａ−（−１）９Ａ２ｓＡ−
口’（ｌ ｆａ）、Ｂ −（−１）” ２ ＠Ｂ−’
！７（１ｆｂ）において、本実施例の浮動小数点演算装
置を使用してＡＸＢの演算を実行する場合を以下に説明
する。
口’（ｌ ｆａ）、Ｂ −（−１）” ２ ＠Ｂ−’
！７（１ｆｂ）において、本実施例の浮動小数点演算装
置を使用してＡＸＢの演算を実行する場合を以下に説明
する。
サインビットはＳＡとＳＢとの排他的論理和（ＥＸＯＲ
）から得られる。指数については結果もバイアス表示で
なければならないので、ｅＡ＋ｅＢより１２７を減算し
て得る。
）から得られる。指数については結果もバイアス表示で
なければならないので、ｅＡ＋ｅＢより１２７を減算し
て得る。
本発明の浮動小数点演算装置の一実施例を示す第１図に
おいて、Ａ、ｕ、Ｂｕ、及びｅＡ、ｅＢが供給され、ｅ
Ａ＋ｅＢ−１２７の演算を行う演算回路１の出力側は、
演算回路１の演算結果が０以下（（−１）ｓ２−””未
満）になったことを検出しアンダーフローフラグを送出
するアンダーフロー検出回路、−１２８未満（（−１）
’ ２−”’未満）になったことを検出し表現不可能な
ことを示すＯまたは１の信号を送出する表現不可能検出
回路３、表現不可能検出回路３より表現不可能である旨
の信号が供給された場合には演算回路１より供給される
演算結果を０あるいは出力可能な最小値として送出する
演算結果送出回路１３に接続される。
おいて、Ａ、ｕ、Ｂｕ、及びｅＡ、ｅＢが供給され、ｅ
Ａ＋ｅＢ−１２７の演算を行う演算回路１の出力側は、
演算回路１の演算結果が０以下（（−１）ｓ２−””未
満）になったことを検出しアンダーフローフラグを送出
するアンダーフロー検出回路、−１２８未満（（−１）
’ ２−”’未満）になったことを検出し表現不可能な
ことを示すＯまたは１の信号を送出する表現不可能検出
回路３、表現不可能検出回路３より表現不可能である旨
の信号が供給された場合には演算回路１より供給される
演算結果を０あるいは出力可能な最小値として送出する
演算結果送出回路１３に接続される。
又、表現不可能検出回路３には上記Ａｕ、Ｂｕの信号が
供給される。尚、Ａｕは信号レベルが１であるときオペ
ランドＡがアンノーマル数であることを示し、Ｂｕは信
号レベルがｌであるときオペランドＢがアンノーマルで
あることを示すものである。
供給される。尚、Ａｕは信号レベルが１であるときオペ
ランドＡがアンノーマル数であることを示し、Ｂｕは信
号レベルがｌであるときオペランドＢがアンノーマルで
あることを示すものである。
表現不可能検出回路３は、第２図に示すような論理回路
より構成され、上記Ａｕ、Ｂｕの信号と、上述したｅＡ
＋ｅＢ−１２７の演算結果ｅＲの上位２ビツトのデータ
であるｅＲ８、ｅＲ７が供給される。即ち、上記Ａｕ、
Ｂｕの信号が、ＮＯＲ回路４及びＮＡＮＤ回路５に供給
され、ＮＯＲ回路４の出力側はインバータ６を介してＮ
ＡＮＤ回路８に接続され、ＮＡＮＤ回路５の出力側はイ
ンバータ７を介してＮＡＮＤ回路９に接続される。
より構成され、上記Ａｕ、Ｂｕの信号と、上述したｅＡ
＋ｅＢ−１２７の演算結果ｅＲの上位２ビツトのデータ
であるｅＲ８、ｅＲ７が供給される。即ち、上記Ａｕ、
Ｂｕの信号が、ＮＯＲ回路４及びＮＡＮＤ回路５に供給
され、ＮＯＲ回路４の出力側はインバータ６を介してＮ
ＡＮＤ回路８に接続され、ＮＡＮＤ回路５の出力側はイ
ンバータ７を介してＮＡＮＤ回路９に接続される。
又、ｅＲ８の信号はＮＡＮＤ回路８に供給されるととも
に、インバータ１１を介してＮＡＮＤ回路９に供給され
る。ｅＲ７の信号はインバータ１０を介してＮＡＮＤ回
路８に供給されるとともに直接ＮＡＮＤ回路９に供給さ
れる。ＮＡＮＤ回路８及び９の出力側は、ＮＡＮＤ回路
１２に接続される。尚、ＮＡＮＤ回路１２の出力信号を
［ＭＰｏＳと記す。
に、インバータ１１を介してＮＡＮＤ回路９に供給され
る。ｅＲ７の信号はインバータ１０を介してＮＡＮＤ回
路８に供給されるとともに直接ＮＡＮＤ回路９に供給さ
れる。ＮＡＮＤ回路８及び９の出力側は、ＮＡＮＤ回路
１２に接続される。尚、ＮＡＮＤ回路１２の出力信号を
［ＭＰｏＳと記す。
このような回路が付加され構成される浮動小数点演算装
置の動作を以下に説明する。
置の動作を以下に説明する。
上述したように、指数計算は演算回路１にて行われるが
、第３図に示すように、指数がバイアス表現で正のとき
には０１負のときにはｌの信号が指数の最上位ビソ）（
ＭＳＢ）の１つ上位のビットに１ビツト分拡張され、９
ビツトにて演算が実行される。例えば、ｅＡが＋１００
（０１１００１００）、ｅＢが−５０（１１００１１１
０）であるときには、ｅＡにはＯが、ｅＢにはｌが付加
され、演算回路１にてｅＡ＋ｅＢ−１２７の演算が実行
され−７７を得る。
、第３図に示すように、指数がバイアス表現で正のとき
には０１負のときにはｌの信号が指数の最上位ビソ）（
ＭＳＢ）の１つ上位のビットに１ビツト分拡張され、９
ビツトにて演算が実行される。例えば、ｅＡが＋１００
（０１１００１００）、ｅＢが−５０（１１００１１１
０）であるときには、ｅＡにはＯが、ｅＢにはｌが付加
され、演算回路１にてｅＡ＋ｅＢ−１２７の演算が実行
され−７７を得る。
得られた演算結果は、アンダーフロー検出回路２及び表
現不可能検出回路３に供給され、指数の演算結果がＯ以
下（（−１）’ ２−””未満）であればアンダーフロ
ーであり、−１２８未満（（−１）’２１５５未満〉で
あれば表現不可能数と判断される。
現不可能検出回路３に供給され、指数の演算結果がＯ以
下（（−１）’ ２−””未満）であればアンダーフロ
ーであり、−１２８未満（（−１）’２１５５未満〉で
あれば表現不可能数と判断される。
尚、指数の演算結果の正又は負は上記拡張されたビット
のｌ又はＯより判断できる。
のｌ又はＯより判断できる。
逆にアンダーフローフラグ（ＵＮＦ）が１であるとき、
指数はＭＳＢが符号を示す２の補数表示の負数というこ
とになる。又、ＵＮＦがＯであるとき指数は絶対値表示
である。例えば、演算結果が１０１１００１１になった
とき、ＵＮＦが１であれば演算結果は−７７であり、Ｕ
ＮＦがＯであれば演算結果は１７９である。
指数はＭＳＢが符号を示す２の補数表示の負数というこ
とになる。又、ＵＮＦがＯであるとき指数は絶対値表示
である。例えば、演算結果が１０１１００１１になった
とき、ＵＮＦが１であれば演算結果は−７７であり、Ｕ
ＮＦがＯであれば演算結果は１７９である。
表現不可能検出回路３に供給されるオペランドＡＳＢの
内、少なくとも一方がアンノーマル数で、上記ｅＲ８，
ｅＲ７のデータが１０であるとき、あるいはオペランド
Ａ、Ｂの両方ともアンノーマル数で、上記ｅＲ３，ｅＲ
７のデータが０１であるときには、第２図に示す回路の
論理演算によりＮＡＮＤ回路１２はＨレベルの表現不可
能数を送出する。即ち、表現不可能検出回路３は、表現
不可能であることを示す例えばｌの信号を送出する。
内、少なくとも一方がアンノーマル数で、上記ｅＲ８，
ｅＲ７のデータが１０であるとき、あるいはオペランド
Ａ、Ｂの両方ともアンノーマル数で、上記ｅＲ３，ｅＲ
７のデータが０１であるときには、第２図に示す回路の
論理演算によりＮＡＮＤ回路１２はＨレベルの表現不可
能数を送出する。即ち、表現不可能検出回路３は、表現
不可能であることを示す例えばｌの信号を送出する。
表現不可能検出回路３より表現不可能を示す信号が供給
されることで、演算結果送出回路１３は出力結果をＯ又
は出力可能な最小値を送出する。
されることで、演算結果送出回路１３は出力結果をＯ又
は出力可能な最小値を送出する。
このように本実施例の浮動小数点演算装置によれば、浮
動小数点データの指数部のビット長では表現できないほ
ど値が小さくなったときには、表現不可能であることを
示すフラグを送出することより、アンダーフローのとき
演算結果の指数が正か負かのチエツクが不必要となる。
動小数点データの指数部のビット長では表現できないほ
ど値が小さくなったときには、表現不可能であることを
示すフラグを送出することより、アンダーフローのとき
演算結果の指数が正か負かのチエツクが不必要となる。
又、演算結果が表現不可能となった場合、出力結果をＯ
又は出力可能な値の最小値とするので、次工程で演算結
果を使用するとき有効な計算ができる。それゆえ従来に
比べ計算の精度が向上する。
又は出力可能な値の最小値とするので、次工程で演算結
果を使用するとき有効な計算ができる。それゆえ従来に
比べ計算の精度が向上する。
尚、上述した実施例においては単精度３２ビツトの乗算
について説明したがこれに限定されるものではない。
について説明したがこれに限定されるものではない。
［発明の効果］
以上詳述したように本発明によれば、浮動小数点データ
の演算結果が表現不可能な程小さ、い値になったときに
は表現不可能フラグを送出し出力結果をＯ又は出力可能
な最小値に設定するようにしたことより、次工程におけ
る演算精度を向上させることができる。
の演算結果が表現不可能な程小さ、い値になったときに
は表現不可能フラグを送出し出力結果をＯ又は出力可能
な最小値に設定するようにしたことより、次工程におけ
る演算精度を向上させることができる。
第１図は本発明の浮動小数点演算装置の一実施例の構成
を示すブロック図、第２図は第１図に示す表現不可能検
出回路の論理回路図、第３図は本発明の浮動小数点演算
装置における演算動作を示す図、第４図は演算を行うデ
ータの構成を示す図、第５図は本発明の浮動小数点演算
装置にて演算可能な範囲を示す図である。 １・・・演算回路、２・・・アンダーフロー検出回路、
３・・・表現不可能検出回路、 １３・・・演算結果送出回路。
を示すブロック図、第２図は第１図に示す表現不可能検
出回路の論理回路図、第３図は本発明の浮動小数点演算
装置における演算動作を示す図、第４図は演算を行うデ
ータの構成を示す図、第５図は本発明の浮動小数点演算
装置にて演算可能な範囲を示す図である。 １・・・演算回路、２・・・アンダーフロー検出回路、
３・・・表現不可能検出回路、 １３・・・演算結果送出回路。
Claims (2)
- （１）浮動小数点データの加減乗除の演算を実行する浮
動小数点演算装置において、 演算結果が浮動小数点演算装置の指数部におけるビット
長では表現不可能な小さい値になったとき、表現不可能
フラグを送出する表現不可能検出回路を備えたことを特
徴とする浮動小数点演算装置。 - （２）上記表現不可能検出回路より表現不可能フラグが
供給されることで出力結果を０又は出力可能な最小値と
して送出する演算結果送出回路を備えた請求項１記載の
浮動小数点演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205897A JPH0370029A (ja) | 1989-08-09 | 1989-08-09 | 浮動小数点演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205897A JPH0370029A (ja) | 1989-08-09 | 1989-08-09 | 浮動小数点演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0370029A true JPH0370029A (ja) | 1991-03-26 |
Family
ID=16514557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1205897A Pending JPH0370029A (ja) | 1989-08-09 | 1989-08-09 | 浮動小数点演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0370029A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07281872A (ja) * | 1994-04-15 | 1995-10-27 | Internatl Business Mach Corp <Ibm> | 効率的な浮動小数点オーバーフローおよびアンダーフロー検出システム |
-
1989
- 1989-08-09 JP JP1205897A patent/JPH0370029A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07281872A (ja) * | 1994-04-15 | 1995-10-27 | Internatl Business Mach Corp <Ibm> | 効率的な浮動小数点オーバーフローおよびアンダーフロー検出システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3076046B2 (ja) | 例外検出回路 | |
| JPH0644225B2 (ja) | 浮動小数点丸め正規化回路 | |
| JP4500358B2 (ja) | 演算処理装置および演算処理方法 | |
| CN109901813B (zh) | 一种浮点运算装置及方法 | |
| JP3313560B2 (ja) | 浮動小数点演算処理装置 | |
| JPH0370029A (ja) | 浮動小数点演算装置 | |
| JP2517064B2 (ja) | 非正規化数の処理方式 | |
| US7051062B2 (en) | Apparatus and method for adding multiple-bit binary-strings | |
| JPS62128331A (ja) | 情報処理装置 | |
| JP3124286B2 (ja) | 浮動小数点数演算装置 | |
| JP3174974B2 (ja) | 浮動小数点演算装置および方法 | |
| JPH0377534B2 (ja) | ||
| JPH0498524A (ja) | 浮動小数点演算装置 | |
| JP2723707B2 (ja) | 正規化回路 | |
| JPH03217938A (ja) | 浮動小数点丸め正規化装置 | |
| JPH06290023A (ja) | 浮動小数点演算装置 | |
| JPH02115926A (ja) | 浮動小数点正規化丸め装装置 | |
| JPS61282928A (ja) | 浮動小数点演算装置 | |
| JPS59140560A (ja) | 浮動小数点乗算器 | |
| JPH0383126A (ja) | 浮動小数点乗算器 | |
| JPS5960637A (ja) | 浮動小数点演算装置 | |
| JPS60235241A (ja) | 浮動小数点加算回路 | |
| JPH03161832A (ja) | 浮動小数点演算回路 | |
| JPH0467652B2 (ja) | ||
| JPS6162931A (ja) | デ−タ処理装置 |