JPH0368631B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、安定化電源として使用されるスイ
ツチング電源回路に関し、特に自励発振方式の
DC−DCコンバータ回路をなすものに関する。

〔発明の概要〕

この発明は、メイントランスの帰還巻線の出力
により可飽和トランスを介して１次側の電流を断
続するスイツチング素子を制御する自励発振方式
のスイツチング電源回路において、上記スイツチ
ング素子のゲート・ソース間あるいはベース・エ
ミツタ間にダイオードとツエナダイオードとを互
い同極側を接続した直列回路を介挿し、そのダイ
オードに並列に抵抗を接続することにより、スイ
ツチング損失を低減すると共に発振周波数変化を
減少させて、安定な発振と電源回路の効率を向上
させるようにしたものである。

〔従来の技術〕

一般に、スイツチング電源回路は、ドロツパ方
式の安定化電源回路と比べて小型軽量で高効率で
あり、広範囲な入力電圧及び負荷の変動に対応で
きる点等で優れている。

このような、スイツチング電流の回路方式とし
ては、従来より他励式パルス幅制御（PWM）方
式の回路と、自励式リンギング・チヨーク・コン
バータ（以下「RCC」という）方式の回路が主
に用いられている。

第８図に示す他励式PWM方式のスイツチング
電源回路は、入力電圧Vinに応じてメイントラン
ス１０の１次側に流れる電流をスイツチング素子
（トランジスタ）１３によつて断続することによ
り、その２次側に発生する電圧をダイオードD₁
によつて整流し、さらにチヨークコイルCHとコ
ンデンサC₁によつて平滑して得た出力電圧Vout
を負荷に供給する。なお、ダイオードD₂はチヨ
ークコイルCHによるサージ電流吸収用である。

そして、この出力電圧Voutを抵抗R₁₁，R₁₂に
よつて分圧して帰還増幅器１１によつて増幅し、
その電圧によつて発振・パルス幅変調回路１２を
制御して、スイツチング素子１３のオン・オフの
デユーテイを制御するようになつている。

この回路は、発振が安定しており、回路設計の
自由度が大きい等の利点があるが、回路が複雑で
部品数が多く、価格が高くなる等の問題がある。

一方、第９図に示す自励式RCC方式のスイツ
チング電源回路は、メイントランス２０に帰還巻
線Lb₁，Lb₂を設け、抵抗R₂₁とダイオードD₂₁〜
D₂₄とツエナダイオードZDによつてスイツチング
素子２３のオン・オフを制御する自励発振の帰還
回路（RCC回路）を形成し、メイントランス２
０の２次側に発生する電圧をダイオードD₁とコ
ンデンサC₁によつて整流・平滑して負荷に供給
する。

なお、Rsは入力電圧Vinが印加された時に起動
パルスを与えるための抵抗である。

この回路は、「ON−OFF方式」（フライバツク
方式）であり、他励式PWM方式に比べて回路が
簡単であるが、メイントランスが大きくなり出力
にリツプルが多く、起動及び発振の安定化が難し
い。

そこで、本願出願人は先にRCC方式の長所を
生かして短所を解決するため、第１０図に示すよ
うに帰還回路に可飽和トランスを挿入した自励式
RCC方式のスイツチング電源回路を出願してい
る（特願昭62−91387号）。

この回路において、メイントランス１の帰還巻
線Lbの出力は、コンデンサC₂，C₃と抵抗R₁とダ
イオードD₃とよりなる結合回路４を通つて可飽
和トランス２の１次側に供給され、コアの飽和特
性によつて２次側に発生する、入力電圧Vinと負
荷電流に応じて変化するパルスによりスイツチン
グ素子（FET）３を制御するようにしたもので、
メイントランス１の２次側L₂に発生する電圧を
ダイオードD₁とチヨークコイルCHとコンデンサ
C₁によつて整流・平滑して負荷に供給する。

この回路は、「ON−ON方式」（フオワード方
式）であり、広範囲な入力及び負荷の変動に対し
ても出力電圧が安定し、高周波化も容易であり、
しかも簡単な回路で安価に提供できるものであ
る。

〔発明が解決しようとする問題点〕

第１０図に示したスイツチング電源回路は、上
記のように第９図に示した自励式RCC方式のス
イツチング電源回路に比べて優れた特徴を備えて
いる。しかしながら、他励式PWM方式のスイツ
チング電源回路に比べれば、効率の点でやや劣る
という問題点があつた。

この効率低下の原因は、オフ時のスイツチング
速度がやや低いことによりスイツチング損失が大
きいためと、入力電圧が高くなるかあるいは出力
電流が減少するに従つて発振周波数が増加するた
め、それに比例して他の回路素子例えばメイント
ランス、整流ダイオード等の損失が増すためであ
る。

この発明は、このような問題点を解決して、可
飽和トランスを用いたスイツチング電源回路の効
率を向上させることを目的とする。

〔問題点を解決するための手段〕

この発明は上記の目的を達成するため、入力電
圧に応じてメイントランスの１次側に流れる電流
をスイツチング素子によつて断続することによ
り、その２次側に発生する電圧を整流及び平滑し
て出力電圧を得るスイツチング電源回路におい
て、メイントランスに設けた帰還巻線の出力によ
り可飽和トランスを介して前記スイツチング素子
を制御する自励発振の帰還回路を形成すると共
に、上記スイツチング素子のゲート・ソース間あ
るいはベース・エミツタ間にダイオードとツエナ
ダイオードとを互いに同極側を接続した直列回路
を介挿し、そのダイオードに並列に抵抗を接続し
たものである。

〔作用〕

この発明によるスイツチング電源回路は、上記
可飽和トランスの２次側出力すなわちトリガ電圧
が反転してスイツチング素子をオフにする時、ツ
エナダイオードに流れる順電流を直列に接続した
ダイオードが阻止することにより、トリガ電圧が
クリツプされずにスイツチング素子のゲートある
いはベースにかかる。その結果、スイツチング素
子のオフ遷移時間が短縮されてスイツチング損失
が減少する。

また同時に、入力電圧上昇や出力電流減少に伴
う発振周波数の増加も抑制され、効率が向上する
ことも確認された。

〔実施例〕

以下、この発明の実施例を図面に基づいて説明
する。

第１図はこの発明の一実施例を示し、第１０図
と対応する部分には同一の符号を付してある。

このスイツチング電源回路は、メイントランス
１の１次巻線L₁の一端をMOS−FETによるスイ
ツチング素子３のソース・ドレイン間を介して接
地し、入力電圧Vinに応じて１次巻線L₁に流れる
電流をスイツチング素子３によつて断続すること
により、２次巻線L₂に発生する電圧をダイオー
ドD₁によつて整流し、チヨークコイルCHとコン
デサC₁によつて平滑した出力電圧Voutを負荷に
供給する。

そのメイントランス１に帰還巻線Lbを設けて
おり、それをコンデンサC₂と抵抗R₁の並列回路
とダイオードD₃との直列回路に、コンデンサC₃
を並列に接続してなる結合回路４を介して、可飽
和トランス２の１次巻線に接続してループ回路と
し、その可飽和トランス２の２次巻線の一端を接
地し、他端をコンデンサC₄と抵抗R₂とを介して
スイツチング素子（FET）３のゲートに接続し
て、自励発振の帰還回路を形成している。

そして、コンデンサC₄と抵抗R₂の接続点Ｐと
アース間すなわち、スイツチング素子３のゲー
ト・ソース間に、ダイオードD₄とツエナダイオ
ードZD₁とを互いに同極側（図示の例ではカソー
ド側）を接続した直列回路を介挿し、そのダイオ
ードD₄に並列に抵抗R₃を接続している。

また、Ｐ点とプラス側入力端子との間に起動パ
ルスを得るための抵抗Rsを接続し、メイントラ
ンス１の１次巻線L₁に並列に残留エネルギ吸収
用のコンデンサC₅（スナバ回路）を接続してい
る。

なお、スイツチング素子３としてバイポーラト
ランジスタを使用する場合には、そのベース・エ
ミツタ間に可飽和トランスの２次側に発生する電
圧をコンデンサC₄を介して印加するので、その
ベース・エミツタ間に、ダイオードD₄とツエナ
ダイオードZD₁の直列回路を介挿することにな
る。

この実施例の作用を説明する前に、可飽和トラ
ンス２の特性及び作用について説明する。

第２図はこの可飽和トランスのみを示し、第３
図はその可飽和コアのＢ−Ｈループ特性の模式図
（ヒステリシス特性）を示す。

この可飽和トランスの１次側電流I₁により励起
磁界Ｈが発生し、その磁束φの変化によつて２次
側に電圧E₂が発生する。すなわち、 E₂∝dφ／dtである。

スタート時にI₁が０から正方向に増加するにつ
れて、Ｈが０から一点鎖線で示したコースを通つ
てＡ点に達する迄E₂として正電圧が発生する。
更にＨがＡ点を越えると可飽和コアが飽和状態と
なり、ＨがＢ点に達したのちI₁が減少していきＨ
がＡ点からＣ点にまで移動してもφは変化しない
のでE₂は０になる。

その後E₁が反転してI₁が負方向に増加し、Ｈが
Ｄ点を過ぎるとE₂として負電圧が発生する。更
にI₁＜０の値によつて例えばＨがEa点に達したの
ちI₁が減少し始めると、ＨはEa点から破線で示し
たコースを通つて戻り始めE₂は０になる。

次に再びI₁が正方向になると、ＨがFa点を過ぎ
てＡ点に達する間E₂として正電圧が発生し、Ａ
点を過ぎるとE₂は０となる。以下E₁が極性反転
する度にループ（Ａ→Ｂ→Ｃ→Ｄ→Ea→Fa→Ａ）
のサイクルィが繰返され、２次側電圧E₂は第４
図ａに示すようになる。

これによつて、第１図のスイツチング素子３は
第４図ｂに示すようにON・OFF制御されること
になる。

ここで、I₁＜０の値が小さければループ（Ａ→
Ｂ→Ｃ→Ｄ→Eb→Fb→Ａ）のようなサイクルが、
I₁＜０の値が大きいとループ（Ａ→Ｂ→Ｃ→Ｄ→
Ec→Ｆ→Ａ）のようなサイクルがそれぞれ繰返
されるため、第４図ｂのOFF時間は主としてI₁＜
０の値によつて決定される。またON時間はI₁＜
０の値によつて決るＦ→Ａの長さ及びI₁＞０の値
によつて変化する。

このように、可飽和トランスのコアの飽和・不
飽和状態をエネルギ伝達のスイツチとして用いる
ことができ、この可飽和トランスのコア材料とし
て非晶質合金（アモルフアス合金）を用いること
により、急俊なＢ−Ｈループ特性が得られ、小さ
な励磁電流で高周波スイツチングが可能になる。

そこで、第１図の実施例の作用を説明する。

入力電圧Vinが印加されると、抵抗Rsを通じて
スイツチング素子３のゲートに起動トリガが与え
られ、このスイツチング素子３がON状態にな
り、メイントランス１の１次巻線L₁に電流が流
れ、２次巻線L₂に起電圧が発生する。

同時に、このメイントランス１の帰還巻線Lb
にも正の起電圧が発生し、結合回路４を通して可
飽和トランス２の１次側にその起電圧に応じた電
流が流れる。

それにより、前述のように２次側に電圧が発生
し、Ｐ点の電位はコンデンサC₄を通してパルス
的に上昇するが、ツエナダイオードZD₁のツエナ
電圧でクリツプされる。その電位は抵抗R₂を通
してスイツチング素子３のゲートに印加されるの
で、スイツチング素子３はON状態を維持する。

その後、可飽和トランス２のコアが飽和状態に
なると、その２次側電圧が０になり、コンデンサ
C₄の電荷によつてスイツチング素子３のゲート
電位が低下し、これをOFF状態にする。

すると、メイントランス１の残留エネルギによ
りその帰還巻線Lbには逆電圧が発生し、結合回
路４を通して可飽和トランス２の可飽和コアを逆
方向に磁化し、それによつて２次側に発生する負
の電圧でＰ点の電位はパルス的に負になる。

第１０図に示した回路例では、Ｐ点が直接ツエ
ナダイオードZD₁に接続されていたから、順電流
が流れてＰ点の電位は−0.5〜−0.7V程度にクリ
ツプされるため、スイツチング素子３のゲートに
蓄積されている電荷の放出に時間を要していた。

この発明による実施例では、ツエナダイオード
ZD₁の順電流はダイオードD₄により阻止され、並
列抵抗R₃によりこの回路に最適な電流値に抑制
されてコンデンサC₄を前と逆方向にチヤージす
る。

従つて、スイツチング阻止３のゲートは、抵抗
R₂を通してパルス的な負電圧（数ボルト程度）
になり、蓄積されている電荷が急速に放出され
る。すなわち、スイツチング素子３のオフ遷移時
間が大幅に短縮され、スイツチング損失が減少す
る。

なお、抵抗R₂は、スイツチオフ速度が過度に
速まるとサージ・ノイズが増加するので、スイツ
チオフ速度を調整するためのものである。この間
スイツチング素子３はOFF状態のままになつて
いる。

再び２次側電圧が０になると、コンデンサC₄
にチヤージされた電圧がＰ点の電位を押上げ、ツ
エナダイオードZD₁のツエナ電圧を越えた瞬間に
電流が流れ、これをトリガとして帰還ループ内の
インダクタンス、キヤパシタンス及び抵抗分によ
る共振のリンギング電圧が発生し、それが、スイ
ツチング素子３を再点弧するトリガパルスとなつ
て、スイツチング素子３が再びON状態になる。

以後、同様な発振動作繰り返えされる。

この時の発振のON時間（スイツチング素子３
がONになつてメイントランス１の１次巻線L₁に
電流を流す時間）は、可飽和トランス２のコアを
飽和に至らしめるまでの時間であるから、結合回
路４のコンデンサC₂，C₃、抵抗R₁を適当な値に
設定すると、メイントランス１の帰還巻線Lbの
起電圧の大きさにより変化する。

すなわち、入力電圧が上昇するか又は負荷が軽
減すると、この帰還巻線Lbの起電圧が上昇し、
可飽和トランス２の励磁電流も増大して可飽和コ
アの飽和が早まり、ON時間が短縮されてメイン
トランス１の２次側に伝送されるエネルギが減少
する。

逆に、入力電圧が低下するか又は負荷が増大す
ると、メイントランス１の帰還巻線Lbの起電圧
が低下し、ON時間が延びてメイントランス１の
２次側に伝送されるエネルギが増大する。

OFF時間（スイツチング素子３がOFFになつ
ている時間）の方は、入力電圧や負荷の変動も幾
分影響するが、主としてメイントランス１の残留
エネルギによる帰還巻線Lbの起電圧とコンデン
サC₃およびスナバ用のコンデンサC₅の値により
決まるため、略一定である。

したがつて、このON時間とOFF時間は、入力
電圧が高く負荷が軽い時には第５図ａに示すよう
にONデユーテイが小さくなり、入力電圧が低く
負荷が重い時には同図ｂに示すようにONデユー
テイが大きくなる。なお、この図から判るように
ONデユーテイが小さくなると発振周波数が高く
なる。

このように、この実施例によれば、メイントラ
ンス１の１次側コンバータ部で大きな入力変動及
び負荷変動を吸収してしまうため、メイントラン
ス１の２次側においては、その出力電圧を単に整
流及び平滑するだけでも、電圧変動の小さい出力
電圧Voutが得られる。

第６図はこの発明の他の実施例を示し、第１図
と同じ部分には同一の符号を付してあり、それら
の説明は省略する。

この実施例も、自励発振の帰還回路によるコン
バータ部分は第１図の実施例と同じであるが、入
力に一般商用電源の交流80〜270Vを用い、それ
を全波整流回路を形成するブリツジ型ダイオード
D₅によつて整流し、コンデンサC₆によつて平滑
して直流入力電圧Vinを得るようにしており、メ
イントランス１′には３個の２次巻線L₂，L₃，L₄
を巻回し、それぞれ出力回路５，６，７を形成し
て３種類の出力電圧V₁〜V₃を得るようにしてい
る。

出力回路５は、第１図の実施例における出力回
路と同じであり、前述のようにコンバータ部分で
入力及び負荷の変動を吸収して略安定化された準
安定化直流電圧V₁を出力する。

出力回路６は、出力回路５と同様な整流・平滑
回路の出力側に、一般に多用されているドロツパ
方式の安定化回路８を設けて、負荷変動に対する
安定性を高めた安定化直流電圧V₂を得る。

出力回路７は、メイントランス１′の２次巻線
L₄に発生するパルス状の出力電圧をマグアンプ
素子MAを介してからダイオードD₆によつて整流
し、チヨークコイルCHとコンデンサC₇によつて
平滑して、安定化直流電圧V₃を得る。なお、ダ
イオードD₇はチヨークコイルCHによるサージ電
圧吸収用である。

９はマグアンプ制御用帰還増幅器であり、出力
電圧V₃の大きさに応じた制御電流Isをダイオー
ドD₈を介して出力し、メイントランス１′がOFF
状態で２次巻線L₄に起電圧が発生しない時に、
その制御電流Isをマグアンプ素子MAに矢示方向
に流して制御磁束を発生させ、次にメイントラン
ス１′がON状態になつて２次巻線L₄に起電圧が
発生した時、マグアンプ素子MAのＢ−Ｈループ
特性により出力側で電圧が立上るタイミングを遅
らせて、パルス状出力電圧をパルス幅制御する。

すなわち、出力電圧V₃が高くなるとマグアン
プ素子MAを通したパルス電圧のパルス幅を第７
図ｂに示すように小さくするように制御して実効
値を低下させ、出力電圧V₃が低くなるとそのパ
ルス幅を同図ａに示すように大きくするように制
御して実効値を高め、直流化した出力電圧V₃が
常に一定になるようにする。

このように、第１図の実施例より一層安定した
出力電圧を得るには、個々の負荷変動の一部を吸
収するマグアンプ素子MA及びその制御用帰還増
幅器９、あるいはドロツパ方式の安定化回路８等
を付加すれば良いが、その入力電圧は略安定化さ
れているので各安定化回路の負担は小さく、小型
低損失化ができる。

この実施例において、入力は一般商用交流電源
80〜270V、出力20W、スイツチング中心周波数
150KHzとした場合、ダイオードD₄に並列に挿入
する抵抗R₃の値は数百Ω乃至数KΩの範囲で安定
した発振が得られたが、この最適抵抗値は電源回
路の仕様あるいは他の各素子の特性によつて変化
するものであり、この範囲に限定されるものでは
ない。

上記の条件下で、ダイオードD₄および抵抗R₃
を省いた回路と、この実施例との効率を比較する
と、電源電圧が100VACの時には71％が75％に、
240VACの時には62％が80％に、それぞれ大きく
改善されたことを確認することが出来た。

殊に、電源電圧が高い方で効率の改善が著しい
ことは、ダイオードD₄および並列抵抗D₃を設け
たことにより、単に、スイツチング損失が低減し
た効果のみでないことを示している。

すなわち、スイツチング素子３のオフ時にメイ
ントランス１′の残留磁束エネルギの放出によつ
て生ずる電流の一部がツエナダイオードZD₁に流
れていたものが、ダイオードD₄の挿入によつて
全てスナバ回路に流れ、エネルギが有効に使用さ
れると共に、それに伴つて発振周波数すなわちス
イツチング回数の増加が抑制され、他の回路素子
のスイツチング損失の増加も抑えられる。

このような効率の向上により、運転費の低減と
同時に発熱が減少するので、各素子の寿命が伸
び、危機の信頼性が向上する。また、放熱板面積
が小さくてよいので機器の小型化が可能する。

〔発明の効果〕

以上説明してきたように、この発明によるスイ
ツチング電源回路は簡単な回路で広範囲入力対応
の定電圧電源回路を構成でき、入力電圧及び負荷
の変動に対して安定性が高く、且つ効率が優れて
いるので電源の小型・軽量化及び低価格化が容易
になる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すスイツチン
グ電源回路の回路図、第２図乃至第５図は第１図
の実施例の動作を説明するための説明図、第６図
はこの発明の他の実施例を示す回路図、第７図は
同じくそのマグアンプ素子によるパルス幅制御の
説明に供する波形図、第８図は従来の他励式パル
ス幅制御（PWM）方式のスイツチング電源回路
の例を示す回路図、第９図は従来の自励式リンギ
ング・チヨーク・コンバータ（RCC）方式のス
イツチング電源回路の例を示す回路図、第１０図
は帰還回路に可飽和トランスを使用した自励式
RCC方式のスイツチング電源回路を例を示す回
路図である。 １，１′……メイントランス、２……可飽和ト
ランス、３……スイツチング素子、４……結合回
路、５〜７……出力回路、８……ドロツパ方式の
安定化回路、９……マグアンプ制御用帰還増幅
器、L₁……１次巻線、L₂〜L₄……２次巻線、Lb
……帰還巻線、ZD₁……ツエナダイオード、D₄…
…ダイオード、R₃……並列抵抗。

Claims (1)

1. 【特許請求の範囲】 １ 入力電圧に応じてメイントランスの１次側に
   流れる電流をスイツチング素子によつて断続する
   ことにより、その２次側に発生する電圧を整流及
   び平滑して出力電圧を得るスイツチング電源回路
   において、 前記メイントランスに設けた帰還巻線の出力に
   より可飽和トランスを介して前記スイツチング素
   子を制御する自励発振の帰還回路を形成すると共
   に、前記スイツチング素子のゲート・ソース間あ
   るいはベース・エミツタ間にダイオードとツエナ
   ダイオードとを互いに同極側を接続した直列回路
   を介挿し、前記ダイオードに並列に抵抗を接続し
   たことを特徴とするスイツチング電源回路。