JPH0368290A - インタレース／ノンインタレース変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［１要］ インタレース′Ｉ″Ｖ信号を時間軸を補正しつつノンイ
ンタレース画像信号に変換するインタレース／ノンイン
タレース変換回路に関し。

回路規模の小型化を図ることを目的とし。

インタレース画像信号の基準フィールド信号と従属フィ
ールド信号をそれぞれ保持する二つのフィールドメモリ
を有する第１．第２の二つのメモリ対、第１．第２のメ
モリ対の従属側フィールトメモリから読み出したデータ
により現フレームとその隣接フレームの従属フィー」レ
ド信号の平均値をとる平均化回路、および、第１または
第２のメモリ対の基準側フィールドメモリからの読み出
しデータまたは平均化回路からの平均値を選択して出力
する選択回路を具ｍａ　Ｌ　、第１．第２のメモリ対に
は入力画像信号がフレーム毎に交互に書き込まれ１選択
回路は該第１または第２のメモリ対の基準側フィールド
メモリからの現フレームの基準フィールド信号と、平均
化回路からの平均値とを交互に選択することによりノン
インタレース画像信号を生成するように構成される。

［産業上の利用分科］ 本発明はインタレース゛ｌ″Ｖ信号を時間軸補正しつつ
ノンインタレース゛「Ｖ信号に変換するインタレ−＝ス
／ノンインタレース変換回路に関する。

近年、１゛Ｖ信号に対して種々の画像処理が行われるよ
うになっており、このＴ　Ｖ信号の処理はノンインタレ
ース信号の形態で行うことがｔ流となっている。このた
め、ＮＴＳＣ方式等のようなインクレース方式の′ＦＶ
信号をフレームメモリ等を用いて一旦、ノンインタレー
ス方式ＴＶ信号に変換する必要があり、この目的にイン
タレース／ノンインタレース変換回路が用いられている
。

さらに最近では、インクレース走査のフィールド間で発
生する時間的なずれを補正する時間軸補＋ＥＩ能が、こ
のインタレース／ノンインタレース変換回路に備えられ
るようになっている。この時間軸のずれとは、第６図に
示されるように１例えばｎ番目のフレームの奇数フィー
ルドと偶数フィールドとをノンインタレースに変換する
場合、単にそのｎ番目のフレームの奇数フィールドメモ
リと（ｉｌｌｌ　ＷＲフフィルドＥＦ、とを組み合わせ
るだけでは、奇数フィールドの画像に対して偶数フィー
ルドの画像が１フィ一ルド時間だけ遅れているため、同
一　フレーム内の奇数フィールド画像と偶数フィールド
画像の間に時間的なずれが生じることである。

この時間軸のずれを補正する方法としては以下のものが
ある。すなわち１例えばｎ番目のフレムの奇数フィール
ドメモリを基準としてノンインタレース方式ＴＶ信号を
生成する場合、この奇数フィールド間Ｆ、を挟む２つの
偶数フィールド。

すなわちｎ番目のフレームの偶数フィールドメモリと（
ｎ−１）番目のフレームの偶数フィールドＥｉｎ、−，
との平均値を求め、この平均化した平均化偶数フィール
ドデータＥＦｏをｎ番目のフレームの偶数フィールドと
して用いて奇数フィールドデータと組み合わせれば、ｎ
番目のフレームの奇数フィールドＯＦ、、との間の時間
的なずれが緩和されることになり、よって時間軸補正を
行いつつインクレース／ノンインタレース変換回路がな
されたことになる。

以上のようなインタレース／ノンインタレース変換を行
う変換回路は、小さな回路規模で構成できることが必要
とされている。

［従来技術］ 第４図には従来のインクレース／ノンインタレース変換
回路（以下、Ｉ／Ｎｌ変換回路と略称する）が示される
。図において、１１．＋２，２１．２２はＦＩＦＯメモ
リ等からなるフィールドメモリ、３はセレクタ、６はフ
レームメモリ、７は・Ｖ、白化回路、８はセレクタ、９
は制御回部である。

フィールドメモリ１１と１２はメモリ対１を形成してお
り、メモリ１１に奇数フィールド間　Ｖ　（３号が、ま
たフィールドメモリ１２に偶数フィールドＴ　Ｖ信号が
それぞれ保持され、それによりメモリ対ｌに１フレ一ム
分のＴ　Ｖ　信号が保持されるように々っている。同様
にフィールドメモリ２１と２２でもう一つのメモリ対２
を形成しており、同じくフィールドメモリ２１に奇数フ
ィールドＴＶ信号、フィールドメモリ２２に偶数フィー
ルドＴＶ信号がそれぞれ保持される。そして人力される
′１゛Ｖ信号はｌフレーム毎に交互にこれらメモリ対ｌ
と２に書き込まれていく。

制御油部９はフィ・−ルビメモリ１１，１２．２１．２
２に与える身込み信号Ｗｌ　１．Ｗｌ　２．Ｗ２１、Ｗ
２２と読出し信号Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２を制
御すると共に、セレクタ３．８の切換えタイミングを制
御する回路である。セレクタ３はフィールドメモリ１１
．１２．２１．２２からの信号を選択してノンインタレ
ースＴＶ信号に変換し出力する回路である。またフレー
ムメモリ６はｌフレーム分のノンインタレースＴＶ信号
を保持する回路であり、平均化回路７は人力信号のｑｔ
均値をとる回路である。

この従来例回路の動作が第５図を発明しつつ以下に説明
される。ここで第５図は制御部９から出力される３）込
み信号および読出し信号のタイムチャートであり１各信
号が“Ｌ°゛レベルの時にそれぞれの動作がイネーブル
にされるものとする。

いま、（ｎ−２）番目〜（ｎ＋１）番目のフレームのＴ
　Ｖ　（ｊｑ号が順次に人力され、これらがメモリ対１
．２に交Ｇに暑き込まれていくものとする。すなわち、
（ｎ−２）フレーム目のＴ　Ｖ　（ｆｆｉ号はメモリ対
１に書き込まれ、このうち、フィールドメモリ１１には
重数フィールドＩＳ号ＯＦ、、−２が、またフィールド
メモリ１２には偶数フィールド（Ｉｊ号ＩＥ　Ｉ？。−
２がそれぞれ苫き込まれる。同様にして（ｎ−１）フレ
ーム［ＩのＴＶ信号はメモリ対２にｋき込まれる。

さらにこれらメモリ対１．２の保持データは読み出し信
号Ｉｔ　ｌ　ｌ、　　Ｒ１２，Ｒ２１，Ｒ２２によりｉ
フレームｈｊに交ＢＨに読み出され、更にセレクタ３で
Ｉ／Ｎ！変換された後にセレクタ８へ送り出され、同特
にフレームメモリ６に１賄次に保持される。

いまメモリ対ｌにｎフレーム目の′ｒＶ信号が保持され
、フレームメモリ６には１１ｉ１サーｒクルでメモリ対
２から読み出された（ｎ−１）フレーム［１の’Ｔ’　
Ｖ　＋、￥号が保持されているちのとする。ここではｎ
フレームロの奇数フィールドＯＦ、、を基ｌ￥とじてｒ
ｌフレーム１」のノンインタレース′］゛■信号を生成
するちのとする。

ｎフレーム目の計数フィールド信号ＯＦ、はフィールド
メモリ１１から読み出され、これがセレクタ３とセレク
タ８の入力端子ａを介してブタ出力される。一方、ｎフ
レーム目の偶数フィールド信号Ｅ　Ｆ　、はフィールド
メモリ１２から読み出され、セレクタ３を介して平均化
回路７に入力される。この平均化回路７ではフレームメ
モリ６から読み出された（ｎ−ｔ）フレーム目の同ライ
ンの偶数フィールド信号ＥＦ、、との平均値が求められ
、その１Ｆ均化偶数フイ一ルド信号ＥＦｎがセレクタ８
の入力ｉｂを介してデータ出力される。

これによりセレクタ８の出力側には、ｎフレーム目の奇
数フィールド信号ＯＦｎと、（ｎ−１）およびｎフレー
ム［」の偶数フィールド４：、号ＥＦｏ、□、、ＥＦ、
の平均化偶数フィールド信号Ｔ「。とで形成されるｎフ
レーム目の時間軸補正されたノンインタレース′ｒ■信
号が得られることになる。

［発明が解決しようとする課題］ 従来のＩ／Ｎｌ変換回路は、フｆ−ルド信号の゛Ｖ均ｆ
直を永めるために、　ｉｉｉ′ｉフレームの゛「■１４
弓を保持するフレームメモリ６が必要であり６その分１
回路規模が大きくなっている。

したがって本発明の目的は、フレームメモリを削減した
回路構成で同じ機能を実現することにより９回路規模の
小型化を図ることにある。

【課題を解決するためのｆ段） 第１図は本発明に係る原理説明図である。

本発明に係るインタレース／ノンインタレース変換回路
は、インクレース画像信号のＭ準フィルド信号と従属フ
ィールド信号をそれぞれ保持する二つのフィールドメモ
リ３１．３２；４１，４２をイ１する第１．第２の二つ
のメモリ対３０，４０、第１．第２のメモリ対３０．４
０の従属側フィールドメモリ３２．４２から読み出した
データにより現フレームとその隣接フレームの従属フィ
ールドｆ４号の平均値をとる平均化回路５１゜および、
第１または第２のメモリ対３０．４０の基準側フィール
ドメモリ３１．４１からの読出しデータまたはモ均化回
路５１からの５Ｖ−白値を選択して出力する選択回路５
２を具備し、第１．第２のメモリ対３０．４０には入力
画像信号がフレーム毎に交互に濃き込まれ１選択回路５
２は第１または第２のメモリ対３０．４０の基準側フィ
ールドメモリ３］、４！からの現フレームの基慴フィー
ルド信号と、−Ｌ白化回路５１からの平均値とを交互に
選択することによりノンインタレースｔ＋ｒｉｉ　（Ｖ
ａ　ｆｔｊ号を生成するように構成される。

［作用１ インクレース画像信号の奇数フィールド信号または偶数
フィールド信号のいずれか一方を基準フィールド信号と
し、残りの他方を従属フィールド信号とする。

例えばｎフレーム目の基準フィールド信号に対し、その
両側にある従属フィールド信号のＶ白値をとって、その
平均値と上述の基準フィールド信号とを１ラインずつ交
互に抑大して組み立てるようにすれば時間補正されたノ
ンインタレース画像信号を生成することができる。

これを行うために、従属側のフィールドメモリ３２．４
２に従属フィールド信号を順次に書き込み、これらフィ
ールドメモリ３２．４２から連続した２フレームの従属
フィールド信号を同時に読み出し、その両者の平均値を
平均化回路５１で求める。この平均値と、基準側フィー
ルドメモリ３Ｉまたは４１から読み出した基準フィール
ド信号を選択回路５１で交互に選択して出力することに
よりノンインタレース画像信号を生成する。

［実施例１ 以下１図面を参照して本発明の詳細な説明する。

第２図には本発明の一実施例としての時間軸補正機能を
備えたインタレース／ノンインタレース変換回路が示さ
れる。

第２図において、フィールドメモリ１１．］２．２１．
２２は前述同様のメモリ回路であって、フィールドメモ
リ１１．１２でメモリ対１を、フィールドメモリ２１．
２２でメモリ対２をそれぞれ形成しており、入力された
ＴＶ信号がフレーム毎に交互に書き込まれるものである
。また奇数フィールド信号ＯＦかフィールドメモリ１１
．２１に、偶数フィールド信号ＥＦがフィールドメモリ
１２．２２に書き込まれることも前述と同じである。

奇数側のフィールドメモリ１１．２１からの読出しデー
タはそれぞれセレクタ３に入力されており、一方、偶数
側のフィールドメモリ１２．２２の読出しデータはそれ
ぞれ平均化回路４に入力され、ここで両者の平均値が求
められるようになっている。この平均化回路４の出力は
セレクタ３に入力される。

制御部５は各フィールドメモリ１１，１２．２１．２２
に対する書込み信号ＷＩ　１．Ｗｌ　２．Ｗ２１、Ｗ２
２と読出し信号Ｒ１１，Ｒ１２，Ｒ２＋、Ｒ２２を発生
すると共に、セレクタ３の切換え信号ＳＥＬを発生して
おり、それによりセレクタ３によるＩ／ＮＩ変換を実現
している。

この実施例装置の動作が第３図を参照して以下に説明さ
れる。第３図は制御油部５から出力される吉込み信号お
よび読出し信号のタイムチャートである。

第３図において、入力された（ｎ−２）フレーム目〜（
ｎ−１）フレーム目の各ＴＶ信号はメモリ対１．２に交
互に書込まれていく。すなわち。

例えばｎフレーム目の軒数フィールド信号ＯＦ。

はフィールドメモリ＋１に、偶数フィールド信号ＥＦ、
はフィールドメモリ１２．にそれぞれさき込まれ１次の
サイクルで入力された（ｎ＋１）フレーム目の分散フィ
ールド信号Ｅ　Ｆ　ｏ、、はフィールドメモリ２１に、
偶数フィールド信号ＥＦ、、。

はフィールドメモリ２２にそれぞれ書き込まれ。

以降、同様な動作を繰り返す。

ここで、ｎフレーム目を現フレームとし、このｎフレー
ム目のインクレース画像信号を時間軸補正されたノンイ
ンタレース画像信号に変換するものとする。いまｎフレ
ーム１」のＴＶ信号がメモリ対ｌに保持されているもの
とすると、メモリ２にはその前フレームである（ｎ−１
）フレームロの′ＦＶ信号が保持されている。

まず、フィールドメモリ１１からはｎフレーム［］の奇
数フィールド信号ＯＦ、１が奇数ラインのタイミングで
順次に読み出されてセレクタ：３に出力される。同時に
、フィールドメモリ１２と２２からは］１フレーム目の
１出敦フイ一ルド信号ＥＦ、と（ｎ　−１）フレームロ
の偶数フィールド信号ＥＦｎ−１とが偶数ラインのタイ
ミングで順次に読み出されて′ＩＬ均化同化回路４力さ
れ、ここで両δＥ）　ｎ−１とＥＦ、、が平均化されて
セレクタ３に出力される。

セレクタ３はフィールドメモリ１１からの奇数フィール
ド信号ＯＦｎと平均化回路４からの！Ｆ均白化数フフィ
ルド信号Ｗ、とを１ラインずつ交互に選択して出力する
ことにより、ｎフレームロのノンインタレースＴＶ信号
を生成する。

以上の動作を繰り返すものであり、（ｎ＋１．）フレー
ム１′］については、フィールドメモリ２ｔの１１数フ
イ一ルド伝号ＯＦｎ、、を７！　準としてｌ　／　ＮＩ
変換が行われることになる。

このように−上述の例では、偶数フィールドは［１，偶
数Ｉｔ＋ｌ＋フィールドメモリに、１３き込まれた後２
度ずつ同じデータが読み出されて・ド均化偶数フィール
ド信号が’ｈ成されていくことになる。

本発明の実施にあたっては抽々の変形形態がｉｉ（能で
ある。例えば上述の実施例では０数フイ一ルド信号を基
準として、偶数フィールド信号の十−均ｆ／！データを
生成し、それを用いてＩ／Ｎｌ変換を行−）でいるが、
勿論、佃数フィールド信「；−を１．（準として奇数フ
ィール１１４号の平均値を作成して１／Ｎ＋変換を行っ
てもよく、その場合はｒｌル−ム［」の偶数フィールド
をに＄　２４１とすると、！Ｖ、均化ごｆ数フィールド
ｆｉｇ　”ｔはｎフレームロと（「）＋１）フレームロ
の奇数フィールド信号の平均値を用いることになる。

［発明の効果］ 以−Ｅ説明したように１本発明によれば、従来必要であ
ったフレームメモリを削減した構成で時間軸補正された
Ｉ／Ｎｌ変換を行うことが可能になり、それによりＦ１
１路規模の小型化を図ることができるものである。

１．２・・・メモリ対 ３．８・・・セレクタ ４．７・・・平均化回路 ５．９・−・制御部 ６・・・フレームメモリ ＋１．１２，２１．２２・・・フィ ルドメモリ

【図面の簡単な説明】

第１図は本発明に係る原理説明図。 第２図は本発明の一実施例としてのインタレス／ノンイ
ンタレース変換回路を示すブロック図 第３図は実施例回路の１ｌｉｌｌ　ｉ計部から出力され
るＪ￥込み／読出し信りのタイムチャート。 第４図は従来のインタレース／ノンインタレース変換回
路を示すブロック図。 第５図は従来回路の制（計部から出力される６吟込み／
読出し１５号のタイムチャート、および。 第６図は時間軸補正の説明図である。 図において。

Claims (1)

1. 【特許請求の範囲】 インタレース画像信号の基準フィールド信号と従属フィ
   ールド信号をそれぞれ保持する二つのフィールドメモリ
   （３１、３２；４１、４２）を有する第１、第２の二つ
   のメモリ対（３０、４０）、 該第１、第２のメモリ対（３０、４０）の従属側フィー
   ルドメモリ（３２、４２）から読み出したデータにより
   現フレームとその隣接フレームの従属フィールド信号の
   平均値をとる平均化回路。 （５１）、および、 該第１または第２のメモリ対の（３０、４０）の基準側
   フィールドメモリ（３１、４１）からの読み出しデータ
   または該平均化回路（５１）からの平均値を選択して出
   力する選択回路（５２）を具備し、 該第１、第２のメモリ対（３０、４０）には入力画像信
   号がフレーム毎に交互に書き込まれ、該選択回路（５２
   ）は該第１または第２のメモリ対（３０、４０）の基準
   側フィールドメモリ（３１、４１）からの現フレームの
   基準フィールド信号と、該平均化回路からの平均値とを
   交互に選択することによりノンインタレース画像信号を
   生成するように構成されたインタレース／ノンインタレ
   ース変換回路。