KR20000044786A - 디지탈 텔레비젼의 영상 데이터 보간 장치 - Google Patents

Abstract

본 발명은 디지탈 텔레비젼에서 디지탈 영상 데이터를 1:2 보간하는 장치에 관한 것이다. 본 발명의 보간 장치는 제 1 버스와 제 2 버스에 연결되어 있는 듀얼 포트 메모리와, 시스템 클럭의 매 클럭주기마다 보간 필터로부터 출력되는 보간된 데이터를 상기 제 1 및 제 2 버스에 교번적으로 분배하는 데이터 분배부와, 시스템 클럭의 격행되는 제 1 교번 클럭주기마다 상기 듀얼 포트 메모리에 저장된 데이터를 상기 제 1 버스에 출력하고, 격행되는 제 2 교번 클럭주기마다 상기 제 1 버스상의 보간 데이터가 상기 듀얼 포트 메모리에 저장되도록 하며, 상기 제 2 교번 클럭 주기마다 상기 제 2 버스상의 보간 데이터가 상기 듀얼 포트 메모리에 저장되도록 하는 제어부를 포함한다.

따라서, 영상 데이터를 1:2 비율로 보간처리하는 디지탈 텔레비젼에서 보간 데이터를 저장하기 위한 별도의 필터 메모리 대신 듀얼 포트 메모리를 이용하여 저장함으로써, 시스템 메모리 자원을 절감할 수 있다.

Description

디지탈 텔레비젼의 영상 데이터 보간 장치

본 발명은 디지탈 텔레비젼의 신호처리 장치에 관한 것으로, 보다 상세하게는 디지탈 영상 데이터를 다운 샘플링하여 보간처리하는 장치에 관한 것이다.

현대사회의 대표적인 매체중의 하나인 텔레비젼은 디지탈 시대의 도래와 함께 디지탈 기술을 도입하여 발전하고 있으며, 근래에는 고화질 텔레비젼(HDTV)과 같은 디지탈 텔레비젼으로 발전되어 가고 있다. HDTV와 같은 디지탈 텔레비젼은 기존의 아날로그 텔레비젼에 비하여 선명도가 다섯배, 컴팩트 디스크 수준의 음질, 화면의 가로 비율을 늘려 현장감을 최대한 살려줄수 있는 새로운 미디어로써 주목받고 있다.

텔레비젼의 화면의 질은 수신기가 받아들이는 신호에 비례하기 때문에, 스크린을 아무리 크게 만들 수 있다고 하여도 받는 정보의 양이 같다면 화면은 흐릿해져 화질은 더욱 떨어지게 되므로, 더 좋은 화질의 화상을 얻기위해서는 프레임을 형성하는 주사선의 수를 늘려주는 기법을 사용한다. 잘 알려진 바와 같이, 미국의 NTSC 표준은 주사선수가 525개 이고, 유럽의 PAL 및 SECOM 방식은 625 선을 가지고 있는데 반하여, 현재 HDTV와 같은 디지탈 텔레비젼은 기존의 아날로그 텔레비젼의 주사선 수를 2배로 늘려 최소한 5배 더 많은 정보를 제공할 수 있고, 화질을 극적으로 향상시킬 수 있다.

디지탈 텔레비젼에 영상 신호를 디스플레이하기 위해서는 일련의 이미지 "프레임"으로 구성된 이미지 신호를 디지탈 형태로 변화하여 디지탈 텔레비젼으로 전송되어야한다. 그러나 종래의 전송 채널의 사용가능한 주파수 영역은 제한되어 있으므로, 많은 양의 디지탈 데이타를 전송하기 위해서는 전송되는 데이타를 압축하여 그 양을 줄여준다. 이러한 압축 기법 중에서, 확률적 부호화 기법과 시간적, 공간적 압축기법을 결합한 하이브리드 부호화 기법이 가장 효율적인 것으로 알려져 있다. 이러한 부호화 방식을 이용하여 압축된 영상 신호는 수신측으로 전송되어 복호화됨으로써 원하는 영상 신호로서 재생된다.

한편, 디지탈 텔레비젼은 1920 x 1080 라인의 해상도를 가지고 있지만, 복호화된 디지탈 영상 데이터는 640 x 480 또는 704 x 480 라인의 해상도로 인가되기 때문에, 이를 디지탈 텔레비젼의 해상도 1920 x 1080 라인에 맞게 하기위해서는 보간 필터를 이용하여 필요한 영상 데이터를 업 필터링(up filtering) 방식으로 보간하여 생성시켜 주어야한다. 영상 데이터의 보간은 하나의 영상 데이터, 즉 픽셀 데이터를 이용하여 적어도 한 개 이상의 새로운 픽셀 데이터를 생성하는 것으로, 통상적인 보간의 원리는 일련의 화소 데이터간의 중간값을 선택하여 보간된 화소값을 만들어주는 방식이 사용되고 있다. 전형적인 보간 필터 장치는 디지탈 영상 데이터를 수신하여 저장하는 데이터 메모리와 데이터 메모리로부터 판독되는 다수개의 디지탈 영상 데이터, 즉 화소 데이터를 이용하여 필요로하는 중간 화소 데이터를 보간하여 새로운 화소 데이터를 만들어내는 보간 필터로 구성된다. 이때 보간 필터에 의해 보간된 화소 데이터는 새로운 화소 데이터의 보간을 위하여 필터 메모리내에 저장된다.

그러나, 보간 장치가 1:2 보간 필터링 처리를 수행하는 경우, 데이터 메모리에서 판독되는 데이터의 수는 보간되는 데이터에 비하여 절반에 지나지않기 때문에 실제 메모리의 시스템 버스를 이용하는 시간은 1/2밖에 되지않는다. 이러한 이유로 전체 시스템의 제어가 복잡해지고 시스템 버스 자원의 낭비가 초래되고 있으며, 영상 데이터의 저장을 위한 데이터 메모리이외의 보간 필터 메모리를 별도로 사용하므로 메모리가 두배로 사용되고 있다는 문제가 있다.

그러므로, 본 발명은 상술한 문제를 해결하고자 안출된 것으로, 디지탈 영상 데이터 보간 장치에서 메모리 자원을 활용하기 위한 디지탈 영상 데이터 보간 장치를 제공하는 것을 그 목적으로 한다.

상술한 목적을 달성하기위한 본 발명에 따른 디지탈 영상 데이터의 보간 장치는: 제 1 버스와 제 2 버스에 연결되어 있는 듀얼 포트 메모리; 입력되는 영상 데이터를 이용하여 이들로부터 보간된 하나의 영상 데이터를 출력하는 보간 필터; 시스템 클럭의 격행 주기마다 상기 듀얼 포트 메모리로부터 출력되어 상기 제 1 버스상에 로딩되는 영상 데이터를 매 클럭마다 시프트하여 상기 보간 필터로 제공하는 시프트 레지스터; 상기 시스템 클럭의 매 클럭주기마다 상기 보간 필터로부터 출력되는 보간 데이터를 상기 제 1 및 제 2 버스에 교번적으로 분배하는 분배 수단; 상기 시스템 클럭의 격행되는 제 1 교번 클럭주기마다 상기 듀얼 포트 메모리에 저장된 데이터를 상기 제 1 버스에 출력하고, 격행되는 제 2 교번 클럭주기마다 상기 데이터 분배 수단에 의해 상기 제 1 버스상에 로딩된 보간 데이터가 상기 듀얼 포트 메모리에 저장되도록 동일 어드레스 신호를 반복적으로 생성하고, 상기 제 2 교번 클럭 주기마다 상기 데이터 분배 수단에 의해 상기 제 2 버스상에 로딩된 상기 보간 데이터가 상기 듀얼 포트 메모리에 저장되도록 어드레스 신호를 발생하는 제어수단을 포함하는 것을 특징으로 한다.

도 1은 본 발명에 따라 구성된 디지탈 텔레비젼의 데이터 보간 장치의 블록 구성도,

도 2는 도 1의 데이터 보간 장치의 동작 타이밍도.

<도면의 주요부분에 대한 부호의 설명>

10 : 듀얼 포트 메모리 30 : 시프트 레지스터

40 : 보간 필터 50 : 데이터 분배부

100 : 제어부

이하 본 발명은 첨부된 도면을 참조하여 다음과 같이 상세히 설명될 것이다.

도 1는 본 발명에 따른 디지탈 텔레비젼의 영상 데이터 보간 장치의 블록 구성도를 도시한다. 본 발명의 데이터 보간 장치는 1:2 보간 처리를 수행하는 장치로서, 듀얼 포트(dual port) 메모리(10), 시프트 레지스터(30), 보간 필터(40), 데이터 분배부(50) 및 제어부(100)를 포함한다.

듀얼 포트 메모리(10)는 기억되는 데이터의 입구와 판독되는 데이터의 출구가 공용으로 되어 있는 형식의 기억 장치로서, 그의 제 1 입/출력 단자측에는 보간 필터(40)의 입력측에 연결된 제 1 버스(22)가 연결되며, 그의 제 2 입/출력 단자측에은 보간필터(40)의 출력측에 연결된 제 2 버스(22)가 연결된다. 듀얼 포트 메모리(10)은 하기 설명되는 제어부(100)의 제어하에 도 2a의 시스템 클럭(CLK)의 격행되는 제 1 클럭주기마다 영상 데이터를 제 1 입/출력 단자를 통하여 제 1 버스(22)에 출력하고, 격행되는 제 2 클럭주기마다 보간 필터(40)로부터 출력되어 제 1 버스(22)상에 실린 보간 데이터를 제 1 입/출력 단자를 통하여 수신한다. 또한, 듀얼 포트 메모리(10)는 도 2a의 시스템 클럭(CLK)의 격행되는 제 2 클럭주기마다 보간 필터(40)로부터 출력되어 제 2 버스(24)상에 실린 보간 데이터를 제 2 입/출력 단자를 통하수신한다.

시프트 레지스터(30)는 듀얼 포트 메모리(10)로부터 도 2a의 시스템 클럭(CLK)의 격행되는 제 1 클럭주기마다 제 1 버스(22)를 통하여 전달되는 영상 데이터를 순차적으로 시프트하고, 시프트되는 데이터를 보간 필터(40)에 제공하는 기능을 수행한다.

보간 필터(40)는 시프트 레지스터(30)로부터 제공되는 n개의 영상 데이터를 보간 처리함으로써 보간된 데이터를 순차적으로 생성한다. 보간 필터(40)가 새로운 보간 데이터를 생성하는 동안 이전에 생성된 보간 데이터는 데이터 분배부(50)로 출력된다.

데이터 분배부(50)는 시스템 클럭(CLK)의 매 클럭 주기마다 보간 필터(40)로부터 출력된 보간 데이터를 듀얼 포트 메모리(10)에 의해 점유되어있지않은 제 1 및 제 2 메모리 버스(22 및 24)상에 교번적으로 실어줌으로써 보간 데이터가 듀얼 포트 메모리(10)내에 순차적으로 저장되도록 한다. 이러한 데이터 분배부(50)는 보간 필터(40)와 메모리 블록(10 및 20)사이에 병렬로 연결된 두개의 3-상태 버퍼(52, 54), 인버퍼(56) 및 2-진 카운터(60)를 구비한다.

각각의 3-상태 버퍼(52, 54)는 보간 필터(40)의 출력을 각기 대응하는 버스(22, 24)를 통하여 듀얼 포트 메모리(10)로 전달한다. 2-진 카운터(60)는 시스템 클럭(CLK)을 카운트하여, 2번째 클럭마다 클리어됨으로써, 매 클럭 주기마다 버퍼 인에이블 신호와 버퍼 디스에이블 신호를 출력한다. 2-진 카운터(60)의 출력은 직접 3-상태 버퍼(54)의 제어단자에 연결되고, 또한 인버퍼(56)를 통하여 3-상태 버퍼(54)의 제어단자에 연결된다. 따라서, 2-진 카운터(60)에 의해 3-상태 버퍼(54)가 시스템 클럭(CLK)의 제 1 클럭주기동안 인에이블 상태가 되고, 이와 반대로 시스템 클럭(CLK)의 제 2 클럭주기동안 3-상태 버퍼(52)가 인에이블되는 방식으로, 두 개의 3-상태 버퍼(52, 54)는 교번적으로 인에이블됨으로써, 보간 필터(40)의 출력이 제 1 및 제 2 버스(22 및 24)에 교번적으로 로딩되게 한다.

제어부(100)는 도 2a에 도시된 시스템 클럭(CLK)의 매 클럭 주기마다 듀얼 포트 메모리(10)로부터 판독된 영상 데이터와 보간 필터(40)로부터 출력된 보간 데이터가 교번적으로 제 1 버스(22)상에 로딩되게하고, 또한, 보간 필터(40)로부터 출력된 보간 데이터가 격행 클럭주기마다 제 2 버스(24)상에 로딩되게하는 어드레스 신호(AD0, AD1), 판독 인에이블 신호(R), 기록 인에이블 신호(W/)를 생성한다.

상술한 구성을 갖는 본 발명의 데이터 보간 장치의 동작은 도 2의 타이밍도를 참조하여 다음과 같이 상세히 설명될 것이다. 도 2a는 시스템 클럭(CLK)을 도시하고, 도 2b는 제어부(100)에서 발생되는 어드레스 신호(AD0, AD1)를 도시하며, 도 2c는 제 1 및 제 2 버스(22 및 24)에 실리는 영상 데이터 및 보간 데이터를 도시하며, 도 2d는 듀얼 포트 메모리(10)에 대한 판독 및 기록 인에이블 신호(R, W/)를 도시한다.

먼저, 시스템 클럭(CLK)의 제 1 클럭 주기동안 제어부(100)는 어드레스 신호(A0)와 함께 듀얼 포트 메모리(10)에 대한 판독 및 기록 인에이블 신호(R, W/)를 발생한다. 따라서, 제 1 클럭 주기동안 듀얼 포트 메모리(10)로부터 데이터(D0)가 판독되며, 판독된 데이터는 제 1 버스(22)상에 로딩된 다음, 시프트 레지스터(30)에 제공된다. 그동안, 보간 필터(40)에 의해 생성된 보간 데이터(F0)가 데이터 분배부(50)로 출력되며, 보간 필터(40)는 시프트 레지스터(30)를 통하여 제공되는 새로운 영상 데이터를 이용하여 새로운 보간 데이터(F1)를 생성하는 동작을 수행한다.

그 다음, 시스템 클럭(CLK)의 제 2 클럭 주기동안 제어부(100)는 제 1 클럭 주기때와 동일한 어드레스 신호(AD0)를 출력하며, 이때 데이터 분배부(50)에서 교번적으로 인에이블되는 3-상태 버퍼(52)를 통하여 보간 데이터(F0)가 제 1 버스(22)상에 로딩되고, 듀얼 포트 메모리(10)내에 저장된다. 그 동안, 보간 필터(40)는 보간 데이터(F1)를 데이터 분배부(50)로 출력하고, 시프트 레지스터(30)로부터 제공되는 데이터를 이용하여 새로운 보간 데이터(F2)를 생성하는 동작을 수행한다.

그 다음, 시스템 클럭(CLK)의 제 3 클럭주기동안 제어부(100)로부터 어드레스 신호(AD2, AD1)가 출력되면, 듀얼 포트 메모리(10)는 도 2d에 도시된 제어부(100)의 판독 및 기록 인에이블 신호(R, W/)에 따라 제 1 버스(22)상에 영상 데이터(D1)를 출력하며, 데이터 분배부(50)는 보간 데이터(F1)를 2-진 카운터(60)에 의해 인에이블되는 3-상태 버퍼(54)를 통하여 제 2 버스(24)상에 로딩한다. 따라서, 영상 데이터(D1)은 시프트 레지스터(30)로 제공되며, 보간 필터(40)는 시프트 레지스터(30)로부터 시프트되는 데이터를 받아 새로운 보간 데이터(F3)를 생성하는 동작을 수행하는 동시에 이전에 생성된 보간 데이터(F2)를 데이터 분배부(50)로 출력한다.

상술한 동작은 시스템 클럭의 매 두 클럭 주기마다 반복됨으로써 매 클럭주기마다 격행되는 클럭 주기마다 제 1 버스(22)상에 데이터(. . . , D2, D3) 및 보간 데이터(. . . , F4, F6)가 교번적으로 로딩되며, 또한 격행되는 클럭 주기마다 제 2 버스(24)상에 보간 데이터(. . . , F3, F5)가 교번적으로 로딩됨으로써, 듀얼 포트 메모리(10)내에 보간 데이터를 순차적으로 저장할 수 있게된다.

이와 같이, 듀얼 포트 메모리(10)내에 저장된 보간 데이터(F0, F1, F2, F3, F4, . . . )는 도시되지않은 신호 처리부를 통하여 디지탈 텔레비젼의 모니터에 디스플레이된다.

그러므로, 영상 데이터를 1:2 비율로 보간처리하는 디지탈 텔레비젼에서 듀얼 포트 메모리를 이용하여 매 시스템 클럭마다 보간될 데이터를 출력하고, 보간 필터로부터 출력되는 보간 데이터를 교번적으로 저장함으로써, 보간 데이터를 저장하기 위한 부가적인 필터 메모리를 필요로 하지 않으므로, 시스템 구성시 메모리 자원의 절감에 따른 시스템의 효율적인 사용을 기대할 수 있다.

Claims (2)

1. 디지탈 텔레비젼에서 디지탈 영상 데이터를 보간하는 보간 장치에 있어서,

   제 1 버스와 제 2 버스에 연결되어 있는 듀얼 포트 메모리;

   입력되는 영상 데이터를 이용하여 이들로부터 보간된 하나의 영상 데이터를 출력하는 보간 필터;

   시스템 클럭의 격행 주기마다 상기 듀얼 포트 메모리로부터 출력되어 상기 제 1 버스상에 로딩되는 영상 데이터를 매 클럭마다 시프트하여 상기 보간 필터로 제공하는 시프트 레지스터;

   상기 시스템 클럭의 매 클럭주기마다 상기 보간 필터로부터 출력되는 보간된 데이터를 상기 제 1 및 제 2 버스에 교번적으로 분배하는 분배 수단;

   상기 시스템 클럭의 격행되는 제 1 교번 클럭주기마다 상기 듀얼 포트 메모리에 저장된 데이터를 상기 제 1 버스상에 출력하고, 격행되는 제 2 교번 클럭주기마다 상기 데이터 분배 수단에 의해 상기 제 1 버스상에 로딩된 보간 데이터가 상기 듀얼 포트 메모리에 저장되도록 동일 어드레스신호를 반복적으로 생성하고, 상기 제 2 교번 클럭 주기마다 상기 데이터 분배 수단에 의해 상기 제 2 버스상에 로딩된 보간 데이터가 상기 듀얼 포트 메모리에 저장되도록 어드레스 신호를 발생하는 제어수단을 포함하는 것을 특징으로 하는 디지탈 영상 데이터의 보간 장치.
2. 제 1 항에 있어서, 상기 데이터 분배 수단은:

   상기 보간 필터의 출력과 상기 제 1 버스사이에 연결된 제 1의 3-상태 버퍼;

   상기 보간 필터의 출력과 상기 제 2 버스사이에 연결된 제 2의 3-상태 버퍼;

   상기 제 1의 3-상태 버퍼의 제어 단자에 연결된 인버터;

   매 클럭 주기마다 버퍼 인에이블 신호와 버퍼 디스에이블 신호를 출력하여 상기 인버터와 상기 제 2의 3-상태 버퍼의 제어단자에 제공하는 카운터 수단을 포함하는 것을 특징으로 하는 영상 데이터의 보간 장치.