JPH036673A - Method and device for pattern inspection - Google Patents

Method and device for pattern inspection

Info

Publication number
JPH036673A
JPH036673A JP1140539A JP14053989A JPH036673A JP H036673 A JPH036673 A JP H036673A JP 1140539 A JP1140539 A JP 1140539A JP 14053989 A JP14053989 A JP 14053989A JP H036673 A JPH036673 A JP H036673A
Authority
JP
Japan
Prior art keywords
pattern
address
data
positional deviation
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1140539A
Other languages
Japanese (ja)
Inventor
Kyoichi Yahata
矢幡 恭一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP1140539A priority Critical patent/JPH036673A/en
Publication of JPH036673A publication Critical patent/JPH036673A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To inspect a pattern to be inspected with high accuracy and in real time by correcting the address of a reference pattern which is previously stored based on the position deviation data and in accordance with the pattern to be inspected and judging the noncoincidence between the picture data on the pattern to be inspected and the reference pattern. CONSTITUTION:A position mark 1b put in accordance with a pattern 1a to be inspected is detected, and various position deviation data are calculated for the position of the detected mark 1b against the position of a reference mark set previously. Then the address of the reference pattern stored previously in accordance with the pattern 1a is corrected based on those calculated position deviation data. The reference pattern data is read out of a reference pattern setting part 18 based on the corrected address. Then the noncoincidence is judged between the reference pattern data and the picture data on a wiring pattern. The quality of the pattern 1a is judged from the decided discordance state. Thus it is possible to judge the quality of the patterns 1a fetched via a video camera 2 in real time and with high accuracy.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はプリント基板上の配線パターンの外観検査など
に適用されるパターン検査方法およびその装置に関する
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a pattern inspection method and an apparatus therefor applied to visual inspection of wiring patterns on printed circuit boards.

[従来の技術] 従来、フィルム基板やハード基板などの回路基板に形成
される配線パターンについて、配線の断線、ショート、
太り、細りなどの外観検査が実施されているが、このよ
うな検査には、配線パターン外観を画像データとして取
り込み、これを基準パターンと比較して良否を判断する
パターン検査処理による方法が多(採用されている。
[Prior Art] Conventionally, wiring patterns formed on circuit boards such as film boards and hard boards have been subject to problems such as disconnections, short circuits, and
Appearance inspections such as thickening and thinning are carried out, but most of these inspections involve pattern inspection processing, which captures the wiring pattern appearance as image data and compares it with a reference pattern to determine pass/fail. It has been adopted.

しかして、従来、この種の検査方法として、2台のTV
左カメラ用い、一方のTV左カメラX1y、θテーブル
上の被検査部材の位置マークを読取り、この位置データ
にしたがってxSy、θテーブルを移動して、位置マー
クをパターン検査処理手段の基準位置に一致させ、この
状態から他方のTV左カメラより被検査物の画像を読み
取るようにしたもの、あるいは被検査物の位置マークと
画像データを同時に読取り、これらデータを、−旦メモ
リに格納して位置マークと画像データの位置ずれ分を補
正するようにしたものがある。
However, conventionally, as this type of inspection method, two TVs
Using the left camera, one TV left camera X1y reads the position mark of the inspected member on the θ table, moves the xSy and θ table according to this position data, and matches the position mark with the reference position of the pattern inspection processing means. Then, from this state, the image of the object to be inspected is read from the other TV left camera, or the position mark and image data of the object to be inspected are simultaneously read, and these data are stored in the memory and the position mark is read. There is also a method that corrects the positional deviation of image data.

[発明が解決しようとする課題] ところが、前者は被検査部材の位置マークを画像処理の
ための基準位置に一致させるため、事前にX % Y 
s θテーブルを移動するようにしているので、パター
ン検査の精度を高めることができるものの、作業能率が
悪(、しかもテーブルの駆動機構などが複雑になるため
、価格的にも不利になる欠点があった。また、後者は位
置マークと画像データを格納したメモリ内容に対して位
置ずれを補正するようにしているので、前者に比ベテー
プルの駆動機構などを必要としない分、価格的には有利
であるが、読み取った画像データを一旦メモリに格納し
た上位置ずれ補正を行うものであるため、リアルタイム
処理に比べると、まだ処理速度は十分とは言えなかった
。また、このように画像データをメモリに格納するもの
は、メモリ内容に対する位置ずれの補正が複雑となり、
時間が掛かるなど作業能率の低下も避けられなかった。
[Problems to be Solved by the Invention] However, in the former method, in order to match the position mark of the inspected member with the reference position for image processing,
Since the s θ table is moved, it is possible to improve the precision of pattern inspection, but the work efficiency is poor (and the table drive mechanism is complicated, so there is a disadvantage in terms of price). In addition, since the latter corrects positional deviations for the memory contents that store position marks and image data, it is advantageous in terms of price since it does not require a table drive mechanism compared to the former. However, since the image data that has been read is stored in the memory and then corrected for the upper position, the processing speed is still not fast enough compared to real-time processing. When storing things in memory, it becomes complicated to correct misalignment of the memory contents.
A decrease in work efficiency due to the time required was unavoidable.

本発明は上記事情に鑑みてなされたもので、パターン検
査を精度を維持しながら極めて高速に処理することがで
き、しかも価格的にも有利なパターン検査方法およびそ
の装置を提供することを目的とする。
The present invention was made in view of the above-mentioned circumstances, and an object of the present invention is to provide a pattern inspection method and apparatus that can perform pattern inspection at extremely high speed while maintaining accuracy, and is also advantageous in terms of cost. do.

[課題を解決するための手段] 本発明は、被検査パターンに対応して付される位置マー
クを検出し、この検出されたマーク位置について予め設
定された基準マーク位置に対する各種位置ずれデータを
算出し、この位置ずれデータに基づいて予め被検査パタ
ーンに対応して記憶されている基準パターンのアドレス
を補正するとともに、この補正アドレスにより読み出さ
れる基準パターンデータと上記被検査パターンの画像デ
ータとの不一致を検出するようにしている。また、マー
ク位置について予め設定された基準マーク位置に対して
算出される位置ずれデータは、基準マークの位置座標デ
ータに対するX%Y方向および回転方向の各位置ずれ量
である。さらに、補正アドレスはマーク位置の基準マー
クの位置座標データに対するxSy方向および回転方向
の各位置ずれ量の補正量パラメータと上記被検査パター
ンの画像データに対応するアドレスに基づいてアフィン
変換を利用して求めるようにしている。
[Means for Solving the Problems] The present invention detects a position mark attached to a pattern to be inspected and calculates various positional deviation data for the detected mark position with respect to a preset reference mark position. Then, based on this positional deviation data, the address of the reference pattern stored in advance corresponding to the pattern to be inspected is corrected, and the mismatch between the reference pattern data read out by this correction address and the image data of the pattern to be inspected is corrected. I am trying to detect it. Moreover, the positional deviation data calculated with respect to the reference mark position set in advance for the mark position is the amount of positional deviation in the X%Y direction and the rotational direction with respect to the position coordinate data of the reference mark. Furthermore, the correction address is obtained by using affine transformation based on the correction amount parameters of the positional deviation amounts in the xSy direction and the rotational direction with respect to the position coordinate data of the reference mark at the mark position and the address corresponding to the image data of the pattern to be inspected. I try to ask for it.

一方、本発明は、被検査パターンに対応して付される位
置マークを検出する位置マーク検出手段と、この位置マ
ーク検出手段より検出されたマーク位置について予め設
定された基準マーク位置に対する位置ずれデータを算出
する位置ずれ算出手段と、この位置ずれ算出手段にて算
出された位置ずれデータに基づいて予め彼検査パターン
に対応してS己憶されている基準パターンのアドレスを
補正するアドレス補正手段と、上記被検査パターンより
画像データを出力する画像データ出力手段と、この画像
データ出力手段より出力される画像データと上記アドレ
ス補正手段で補正されたアドレスにより読み出される基
準パターンデータとの不一致を判断する不一致判断手段
よりなっている。
On the other hand, the present invention provides a position mark detection means for detecting a position mark attached corresponding to a pattern to be inspected, and positional deviation data regarding the mark position detected by the position mark detection means with respect to a preset reference mark position. a positional deviation calculating means for calculating the positional deviation, and an address correcting means for correcting the address of the reference pattern stored in advance in accordance with the inspection pattern based on the positional deviation data calculated by the positional deviation calculating means. , an image data output means for outputting image data from the pattern to be inspected; and determining a mismatch between the image data output from the image data output means and the reference pattern data read out based on the address corrected by the address correction means. It consists of a means of determining inconsistency.

[作用] この結果、マーク位置について予め設定された基準マー
ク位置に対して算出される位置ずれデータにもとづいて
予め被検査パターンに対応して記憶されている基準パタ
ーンのアドレスを補正し、被検査パターンの画像データ
と補正されたアドレスにより読み出される基準パターン
データとの不一致が判断されるようになるので、彼検査
パターン検査を精度よく、しかもリアルタイムで能率よ
く行うことができるようになる。
[Operation] As a result, the address of the reference pattern stored in advance corresponding to the pattern to be inspected is corrected based on the positional deviation data calculated with respect to the reference mark position set in advance for the mark position, and the address of the reference pattern stored in advance corresponding to the pattern to be inspected is corrected. Since the mismatch between the image data of the pattern and the reference pattern data read out based on the corrected address is determined, the inspection pattern inspection can be carried out with high accuracy and efficiency in real time.

[実施例] 以下、本発明の一実施例を図面にしたがい説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.

第1図は同実施例の回路構成を示すものである。FIG. 1 shows the circuit configuration of the same embodiment.

図において、1は被検査部材である回路基板で、この回
路基板1は第2図に示すように帯状のフレキシブル基板
よりなり、この回路基板1上に多数の配線パターン1a
を形成するとともに、゛各間線パターン1aに対応して
位置マーク1bを有している。そして、このような回路
基板lは、配線パターン1aの検査とともに、第2図に
示された長平方向に移送されるようになっている。
In the figure, reference numeral 1 denotes a circuit board which is a member to be inspected. This circuit board 1 is made of a strip-shaped flexible board as shown in FIG.
It also has a position mark 1b corresponding to each spacing line pattern 1a. Such a circuit board 1 is then transported in the horizontal direction shown in FIG. 2 while inspecting the wiring pattern 1a.

このような回路基板1に対抗してCODカメラなどの映
像カメラ2および補正用カメラ3を配設している。ここ
で、映像カメラ2は回路基板1の配線パターン1aの映
像を取り込むとともに、この画像データを外部同期信号
φ5Tに同期して出力するようにしている。また、補正
用カメラ3は位置マーク1bの映像を取り込むようにし
ている。
A video camera 2 such as a COD camera and a correction camera 3 are arranged opposite to such a circuit board 1. Here, the video camera 2 captures an image of the wiring pattern 1a of the circuit board 1, and outputs this image data in synchronization with the external synchronization signal φ5T. Further, the correction camera 3 captures an image of the position mark 1b.

この場合、映像カメラ2および補正用カメラ3は第2図
に示すように回路基板1の移動方向と直交する方向に二
層構造で設けられた支持部4.5に、それぞれ図示矢印
方向に移動自在に設けられている。
In this case, as shown in FIG. 2, the video camera 2 and the correction camera 3 are moved in the direction of the arrows shown in the figure, respectively, to the supporting part 4.5 provided in a two-layer structure in a direction perpendicular to the moving direction of the circuit board 1. It is set freely.

そして、映像カメラ2より出力される画像データは前処
理部6で前処理されA/D変換部7でデジタルデータに
変換されたのち、時間補正回路8に与えられる。この時
間補正回路8はA/D変換部7の出力を後述するアドレ
ス補正処理に必要な時間だけ遅延させるもので、その遅
延出力を不一致ドツト検出回路9に与えるようにしてい
る。
The image data output from the video camera 2 is preprocessed by a preprocessing section 6 and converted into digital data by an A/D conversion section 7, and then provided to a time correction circuit 8. The time correction circuit 8 delays the output of the A/D converter 7 by the time necessary for address correction processing, which will be described later, and supplies the delayed output to the mismatching dot detection circuit 9.

一方、補正用カメラ3に取り込まれた位置マーク1bの
映像出力は前処理部10で前処理されA/D変換部11
でデジタルデータに変換されたのち、S/P変換部12
に与えられる。S/P変換部12はA/D変換部7より
与えられるシリアルデータをパラレルデータに変換する
ものである。
On the other hand, the video output of the position mark 1b captured by the correction camera 3 is preprocessed by the preprocessing unit 10 and then processed by the A/D converter 11.
After being converted into digital data, the S/P converter 12
given to. The S/P converter 12 converts serial data provided from the A/D converter 7 into parallel data.

そして、このS/P変換部12のパラレルデータを位置
ずれ算出部13に与えるようにしている。
The parallel data from the S/P converter 12 is then given to the positional deviation calculator 13.

位置ずれ算出部13には、マーク位置設定部14の出力
が与えられている。このマーク位置設定部14は配線パ
ターン1aに付されたマーク位置1bに対して予め設定
される基準マークの位置座標データX。、’loを記憶
したもので、制御部CTRの指令により、位置座標デー
タX。、y。
The output of the mark position setting section 14 is given to the positional deviation calculation section 13 . This mark position setting section 14 stores position coordinate data X of a reference mark set in advance for a mark position 1b attached to the wiring pattern 1a. , 'lo are stored, and the position coordinate data X is stored according to a command from the control unit CTR. ,y.

を出力するようになっている。It is designed to output .

位置ずれ算出部13では、位置座標データX。、yoに
基づいて補正用カメラ3より取り込まれた位置マーク1
bの位置ずれを算出するものである。
The positional deviation calculation unit 13 calculates positional coordinate data X. , yo, the position mark 1 captured by the correction camera 3
This is to calculate the positional deviation of b.

この場合、位置ずれ算出部13は、マーク位置設定部1
4の基準位置マークの座標データX。、Yoに対して位
置マーク1bのX方向の位置ずれMkll −、y方向
の位置ずれ量g、および回転方向の位置ずれ量θをそれ
ぞれ算出する。X方向の位置ずれml、、y方向の位置
ずれEiN 、および回転方向の位置ずれ量θを位置座
標データx0、yoと画像位置X。  Yo −から求
めることは、既に知られており、ここでは省略する。各
位置ずれJ4LD t 、Ω、およびθが算出されると
、位置ずれ算出部13において、さらに補正量を求める
演算が実行される。
In this case, the positional deviation calculation unit 13
4. Coordinate data X of the reference position mark. , Yo, the positional deviation Mkll − of the position mark 1b in the X direction, the positional deviation amount g in the y direction, and the positional deviation amount θ in the rotational direction are calculated, respectively. The positional deviation ml in the X direction, the positional deviation EiN in the y direction, and the positional deviation amount θ in the rotational direction are expressed as position coordinate data x0, yo and the image position X. Determining from Yo − is already known and will be omitted here. After each positional deviation J4LD t , Ω, and θ are calculated, the positional deviation calculation unit 13 further performs calculation to obtain a correction amount.

ここで、第3図を参照してXSyアドレスの各補正量を
アフィン変換を利用して求めると、回転補正項は回転方
向の位置ずれ量θより で与えられ、直線補正項はX方向の位置ずれ量p、、y
方向の位置ずれ量!、より、 となる。
Here, when each correction amount of the XSy address is found using affine transformation with reference to FIG. Displacement amount p,,y
Amount of positional deviation in direction! , then .

そして、上式のマトリクス内の項を演算処理することに
より、補正後のアドレスは、 で与えられる。これにより実補正マトリクスは、X−c
osθx−sinθy+(1゜COSθ−0,sinθ
)・・(3) Y−sinθX+CO5θ”/+(g、sinθ+l、
cosθ)・・・(4) が求められる。(3)式、(4)式に示された各項目中
、x、yを除く項目については補正用カメラ3で読み取
った現在の被検査パターンに対しては算出することが可
能である。すなわち、補正アドレスXに対してはcos
θ、−5inθおよび(J7.cosθ−g、sinθ
)、また、補正アドレスYに対してはsinθ、cos
θおよび(j7.sinθ+Nycosθ)を予め算出
しておくことができる。
Then, by processing the terms in the matrix of the above equation, the corrected address is given by: As a result, the actual correction matrix becomes
osθx−sinθy+(1゜COSθ−0, sinθ
)...(3) Y-sinθX+CO5θ”/+(g, sinθ+l,
cos θ)...(4) is obtained. Among the items shown in equations (3) and (4), items other than x and y can be calculated for the current pattern to be inspected read by the correction camera 3. In other words, for the corrected address X, cos
θ, −5inθ and (J7.cosθ−g, sinθ
), and for the correction address Y, sin θ, cos
θ and (j7.sin θ+Nycos θ) can be calculated in advance.

ここで、第1図に戻って、位置ずれ算出部13において
位置ずれ量px、p   θが算出された後、上述の(
3)(4)式に対応する各項目、CO8θ、−s in
θ、(ρ cosθ−Ω sinθ)  sinθ、(
ΩxsinO+、Q、cosθ)が算出され、これらの
各演算結果はレジスタ141に書き込まれる。
Here, returning to FIG. 1, after the positional deviation calculation unit 13 calculates the positional deviation amounts px and pθ, the above-mentioned (
3) Each item corresponding to formula (4), CO8θ, -s in
θ, (ρ cosθ−Ω sinθ) sinθ, (
ΩxsinO+, Q, cos θ) are calculated, and the results of these calculations are written into the register 141.

レジスタ141の出力は、走査アドレス作成部15のア
ドレスデータXとともにXアドレス補正部16、アドレ
スデータyとともにyアドレス補正部17に与えられる
The output of the register 141 is given to the X address correction section 16 together with the address data X of the scanning address generation section 15, and to the Y address correction section 17 together with the address data y.

ここで、走査アドレス作成部15は制御部CTRの指令
により外部同期信号φ、Tに同期してアドレスデータX
sYを出力するもので、ここでは映像カメラ2より出力
される配線パターン1aの画像データのアドレスに対応
するようになっている。
Here, the scanning address generation unit 15 generates address data
sY, which here corresponds to the address of the image data of the wiring pattern 1a output from the video camera 2.

第4図(a)はXアドレス補正部16の具体的な回路構
成図を示すものである。この場合、走査アドレス作成部
15のアドレスXとレジスタ141に書き込まれた回転
方向の位置ずれ量θに基づくc−osθを乗算器161
で乗算するとともに、走査アドレス作成部15のアドレ
スソと上記回転方向の位置ずれ量θに基づ(−sinθ
を乗算器162で乗算し、これら乗算器161.162
の出力を加算器163で加算し、この加算結果と(、Q
mcosθ−g、sinθ)を加算器164に与え、加
算することにより補正アドレスXを得るようにしている
FIG. 4(a) shows a specific circuit configuration diagram of the X address correction section 16. In this case, the multiplier 161 multiplies c-osθ based on the address
Based on the address so of the scanning address generation unit 15 and the positional deviation amount θ in the rotational direction,
is multiplied by multiplier 162, and these multipliers 161 and 162
The adder 163 adds the outputs of , and the addition result and (,Q
mcos θ-g, sin θ) is supplied to the adder 164, and the corrected address X is obtained by adding it.

また、第4図(b)はyアドレス補正部17の具体的な
回路構成図を示すものである。この場合、走査アドレス
作成部15のアドレスyとレジスタ141に書き込まれ
た回転方向の位置ずれ量θに基づ(sinθを乗算器1
71で乗算するとともに、走査アドレス作成部15のア
ドレスyと上記回転方向の位置ずれ量θに基づ<cos
θを乗算器172で乗算し、これら乗算器171.17
2の出力を加算器173で加算し、この加算結果と(Ω
xsinθ十g、cosθ)を加算器174に与え、加
算することにより補正アドレスYを得るようにしている
。第4図(a)および(b)から明らかなようにXアド
レス補正部16およびyアドレス補正部17は、それぞ
れ乗算−加算−加算の演算回路を有するため、被検査パ
ターンのX、y位置における画像データに対して、この
演算処理時間分遅延してしまう。映像カメラ2と不一致
ドツト検出回路9の間に配された時間補正回路8はこの
各補正部16.17における遅延とタイミングを合わせ
るために必要とされるものである。例えば、1つの演算
器の処理時間を50〜100ナノ秒とずれば、時間補正
回路8は150〜300ナノ秒の時刻遅延をさせるもの
である。
Further, FIG. 4(b) shows a specific circuit configuration diagram of the y address correction section 17. In this case, based on the address y of the scanning address generation unit 15 and the amount of positional deviation θ in the rotational direction written in the register 141, the multiplier 1
71, and based on the address y of the scanning address generation unit 15 and the positional deviation amount θ in the rotational direction,
θ is multiplied by multiplier 172, and these multipliers 171.17
The outputs of 2 are added by an adder 173, and the addition result and (Ω
xsinθ0g, cosθ) is supplied to the adder 174, and the corrected address Y is obtained by adding it. As is clear from FIGS. 4(a) and 4(b), the X address correction unit 16 and the y address correction unit 17 each have a multiplication-addition-addition calculation circuit, so that the The image data is delayed by this calculation processing time. A time correction circuit 8 disposed between the video camera 2 and the mismatched dot detection circuit 9 is required to match the delay and timing in each of the correction sections 16 and 17. For example, if the processing time of one arithmetic unit is shifted by 50 to 100 nanoseconds, the time correction circuit 8 delays the time by 150 to 300 nanoseconds.

第1図に戻って、Xアドレス補正部16およびyアドレ
ス補正部17からの補正アドレスXSYは基準パターン
設定部18に与えられる。ここで基準パターン設定部1
8は検出すべき配線パターン1aに対応する基準パター
ンを予め記憶したもので、補正アドレスX、Yにより基
準パターンデータを出力するようにしている。
Returning to FIG. 1, the corrected address XSY from the X address correction section 16 and the y address correction section 17 is given to the reference pattern setting section 18. Here, reference pattern setting section 1
A reference pattern 8 corresponding to the wiring pattern 1a to be detected is stored in advance, and the reference pattern data is output based on correction addresses X and Y.

そして、この基準パターン設定部18のパターンデータ
は不一致ドツト検出回路9に与えられる。
The pattern data from the reference pattern setting section 18 is then given to the mismatching dot detection circuit 9.

この不一致ドツト検出回路9は第5図に示すように基僧
パターン設定部18のパターンデータAと時間補正回路
8を介して与えられる配線パターン1aの画像データB
との不一致状態を画像データのアドレスに対応するドツ
ト単位で検出するもので、これらの不一致の検出を有効
エリア設定部1つに設定された有効エリアC内について
実行するようにしている。
As shown in FIG. 5, this mismatching dot detection circuit 9 combines pattern data A of the basic pattern setting section 18 and image data B of the wiring pattern 1a provided via the time correction circuit 8.
This is to detect the mismatch state in dot units corresponding to the address of the image data, and the detection of these mismatches is performed within the effective area C set in one effective area setting section.

第6図は、不一致ドツト検出回路9の具体的な回路構成
図を示すものである。この場合、配線パターン1aの画
像データBを排他的論理和回路91の一方の入力端子に
与えるとともに、インバータ92を介してアンド回路9
3の第2の入力端子、さらにアンド回路94の第2の入
力端子に与え、基準パターン設定部18のパターンデー
タAを排他的論理和回路91の他方の入力端子に与える
とともに、アンド回路93の第3の入力端子およびイン
バータ95を介してアンド回路94の第3の入力端子に
与えるようにしている。そして、排他的論理和回路91
の出力をアンド回路96の一方の入力端子に与え、この
アンド回路96の他方の入力端子、上記アンド回路93
.94の第1の入力端子に有効エリア設定部19の設定
出力が与えられるようにしている。この有効エリア設定
部19の設定出力は有効エリアに対してrHJレベルの
出力を発生するようにしている。これにより、第5図に
示すように有効エリア設定部19に設定された有効エリ
アC内について、パターンデータAと画像データBの不
一致ドツトが検出され、これらパターンデータAと画像
データBがともに存在するドツト部分では、アンド回路
93.94.96のいずれもrHJレベルの出力を発生
することがなく、パターンデータAのみが存在すると、
排他的論理和回路91のrHJレベル出力によりアンド
回路96より不一致ドツトの旨のrHJ レベルの出力
を発生するとともに、アンド回路93より細りドツトの
旨のrHJレベルの出力を発生し、画像データBのみが
存在すると、排他的論理和回路91のrHJレベル出力
によりアンド回路96より不一致ドツトの旨のrHJ 
レベルの出力を発生するとともに、アンド回路94より
太りドツトの旨のrHJレベルの出力を発生するように
している。
FIG. 6 shows a specific circuit diagram of the mismatched dot detection circuit 9. As shown in FIG. In this case, the image data B of the wiring pattern 1a is supplied to one input terminal of the exclusive OR circuit 91, and the image data B of the AND circuit 9 is supplied via the inverter 92.
3 and the second input terminal of the AND circuit 94, and the pattern data A of the reference pattern setting section 18 is supplied to the other input terminal of the exclusive OR circuit 91. The signal is applied to the third input terminal of the AND circuit 94 via the third input terminal and the inverter 95. And exclusive OR circuit 91
The output of the AND circuit 96 is applied to one input terminal of the AND circuit 96, and the output of the AND circuit 93 is applied to the other input terminal of the AND circuit 96.
.. The setting output of the effective area setting section 19 is applied to the first input terminal of the effective area setting section 94 . The set output of this effective area setting section 19 is designed to generate an rHJ level output for the effective area. As a result, as shown in FIG. 5, mismatched dots between pattern data A and image data B are detected within the effective area C set in the effective area setting section 19, and both pattern data A and image data B exist. In the dot part, none of the AND circuits 93, 94, and 96 generates an rHJ level output, and only pattern data A exists.
Based on the rHJ level output of the exclusive OR circuit 91, the AND circuit 96 generates an rHJ level output indicating a mismatched dot, and the AND circuit 93 generates an rHJ level output indicating a narrow dot. If there is an rHJ level output from the exclusive OR circuit 91, the AND circuit 96 outputs rHJ indicating that there is a mismatch dot.
At the same time, the AND circuit 94 generates an rHJ level output representing a thick dot.

そして、このような不一致ドツト検出回路9からの出力
は、不一致ドツト位置記憶部20、細りドツト位置記憶
部21、太りドツト位置記憶部22にそれぞれ書き込み
信号として与えられる。
The output from the mismatched dot detection circuit 9 is given as a write signal to the mismatched dot position storage section 20, thin dot position storage section 21, and thick dot position storage section 22, respectively.

また、不一致ドツト位置記憶部20、細りドツト位置記
憶部21、太りドツト位置記憶部22にはXアドレス補
正部16およびyアドレス補正部17から出力される補
正アドレスX、Yがデータバスによって接続される。こ
のため、アンド回路96から不一致ドツト信号が出力さ
れる都度、その時の不一致ドツトの位置を示す補正アド
レスX1Yが不一致ドツト位置記憶部20に記憶される
Further, correction addresses X and Y output from the X address correction section 16 and the y address correction section 17 are connected to the mismatching dot position storage section 20, thin dot position storage section 21, and thick dot position storage section 22 via a data bus. Ru. Therefore, each time the AND circuit 96 outputs the mismatched dot signal, the correction address X1Y indicating the position of the mismatched dot at that time is stored in the mismatched dot position storage section 20.

同様にして、アンド回路93から細りドツト信号が出力
される都度、その時の細りドツトの位置を示す補正アド
レスXSYが細りドツト位置記憶部21に記憶され、ま
た、アンド回路94から太りドツト信号が出力される都
度、その時の太りドツトの位置を示す補正アドレスX、
Yが大すトット位置記憶部22に記憶される。
Similarly, each time a thin dot signal is output from the AND circuit 93, a correction address XSY indicating the position of the thin dot at that time is stored in the thin dot position storage section 21, and a thick dot signal is output from the AND circuit 94. each time, a correction address X indicating the position of the thick dot at that time,
Y is stored in the large tot position storage section 22.

この場合、不一致ドツト位置記憶部20、細りドツト位
置記憶部21、太りドツト位置記憶部22は図示しない
画像処理用プロセッサDSPにより制御され高速にアク
セスされる。また、これら不一致ドツト位置記憶部20
、細りドツト位置記憶部21、太りドツト位置記憶部2
2の出力は良否判断部23に与えられる。この良否判断
部23は各位置記憶部20〜22から送出される不一致
ドツト、細りドツト、太りドツトの位置情報から、これ
らの分布を算出し、予め設定された許容範囲内に存在す
るか否かにより配線パターン1aの良否を判断するよう
にしている。そして、この良否判断部23の判断結果は
表示部24に与えられ、ここに表示されるようになって
いる。
In this case, the mismatched dot position storage section 20, thin dot position storage section 21, and thick dot position storage section 22 are controlled by an image processing processor DSP (not shown) and accessed at high speed. In addition, these mismatched dot position storage units 20
, thin dot position storage section 21, thick dot position storage section 2
The output of No. 2 is given to the pass/fail judgment section 23. The pass/fail judgment unit 23 calculates the distribution of mismatched dots, thin dots, and thick dots from the position information sent from each position storage unit 20 to 22, and determines whether the dots exist within a preset tolerance range. The quality of the wiring pattern 1a is determined by the following. The judgment result of the acceptability judgment section 23 is given to the display section 24 and displayed there.

一方、不一致ドツト検出回路9からの出力は、カウンタ
25にも与えられる。このカウンタ25は不一致ドツト
数、細りドツト数、太りドツト数をカウントするもので
、各カウント数はこれら不一致ドツト数記ta部26、
細りドツト数記憶部27、太りドツト数記憶部28に記
憶した上、上記画像処理用プロセッサDSPに与えるよ
うにしている。これにより各位置記憶#20〜22に紀
億されている位置情報としての補正アドレスX1Yの数
が把握されることになるので、この位置情報を良否判別
部23に読み出す際、記憶部26〜28に記憶された数
だけ読み出した時点で画像処理用プロセッサDSPによ
る各記憶部20〜22に対するアクセスを終了すること
ができ、処理を能率的にできる。
On the other hand, the output from the mismatching dot detection circuit 9 is also given to the counter 25. This counter 25 counts the number of mismatched dots, the number of thin dots, and the number of thick dots.
The data is stored in the thin dot number storage section 27 and the thick dot number storage section 28, and is then provided to the image processing processor DSP. As a result, the number of corrected addresses X1Y as position information stored in each position memory #20 to #22 is grasped, so when reading this position information to the quality determination unit 23, the memory units 26 to 28 When the image processing processor DSP has read out the number stored in the storage units 20 to 22, the image processing processor DSP can finish accessing each of the storage units 20 to 22, thereby making the processing more efficient.

次に、このように構成した実施例の動作を説明する。Next, the operation of the embodiment configured as described above will be explained.

まず、補正用カメラ3により検査すべき配線パターン1
aに対応する位置マーク1bの映像が取り込まれる。補
正用カメラ3に取り込まれた映像出力は、前処理部10
で前処理されA/D変換部11でデジタルデータに変換
された後、S/P変換部12でパラレルデータに変換さ
れ、位置ずれ算出部13に与えられる。そして、この位
置ずれ算出部13で、マーク位置設定部14の位置座標
データX。、yoに基づいて位置ずれが算出される。こ
の場合、第3図に示すように位置座標データX。、yo
に対する基準位置マーク1bの位置ずれは、X方向の位
置ずれ1.、y方向の位置ずれΩ、および回転方向の位
置ずれθのそれぞれが算出される。位置ずれ算出部13
では、これら位置マーク1bのX方向の位置ずれΩ8y
方向の位置ずれp および回転方向の位置ずれθが算出
され、さらにCOSθ、−5inθ、(Ω、cosθ−
g、sinθ)、sinθ、(R,sinθ+0.co
sθ)を算出され、レジスタ141に書き込まれる。
First, the wiring pattern 1 to be inspected by the correction camera 3
An image of position mark 1b corresponding to point a is captured. The video output captured by the correction camera 3 is processed by a preprocessing unit 10.
After being pre-processed and converted into digital data by the A/D converter 11, the data is converted into parallel data by the S/P converter 12 and provided to the positional deviation calculator 13. Then, this positional deviation calculation section 13 calculates the position coordinate data X of the mark position setting section 14. , yo, the positional shift is calculated. In this case, position coordinate data X as shown in FIG. ,yo
The positional deviation of the reference position mark 1b with respect to the X direction is the positional deviation 1. , a positional deviation Ω in the y direction, and a positional deviation θ in the rotational direction. Positional deviation calculation unit 13
Then, the positional deviation of these position marks 1b in the X direction Ω8y
The positional deviation p in the direction and the positional deviation θ in the rotational direction are calculated, and further COSθ, -5inθ, (Ω, cosθ-
g, sinθ), sinθ, (R, sinθ+0.co
sθ) is calculated and written to the register 141.

レジスタ141の出力は、外部同期信号φ、Tに同期し
て出力される走査アドレス作成部15のアドレスデータ
X1yとともにXアドレス補正部16、yアドレス補正
部17に格別に与えられ、ここで上述したアフィン変換
を利用したアドレス補正が実行され、補正アドレスX、
Yが求められる。この場合、Xアドレス補正部16では
、第4図(a)に示すように、走査アドレス作成部15
のアドレスデータXとレジスタ141からの回転方向の
位置ずれ量θに基づ<cosθを乗算器161に与え、
ここでCOSθXを求め、次いて、走査アドレス作成部
15のアドレスyと上記回転方向の位置ずれ量θに基づ
(−sinθを乗算器162に与え、ここで−5inθ
yを求め、これら乗算器161.162の出力を加算器
163で加算し、この加算結果と(Ω、cosθ−Ω 
sinθ)を加算器164で加算することにより、上述
した(3)式の補正アドレスXが得られることになる。
The output of the register 141 is specifically given to the X address correction section 16 and the y address correction section 17 together with the address data X1y of the scanning address generation section 15 which is output in synchronization with the external synchronization signals φ and T, and here the above-mentioned Address correction using affine transformation is performed, and the correction address
Y is required. In this case, in the X address correction section 16, as shown in FIG. 4(a), the scanning address creation section 15
<cos θ is given to the multiplier 161 based on the address data
Here, COS θX is calculated, and then, based on the address y of the scanning address generation unit 15 and the positional deviation amount θ in the rotational direction (-sin θ is given to the multiplier 162, -5 in θ
y is calculated, the outputs of these multipliers 161 and 162 are added by an adder 163, and this addition result and (Ω, cosθ−Ω
sin θ) by the adder 164, the corrected address X of the above-mentioned equation (3) is obtained.

また、yアドレス補正部17についても、 第4図(b
)に示すように、走査アドレス作成部15のアドレスy
とレジスタ141からの回転方向の位置ずれ量θに基づ
<sinθを乗算器171に与え、ここでsinθXを
求め、次いで、走査アドレス作成部15のアドレスyと
上記回転方向の位置ずれ量θに基づ(COSθを乗算器
172に与え、ここでcosθyを求め、これら乗算器
171.172の出力を加算器173で加算し、この加
算結果と(N、stnθ+l、cosθ)を加算器17
4で加算することにより、上述した(4)式の補正アド
レスYが得られることになる。
Furthermore, regarding the y-address correction section 17, FIG.
), the address y of the scanning address generation unit 15
Based on the amount of positional deviation θ in the rotational direction from the register 141, <sinθ is given to the multiplier 171, where sin θX is obtained, and then the address y of the scanning address generation unit 15 and the amount of positional deviation θ in the rotational direction are Based on this, (COSθ is given to the multiplier 172, cosθy is obtained here, the outputs of these multipliers 171 and 172 are added together in the adder 173, and this addition result and (N, stnθ+l, cosθ) are added to the adder 17.
By adding 4, the corrected address Y of the above-mentioned equation (4) can be obtained.

そして、これらXアドレス補正部16およびyアドレス
補正部17の補正アドレスXSYは基準パターン設定部
18に与えられ、これら補正アドレスX、Yに対応する
基準パターンデータが基準パターン設定部18より読み
出され、不一致ドツト検出回路9に出力される。
Then, the correction addresses XSY of the X address correction section 16 and the y address correction section 17 are given to the reference pattern setting section 18, and the reference pattern data corresponding to these correction addresses X and Y are read out from the reference pattern setting section 18. , are output to the mismatching dot detection circuit 9.

一方、映像カメラ2により取り込まれた配線パターン1
aの映像出力は、画像データとして外部同期信号φST
に同期して出力される。この場合、外部同期信号φST
により出力される画像データは、走査アドレス作成部1
5より外部同期信号φ’iTに同期して出力されるアド
レスxSVに対応するものである。そして、この画像デ
ータは前処理部6で前処理され、A/D変換部7でデジ
タルデータに変換された後、時間補正回路8てアドレス
補正処理に必要な時間だけ遅延され不一致ドツト検出回
路9に与えられる。
On the other hand, wiring pattern 1 captured by video camera 2
The video output of a is an external synchronization signal φST as image data.
output in sync with In this case, external synchronization signal φST
The image data output by the scan address generator 1
This corresponds to the address xSV output from 5 in synchronization with the external synchronization signal φ'iT. This image data is preprocessed by a preprocessing section 6, converted into digital data by an A/D conversion section 7, and then delayed by a time correction circuit 8 for the time necessary for address correction processing and sent to a mismatching dot detection circuit 9. given to.

この状態で、不一致ドツト検出回路9により基■パター
ン設定部18の基準パターンデータAと時間補正回路8
からの画像データBとの不一致状態が、画像データBの
アドレスx、yに対応するドツト単位で検出されるよう
になる。
In this state, the mismatching dot detection circuit 9 detects the reference pattern data A of the pattern setting section 18 and the time correction circuit 8.
A mismatch state with the image data B from the image data B is detected in units of dots corresponding to the addresses x and y of the image data B.

ここで、有効エリアC内に基準パターン設定部18の基
準パターンデータAと時間補正回路8の画像データBが
第5図に示すような関係で位置されているものとすると
、まず、図示Diで示す部分では、第6図において、有
効エリア設定部19よりrHJレベルの出力が与えられ
、基準パターンデータAとしてrHJ レベル入力、画
像データBとしてrHJレベル入力が与えられるので、
排他的論理和回路91を始め、アンド回路93.94.
96の出力はいずれも「L」レベルのままであり、不一
致ドツトは検出されない。次に、図示D2で示す部分で
は、第6図において、有効エリア設定部19よりrHJ
レベルの出力が与えられ、基準パターンデータAとして
「L」レベル入力、画像データBとしてrHJレベル入
力が与えられる。すると、排他的論理和回路91よりr
HJレベル出力が発生されるので、アンド回路96がり
rHJレベルとなり、不一致ドツト検出出力が発生され
、同時に、アンド回路94がrHJレベルとなり太りド
ツトの旨の検出出力が発生される。
Here, assuming that the reference pattern data A of the reference pattern setting section 18 and the image data B of the time correction circuit 8 are located in the effective area C in a relationship as shown in FIG. In the part shown in FIG. 6, an rHJ level output is given from the effective area setting section 19, an rHJ level input is given as reference pattern data A, and an rHJ level input is given as image data B.
Starting with the exclusive OR circuit 91, AND circuits 93, 94 .
All outputs of 96 remain at the "L" level, and no mismatched dots are detected. Next, in the part indicated by D2 in the figure, in FIG.
A level output is given, an "L" level input is given as reference pattern data A, and an rHJ level input is given as image data B. Then, from the exclusive OR circuit 91, r
Since the HJ level output is generated, the AND circuit 96 goes to the rHJ level and a mismatch dot detection output is generated, and at the same time, the AND circuit 94 goes to the rHJ level and a detection output indicating a thick dot is generated.

そして、これらアンド回路96および94から信号が出
力される都度、不一致ドツトおよび太りドツトの位置情
報である補正アドレスX%Yが不一致11ト位置件記憶
部20および太りドツト位置記憶部22に記憶されるよ
うになる。また、図示D3で示す部分では、第6図にお
いて、有効エリア設定部19よりrHJレベルの出力が
与えられ、基準パターンデータAとしてrHJレベル入
力、画像データBとしてrLJレベル人力が与えられる
。すると、排他的論理和回路91よりrHJレベル出力
が発生されるので、アンド回路96がrHJレベルとな
り、不一致ドツト検出出力が発生され、同時に、アンド
回路93がrHJレベルとなり、細りドツトの旨の検出
出力が発生される。
Then, each time a signal is output from these AND circuits 96 and 94, the correction address X%Y, which is the position information of the mismatched dot and the thick dot, is stored in the mismatched 11 dot position storage section 20 and the thick dot position storage section 22. Become so. Further, in a portion indicated by D3 in FIG. 6, an rHJ level output is given from the effective area setting section 19 in FIG. 6, an rHJ level input is given as reference pattern data A, and an rLJ level human power is given as image data B. Then, the exclusive OR circuit 91 generates an rHJ level output, so the AND circuit 96 goes to the rHJ level and a mismatch dot detection output is generated, and at the same time, the AND circuit 93 goes to the rHJ level and detects a thin dot. Output is generated.

そして、;れらアンド回路96および93から信号が出
力される都度、不一致ドツトおよび細りドツトの位置情
報である補正アドレスXSYが不一致11ト位置件記憶
部20および細りドツト位置記憶部21に記憶されるよ
うになる。
Then, each time a signal is output from the AND circuits 96 and 93, a correction address XSY, which is the position information of the mismatched dot and the narrowed dot, is stored in the mismatched 11 dot position storage section 20 and the narrowed dot position storage section 21. Become so.

そして、良否判断部23において、太りドツト記憶部2
2から送出される太りドツトの分布および細りドツト位
置記憶部21から送出される細りドツトの分布に基づき
配線パターンの良否が判断され、この結果が表示部24
に表示される。また、これら不一致ドツト数、細りドツ
ト数および太りドツト数はカウンタ25でもカウントさ
れ、このカウント値が不一致ドツト数記憶部26、細り
ドツト数記憶部27、太りドツト数記憶部28において
記憶される。このため各記憶部26〜28に対する位置
情報の読み出しの際、各記憶部26〜28に記憶された
カウント値に達した時点をもって、不一致位置情報の読
み出し処理を終了することができ、能率的となる。
Then, in the acceptability judgment section 23, the fat dot storage section 2
The quality of the wiring pattern is determined based on the distribution of thick dots sent out from the thin dot position storage section 21 and the distribution of thin dots sent out from the thin dot position storage section 21, and the results are displayed on the display section 24.
will be displayed. The number of mismatched dots, the number of thin dots, and the number of thick dots are also counted by the counter 25, and the count values are stored in the number of mismatched dots storage section 26, the number of thin dots storage section 27, and the number of thick dots storage section 28. Therefore, when reading the positional information from each of the storage units 26 to 28, the reading process of the mismatched positional information can be completed when the count value stored in each of the storage units 26 to 28 is reached, which is efficient. Become.

したがって、このようにずれば配線パターンに付された
マーク位置を読取り、このマーク位置について、予め設
定される基準マーク位置に対する位置ずれを、X方向の
位置ずれり、、X方向の位置ずれ1yおよび回転方向の
位置ずれθについて求め、これら位置ずれデータと配線
パターンの画像データのアドレスに対応する走査アドレ
スX1yを補正量パラメータとしてアフィン変換を利用
して補正アドレスXSYを求め、これら補正アドレスX
、Yにより基準パターン設定部より基準パターンデータ
を読み出し、この基準パターンデータと配線パターンの
画像データとの不一致を判断するとともに、この不一致
状態から配線パターンの良否を判断するようにしたので
、映像カメラより順次取り込まれる配線パターンの良否
判断をリアルタイムで能率よく実現することができる。
Therefore, if there is a deviation in this way, the position of the mark attached to the wiring pattern is read, and the positional deviation of this mark position with respect to the preset reference mark position is calculated as the positional deviation in the X direction, the positional deviation in the X direction, 1y, and The positional deviation θ in the rotational direction is determined, and the correction address XSY is calculated using affine transformation using the positional deviation data and the scanning address X1y corresponding to the address of the image data of the wiring pattern as the correction amount parameter.
, Y reads out the reference pattern data from the reference pattern setting section, and determines the mismatch between the reference pattern data and the image data of the wiring pattern, and determines whether the wiring pattern is good or bad from this mismatch state. It is possible to more efficiently determine the acceptability of wiring patterns that are sequentially captured in real time.

しかも基準マーク位置に対するマーク位置のずれに、X
方向の位置ずれ1)、、X方向の位置ずれg、および回
転方向の位置ずれθの各要素を考慮しており、これらに
基づいて基準パターン設定部に対する補正アドレスX、
Yがアフィン変換で求められるので、基準パターンデー
タと配線パターンの画像データとの不一致判断を高精度
に行うことができる。また、従来のものに比べ、XS!
/、θテーブルおよびこのテーブルの駆動機構などを必
要としないので、価格的にも有利にできる。
Moreover, due to the deviation of the mark position from the reference mark position,
The elements of positional deviation in the direction 1), positional deviation g in the X direction, and positional deviation θ in the rotational direction are taken into consideration, and based on these, the correction address X,
Since Y is obtained by affine transformation, it is possible to judge with high precision whether there is a mismatch between the reference pattern data and the image data of the wiring pattern. Also, compared to the conventional one, XS!
/, θ table and a drive mechanism for this table are not required, making it advantageous in terms of cost.

なお、本発明は上記実施例にのみ限定されず、要旨を変
更しない範囲で適宜変形して実施できる。
It should be noted that the present invention is not limited to the above-mentioned embodiments, but can be implemented with appropriate modifications without changing the gist.

例えば、上述の実施例では2台のカメラを用いたが、1
台のみでも実施できる。この場合、最初に位置マークを
読取り、sinθ、CO8θ、gxlMyを算出してお
き、配線パターンの読取りと同時にリアルタイム処理を
行うようにする。この場合は、A/D変換部7の後に、
時間補正回路8とS/P変換部12との接続を切換える
スイッチング素子を設ける必要がある。また、上述では
、配線パターンの外観検査に適用した場合を述べたが、
これ以外のパターン検査にも適用することが可能である
For example, in the above embodiment, two cameras were used, but one
It can also be done with just a stand. In this case, the position mark is first read, sinθ, CO8θ, and gxlMy are calculated, and real-time processing is performed at the same time as the wiring pattern is read. In this case, after the A/D converter 7,
It is necessary to provide a switching element for switching the connection between the time correction circuit 8 and the S/P converter 12. In addition, although the above description describes the case where it is applied to the visual inspection of wiring patterns,
It is also possible to apply to other pattern inspections.

[発明の効果コ 本発明は、マーク位置について予め設定された基準マー
ク位置に対して算出される位置ずれデータにもとづいて
予め被検査パターンに対応して記憶されている基準パタ
ーンのアドレスを補正し、被検査パターンの画像データ
と補正されたアドレスにより読み出される基準パターン
との不一致が判断されるようになるので、被検査パター
ンの検査を精度よく、しかもリアルタイムで能率よく行
うことができる。また、X5Ys θテーブルなどを使
用しないので、検査速度を速めることができるとともに
、テーブルの駆動機構なども必要としないので、価格的
にも安価にできる。また、基準マーク位置に対するマー
ク位置のずれに、X方向の位置ずれ、X方向の位置ずれ
および回転方向の位置ずれなどの各要素を考慮しており
、これらに補正量パラメータに基づいて基準パターン設
定部に対する補正アドレスが求められるので、被検査パ
ターンの画像データと基準パターンとの不一致判断を高
精度に行うことができ、信頼性の高いパターン外観検査
を実現できる。
[Effects of the Invention] The present invention corrects the address of the reference pattern stored in advance corresponding to the pattern to be inspected based on the positional deviation data calculated with respect to the reference mark position set in advance regarding the mark position. Since the mismatch between the image data of the pattern to be inspected and the reference pattern read out based on the corrected address is determined, the pattern to be inspected can be inspected accurately and efficiently in real time. Furthermore, since an X5Ys θ table or the like is not used, the inspection speed can be increased, and a table driving mechanism is not required, so the price can be reduced. In addition, various factors such as positional deviation in the X direction, positional deviation in the Since the corrected address for the part is obtained, it is possible to judge with high precision whether or not the image data of the pattern to be inspected and the reference pattern match, and highly reliable pattern appearance inspection can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の回路構成を示すブロック図
、第2図は同実施例に用いられる映像カメラおよび補正
用カメラの取り付は状態を説明するための構成図、第3
図は同実施例の位置マークの位置ずれ算出部の算出結果
を説明するだめの図、第4図は同実施例に用いられるX
アドレス補正部およびのXアドレス補正部を示す回路図
、第5図は同実施例に用いられる不一致ドツト検出回路
の動作を説明するための図、第6図は同不一致ドツト検
出回路を示す回路図である。 1・・・回路基板、1a・・・配線パターン、1b・・
・位置マーク、2・・・映像カメラ、3・・・補正用カ
メラ、8・・・時間補正回路、9・・・不一致ドツト検
出回路、13・・・位置ずれ算出部、14・・・マーク
位置設定部、15・・・走査アドレス作成部、16・・
・Xアドレス補正部、17・・・Xアドレス補正部、1
8・・・基準パターン設定部、19・・・有効エリア設
定部、20・・・不一致ドツト位置記憶部、21・・・
細りドツト位置記憶部、 2 2・・・太り ドツト位置記憶部、 3・・・良否 判断部、 24・・・表示部、 5・・・カウンタ。
FIG. 1 is a block diagram showing the circuit configuration of an embodiment of the present invention, FIG. 2 is a configuration diagram for explaining the mounting state of a video camera and a correction camera used in the embodiment, and FIG.
The figure is a diagram for explaining the calculation results of the position mark position deviation calculation unit of the same embodiment, and FIG. 4 is an X used in the same embodiment.
A circuit diagram showing the address correction section and the X address correction section, FIG. 5 is a diagram for explaining the operation of the mismatching dot detection circuit used in the same embodiment, and FIG. 6 is a circuit diagram showing the mismatching dot detection circuit. It is. 1... Circuit board, 1a... Wiring pattern, 1b...
・Position mark, 2... Video camera, 3... Correction camera, 8... Time correction circuit, 9... Unmatched dot detection circuit, 13... Position deviation calculation unit, 14... Mark Position setting section, 15...Scanning address creation section, 16...
-X address correction section, 17...X address correction section, 1
8... Reference pattern setting section, 19... Effective area setting section, 20... Unmatched dot position storage section, 21...
Thin dot position storage unit, 2 2... Thick dot position storage unit, 3... Pass/fail judgment unit, 24... Display unit, 5... Counter.

Claims (5)

【特許請求の範囲】[Claims] (1) 被検査パターンに対応して付される位置マーク
を検出し、この検出されたマーク位置について予め設定
された基準マーク位置に対する位置ずれデータを算出し
、この位置ずれデータに基づいて予め被検査パターンに
対応して記憶されている基準パターンのアドレスを補正
するとともに、この補正アドレスにより読み出される基
準パターンデータと上記被検査パターンの画像データと
の不一致を判断することを特徴とするパターン検査方法
(1) Detect the position mark attached corresponding to the pattern to be inspected, calculate the positional deviation data of the detected mark position with respect to the preset reference mark position, and calculate the positional deviation data of the detected mark position with respect to the preset reference mark position. A pattern inspection method characterized by correcting the address of a reference pattern stored in correspondence with the inspection pattern, and determining a mismatch between the reference pattern data read out based on the correction address and the image data of the pattern to be inspected. .
(2) マーク位置について予め設定された基準マーク
位置に対して算出される位置ずれデータは基準マークの
位置座標データに対するx、y方向および回転方向の各
位置ずれ量であることを特徴とする請求項1記載のパタ
ーン検査方法。
(2) A claim characterized in that the positional deviation data calculated with respect to a preset reference mark position regarding the mark position is the amount of positional deviation in each of the x, y directions, and rotational direction with respect to the positional coordinate data of the reference mark. The pattern inspection method according to item 1.
(3) 補正アドレスはマーク位置の基準マークの位置
座標データに対するx、y方向および回転方向の各位置
ずれ量と上記被検査パターンの画像データに対応するア
ドレスを補正量パラメータとしてアフィン変換を利用し
て求めるようにしたことを特徴とする請求項2記載のパ
ターン検査方法。
(3) The correction address uses affine transformation with the positional deviation amount in the x, y direction and rotational direction with respect to the position coordinate data of the reference mark at the mark position and the address corresponding to the image data of the pattern to be inspected as correction amount parameters. 3. The pattern inspection method according to claim 2, wherein
(4) 基準パターンデータと被検査パターンの画像デ
ータとの不一致判断は基準パターンデータが「有」で画
像データが「無」の場合と基準パターンデータが「無」
で画像データが「有」の場合で区別して行うようにした
ことを特徴とする請求項1、2または3記載のパターン
検査方法。
(4) Disagreement judgment between the standard pattern data and the image data of the pattern to be inspected is determined when the standard pattern data is “present” and the image data is “absent”, and when the standard pattern data is “absent”.
4. The pattern inspection method according to claim 1, wherein the pattern inspection method is performed separately when the image data is "present."
(5) 被検査パターンに対応して付される位置マーク
を検出する位置マーク検出手段と、この位置マーク検出
手段より検出されたマーク位置について予め設定された
基準マーク位置に対する位置ずれデータを算出する位置
ずれ算出手段と、この位置ずれ算出手段にて算出された
位置ずれデータに基づいて予め被検査パターンに対応し
て記憶されている基準パターンのアドレスを補正するア
ドレス補正手段と、上記被検査パターンより画像データ
を出力する画像データ出力手段と、この画像データ出力
手段より出力される画像データと上記アドレス補正手段
で補正されたアドレスにより読み出される基準パターン
データとの不一致を判断する不一致判断手段とを具備し
たことを特徴とするパターン検査装置。
(5) Position mark detection means for detecting a position mark attached corresponding to the pattern to be inspected, and positional deviation data for the mark position detected by the position mark detection means with respect to a preset reference mark position is calculated. a positional deviation calculating means; an address correcting means for correcting the address of a reference pattern stored in advance in correspondence with the pattern to be inspected based on the positional deviation data calculated by the positional deviation calculating means; and the pattern to be inspected. an image data output means for outputting image data from the image data output means; and a mismatch determination means for determining a mismatch between the image data output from the image data output means and the reference pattern data read out based on the address corrected by the address correction means. A pattern inspection device characterized by comprising:
JP1140539A 1989-06-02 1989-06-02 Method and device for pattern inspection Pending JPH036673A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1140539A JPH036673A (en) 1989-06-02 1989-06-02 Method and device for pattern inspection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1140539A JPH036673A (en) 1989-06-02 1989-06-02 Method and device for pattern inspection

Publications (1)

Publication Number Publication Date
JPH036673A true JPH036673A (en) 1991-01-14

Family

ID=15271026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1140539A Pending JPH036673A (en) 1989-06-02 1989-06-02 Method and device for pattern inspection

Country Status (1)

Country Link
JP (1) JPH036673A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06139939A (en) * 1992-10-28 1994-05-20 Toshiba Corp Defect inspection device and inspection and correction device for defect
JP2005207848A (en) * 2004-01-22 2005-08-04 Anritsu Corp Apparatus for inspecting printing solder

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06139939A (en) * 1992-10-28 1994-05-20 Toshiba Corp Defect inspection device and inspection and correction device for defect
JP2005207848A (en) * 2004-01-22 2005-08-04 Anritsu Corp Apparatus for inspecting printing solder

Similar Documents

Publication Publication Date Title
JP2591292B2 (en) Image processing device and automatic optical inspection device using it
US5105466A (en) Method and apparatus for detecting corresponding regions between picture images
JPS6016673B2 (en) Object recognition device in servo system
JPH036673A (en) Method and device for pattern inspection
JP2003510568A (en) LCD inspection method and LCD inspection apparatus by pattern comparison
JP2002124799A (en) Method and device for teaching mounting position, and recording medium of mounting position teaching program
JP2727740B2 (en) Board height measurement circuit for mounting board appearance inspection device
JPS5886659A (en) Positioning device for picture
JP2002131041A (en) Method and device for measuring contour shape
JPS61120002A (en) Method and device for detecting corner point of image
JPH0715647A (en) Correcting method for lens distortional aberration of two-dimensional image pickup device
JP3548835B2 (en) Defect inspection apparatus and method
JPS6375503A (en) Positioning device for parts with lead
JPS61194305A (en) Shape inspecting apparatus
JPS6134676A (en) Image processing system
JPH1085898A (en) Device for detecting position and posture of core
KR0156112B1 (en) Method and apparatus of automatically inspecting a pcb using a camera
JP2000227962A (en) Image processor
JPH06258029A (en) Method and system for recognizing pattern position
JPS6380453A (en) Image correcting device for scanning electron microscope
JPH03225210A (en) Parts recognizing device
JPH0540014A (en) System for detecting position of object to be measured
CN117635607A (en) Recognition method for welding quality of circuit board
JP2020112369A (en) Three-dimensional shape measurement device, three-dimensional shape measurement method, and program
JPH04357444A (en) Apparatus for inspecting printed circuit board