JPH036662A

JPH036662A - ベクトル処理装置

Info

Publication number: JPH036662A
Application number: JP13922389A
Authority: JP
Inventors: Masato Nishida; 西田　政人
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-06-02
Filing date: 1989-06-02
Publication date: 1991-01-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、ベクトル処理装置に関し、特に、イタレーシ
ョン処理機構を有するベクトルプロセッサに関する。

［従来の技術］従来、この種のベクトル処理装置において、第５図ａ）
に示す様なイタレーション処理を行なう機構を有するも
のがいくつか有る。しかし、イタレーション処理は再帰
的な演算で有り、前ループの演算結果が確定するまで次
ループの処理が実行出来ないため、並列に処理出来ず、
ベクトルプロセッサとして効果が少ないものであった。

また、従来この種のベクトル処理装置では、演算バイブ
ラインを複数本持たせることで演算の並列度を上げて性
能を上げる様にしているが、イタレーション処理におい
ては並列に処理を行なえなかったために、−本の演算バ
イブラインのみを使用して処理を行なっていた。

従来のベクトル処理装置の構成を第４図に示す。

第１のベクトルレジスタ１１−１．１１−２゜１１−３
．１１−４．第２のベクトルレジスタ１２−１．１２−
２．１２−３．１２−４．および第３のベクトルレジス
タ１３−１．１３−２゜１３−３．１３−４は、それぞ
れ多重化された演算バイブラインの本数分（ここでは４
本）存在する。また、第１のベクトルレジスタの第１の
読み出し手段１６−１．１６−２．１６−３．１６−４
、第２のベクトルレジスタの第２の読み出し手段１７−
１．１７−２．１７−３．１７−４．および第３のベク
トルレジスタの書き込み手段２４−１．２４−２．２４
−３．２４−４も同様に複数組存在する。ベクトルデー
タは、各ベクトルレジスタにおいて、要素番号順に、０
番目、１番目。

２番目、３番目、０番目・・・の様に、順繰りに配置さ
れる。

イタレーション処理開始時においては、第１のベクトル
レジスタの０番１１−１が入力選択手段３１で選択され
、また初期データレジスタ１８′の内容が入力選択手段
１９′で選択され、演算器２１′に供給され、ここで演
算が実行される。第２のベクトルレジスタの０番目１２
−１の内容も読み出し手段１７−１によって読み出され
９人力選択手段３３で選択され、演算器２１′の結果が
確定したタイミングで演算器２２′に供給され。

ここで演算が行なわれる。

演算器２２′の結果が確定した時点で第３のベクトルレ
ジスタの０番目１３−１へ、書き込み手段２４−１の指
示するアドレスに、演算結果を書き込む。またこれと並
行して、演算器２２′の演算結果は、入力選択手段１９
′へ送られ、演算器２１′へ供給され、入力選択手段３
１で選択された第１のベクトルレジスタの１番目１１−
２の内容とともに処理を続行する。各ベクトルレジスタ
は、０番目、１番目、２番目、３番目の順にベクトル要
素口繰り返しアクセスされる。

第５図ｂ）の様な乗算のみ、或いは加算のみのイタレー
ションにおいては、第２の演算器２２′は使用せずに、
第１の演算器２１′の出力が入力選択手段１９′および
第３のベクトルレジスタ１３−１〜１３−４の書き込み
データとして送出される。

［発明が解決しようとする課題］上述した従来のベクトル処理装置は、複数の演算パイプ
ライン構成であっても、イタレーションの処理において
は、−組の演算器しか使用出来ない。そのため、演算器
２１′の演算時間をａ、演算器２２′の演算時間をす、
ベクトル要素数をｎとすると、イタレーションの処理時
間は、（ａ十ｂ）・ｎかかる。スカラ処理においても同
等の時間で実行することが可能で有り、ベクトル化によ
る効果がきわめて小さい。また、演算パイプラインを多
重化することによって、複数の演算を同時に実行する機
構を有しているのにも拘らず、イタレーション処理にお
いては、該多重化演算パイプラインを有効に利用するこ
とが来きないという欠点が有る。

［課題を解決するための手段］本発明によれば、＠数組のベクトル演算部と。

タイミング生成手段とを有し。

前記複数組のベクトル演算部の各組は。

第１及び第２のベクトルレジスタと。

前記第１のベクトルレジスタから順次、データを読み出
されたデータとして読み出す読み出し手段と。

初期データを保持する初期データレジスタと。

演算開始時に前記初期データをそれ以後は演算結果デー
タを選択し１選択されたデータを出力する選択手段と。

前記読み出されたデータと前記選択されたデータとを演
算し、前記演算結果データを出力する演算器と。

前記演算結果データを順次、書き込みデータとして前記
第２のベクトルレジスタに書き込む書き込み手段とを有
し。

前記タイミング生成手段は、処理開始時及び前記演算結
果データが確定したタイミングに前記読み出し手段を有
効化し、前記演算結果データが確定したタイミングに前
記書き込み手段を起動することを特徴とするベクトル処
理装置が得られる。

また１本発明によれば、複数組のベクトル演算部と、タ
イミング生成手段とを有し。

前記複数組のベクトル演算部の各組は。

第１．第２．及び第３のベクトルレジスタと。

前記第１のベクトルレジスタから順次、データを第１の
読み出されたデータとして読み出す第１の読み出し手段
と。

前記第２のベクトルレジスタから順次、データを第２の
読み出されたデータとして読み出す第２の読み出し手段
と。

初期データを保持する初期データレジスタと。

演算開始時に前記初期データをそれ以後は出力演算結果
データを選択し２選択されたデータを出力する選択手段
と。

前記第１の読み出されたデータと前記選択されたデータ
とを演算し、第１の演算結果データを出力する第１の演
算器と。

前記第２の読み出されたデータと前記第１の演算結果デ
ータとを演算し、第２の演算結果データを前記出力演算
結果データとして出力する第２の演算器と。

前記出力演算結果データを順次、書き込みデータとして
前記第３のベクトルレジスタに書き込む書き込み手段と
を有し。

前記タイミング生成手段は、処理開始時及び前記出力演
算結果データが確定したタイミングに前記第１の読み出
し手段を有効化し、前記第１の演算結果データが確定し
たタイミングに前記第２の読み出し手段を有効化し、前
記出力演算結果データが確定したタイミングに前記書き
込み手段を起動することを特徴とするベクトル処理装置
が得られる。

［実施例］以下１本発明の実施例について図面を参照して説明する
。

第１図を参照すると１本発明の第１の態様によるベクト
ル処理装置は、に組のベクトル演算部と。

タイミング生成手段１０とを有する。

ｋ組のベクトル演算部の各組は、第１及び第２のベクト
ルレジスタ１１及び１２と、第１のべりトルレジスタ１
１から順次、データを読み出されたデータとして読み出
す読み出し手段１６と、初期データを保持する初期デー
タレジスタ１８と。

演算開始時に初期データをそれ以後は演算結果データを
選択し２選択されたデータを出力する選択回路１９と、
読み出されたデータと選択されたデータとを演算し、演
算結果データを出力する演算器２１と、演算結果データ
を順次、書き込みデータとして第２のベクトルレジスタ
１２に書き込む書き込み手段２４とを有する。

タイミング生成手段１０は、処理開始時及び演算結果デ
ータが確定したタイミングに読み出し手段１８を有効化
し、演算結果データが確定したタイミングに書き込み手
段２４を起動する。

第２図を参照すると１本発明の第２の態様によるベクト
ル処理装置は、に組のベクトル演算部と。

タイミング生成手段１０ａとを有する。

ｋ組のベクトル演算部の各組は、第１．第２゜及び第３
のベクトルレジスタ１１，１２．及び１３と、第１のベ
クトルレジスタ１１から順次。

データを第１の読み出されたデータとして読み出す第１
の読み出し手段１６と、第２のベクトルレジスタ１２か
ら順次、データを第２の読み出されたデータとして読み
出す第２の読み出し手段１７と、初期データを保持する
初期データレジスタ１８と、演算開始時に初期データを
それ以後は出力演算結果データを選択し１選択されたデ
ータを出力する選択回路１９と、第１の読み出されたデ
ータと選択されたデータとを演算し、第１の演算結果デ
ータを出力する第１の演算器２１と、第２の読み出され
たデータと第１の演算結果データとを演算し、第２の演
算結果データを出力演算結果データとして出力する第２
の演算器２２と、出力演算結果データを順次、書き込み
データとして第３のベクトルレジスタ１３に書き込む書
き込み手段２４とを有する。

タイミング生成手段１０ａは、処理開始時及び出力演算
結果データが確定したタイミングに第１の読み出し手段
１６を有効化し、第１の演算結果データが確定したタイ
ミングに第２の読み出し手段１７を有効化し、出力演算
結果データが確定したタイミングに書き込み手段２４を
起動する。

次に本発明の実施例について図面を参照して説明する。

第３図は本発明の一実施例によるベクトル処理装置の概
略構成を示すブロック図である。本実施例では、演算バ
イブラインは、２重化されているものとする。２重化さ
れている部分については。

番号の後ろに−１，および−２をつけて区別する。

ベクトルレジスタ４１は信号線１０１によって入力選択
回路１９に接続される。ベクトルレジスタ１１は信号線
２０１によって演算器２１に接続される。ベクトルレジ
スタ４３は信号線３０１によって入力選択回路４４に接
続され、ベクトルレジスタ１２は信号線４０１によって
演算器２２に接続される。入力選択回路１９は、演算器
２１に。

入力選択回路４４は演算器２２に接続される。リードア
ドレスカウンタ１６は、信号線６０１でベクトルレジス
タ４１およびベクトルレジスタ１１に接続され、リード
アドレスカウンタ１７は、信号線７０１を介して、ベク
トルレジスタ４３およびベクトルレジスタ１２に接続さ
れる。ライトアドレスカウンタ２４は信号線８０１を介
して、ベクトルレジスタ１３に接続される。初期データ
レジスタ１８は、信号線９０１を介して、入力選択回路
１９および入力選択回路４４に接続される。

演算器２１は信号線１００１を介して、クロスバスイッ
チ４６．入力選択回路１９．及び入力選択回路４４に接
続される。演算器２２は、信号線１１０１を介してクロ
スバスイッチ４６．入力選択回路１９．および入力選択
回路４４に接続される。クロスバスイッチ４６は、信号
線１４０１゜１４０２．１４０３．１４０４．１４０５
を介して、それぞれベクトルレジスタ４１，１１．４３
゜１２．１３に接続される。以上の構成要素は全て２組
存在する。

演算器人力選択回路４５は制御線１２０１を介して入力
選択回路１９に、制御線１２０２を介して人力選択回路
４４に接続される。アドレス更新手段１０ａは、制御線
１３０１を介してリードアドレスカウンタ１６に、制御
線１３０２を介してリードアドレスカウンタ１７に、制
御線１３０３を介してライトアドレスカウンタ２４に接
続される。

次に本実施例の動作説明を行なう。

第５図ａ）の乗算加算イタレーションのループ内を以下
の様に変形する。

Ｘ　　（＋）−Ａ　（＋）争Ｘ　（１−１）＋Ｂ（１）
Ｘ　（＋＋　１　）について考えて。

Ｘ　（Ｉ　＋１）　−Ａ（＋＋１）　　・Ｘ（１）＋Ｂ
　（＋＋１）Ｘ（１＋１）−Ａ（＋＋１）　　　（Ａ（Ｉ）・Ｘ　（
１−１）　＋Ｂ　（１））＋Ｂ　（１＋１）Ｘ　（１＋１）　−Ａ　（１＋１）　　・Ａ　（Ｉ）・
Ｘ　（１−１）＋Ａ　（１＋１）・Ｂ　（１）　＋Ｂ　（＋＋１）　（ＤＸ（１＋２）は
。

Ｘ　　（１＋２）　　−Ａ　　（＋＋２）　　・　Ａ（
１＋１）・　Ｘ　　（１）　　＋Ａ　　（１＋２）・Ｂ
（１＋１）＋Ｂ　　（Ｉ　　＋　　２）　　（２）この
ように変形することによって、Ｘ（１）の演算は直前の
Ｘ　（＋−１）の結果を使用するのではなくもう一つ前
のＸ（１−２）の結果を使用する様になる。

これによって式（１）の演算と式（２）の演算とは独立
に行なうことが可能となり、第５図ａ）のループは第６
図ａ）の２つのループに変形される。

第５図ｂ）のループも同様、第６図ｂ）の２つのループ
に変形される。

２つのループは、それぞれ独立して演算が行えるので、
これを、それぞれ異なるベクトル演算バイブラインにわ
りあてて処理を行なうことが可能となる。

ただし、イタレーションの係数は１式の変形によって変
わるので、あらかじめ計算してやる必要がある。第５図
ａ）のループに対しては第７図ａ）の■および■の計算
を行なう。第５図ｂ）のループに対しては第７図ｂ）の
■の計算を行なう。これらの計算は再帰的な演算を含ま
ないため、ベクトル演算器にてチエイニング等を利用し
て高速に処理可能である。

この様にしてあらかじめ計算しておいた。Ａ′（１）及
びＢ’　　（Ｉ）のベクトルデータは、Ａ′（Ｉ）の奇
数番目の要素をベクトルレジスタ１ｌ−ＩＩ：、偶数番
目の要素をベクトルレジスタ１１−２に格納、Ｂ’（Ｉ
）の奇数番目の要素をベクトルレジスタ１２−１に、偶
数番目の要素を１２−２に格納し、初期データレジスタ
１８−１および１８−２に初期データＸ１をセットして
、２つの演算バイブラインで独立にイタレーションの処
理を行なう。

２つの演算パイプライン１系、２系のうち、１系のパイ
プラインについて考えると、ベクトルレジスタ１１−１
に格納されたＡ’　（１）は、アドレス更新手段１０ａ
の指示に従い読み出し手段１６−１によって読み出され
、演算器２１−１に送出される。一方、初期データレジ
スタ１８−１中の初期データＸ１は、信号線９０１−１
を介して読み出され、演算器入力選択回路４５の指示に
従い。

入力選択回路１９−１によって選択され、演算器２１−
１に送出される。この２つのデータを演算器２１−１で
演算し、その演算結果は、第５図ａ）のループの場合２
人力選択回路４４−１に、第５図ｂ）のループでは、入
力選択回路１９−１およびクロスバスイッチ４６−１に
送出される。入力選択回路４４−１は１本イタレーショ
ン処理中。

演算器２１−１を選択するように、演算器入力選択回路
４５によって制御される。また、入力選択回路１９−１
は、演算器２１−１での第１回目の演算開始以後、第５
図ａ）のループでは、演算器２２−１の演算結果を、第
５図ｂ）のループでは演算器２１−１の演算結果を選択
するように、演算器入力選択回路４５によって制御され
る。

第５図ａ）のループでは、リードアドレスカウンタ１７
−１の示す番地のベクトルレジスタ１２−１の内容（Ｂ
’（１））を読み出し、入力選択回路４４−１によって
選択された。演算器２１−１の演算結果とともに演算器
２２−１に送られ、ここで演算が実行される。

アドレス更新回路１０ａでは、イタレーション処理の時
間管理を行なっており、リードアドレスカウンタ１６−
１．１６−２に対しては、ベクトルデータ読み出しタイ
ミング後にリード・アドレスを更新（＋１）する制御信
号を送出する。また。

ライトアドレスカウンタ２４−１に対しては、第５ａ）
のループでは、演算器２２−１．第５ｂ）のループでは
、演算器２１−１の演算が完了して。

クロスバスイッチ４６−１を介してベクトルレジスタ１
３−１に格納された後のタイミングで、ライトアドレス
レジスタ２４−１を更新（＋１）する制御信号を送出す
る。これによって、各ベクトル要素に対するイタレーシ
ョン演算が順次実行され、あらかじめ定められたベクト
ル要素数の演算が完了すると、処理を終了する。

２系のベクトル演算パイプにおいても全く同様の処理が
行なわれ、偶数要素に対するイタレーション処理が行な
われる。

本実施例では、ベクトル演算バイブラインが２組で構成
される場合について述べたが、２組以上のケースも同様
で、第６図におけるループの展開数を２演算パイプライ
ン数に等しくとれば良い。

いま５乗算の演算時間をａ、加算の演算時間をｂとし、
要素数をｎとすると、第５図ａ）の乗算加算のイタレー
ション処理の場合、Ａ’（Ｉ）。

およびＢ’　　（１）の計算を行なう前処理には１乗算
の並列化１乗算加算のチエイニング、演算バイブライン
の多重化（ここでは２とする）を行なうと、最速（ａ十
ｂ）で処理が行なえ、イタレーションの処理に（ａ＋ｂ
）　　・ｎ　／　２かかるから、総処理時間で（ａ＋ｂ
＋　（ａ＋ｂ）　　・ｎ／２）かかることになる。これ
に対し、従来方式であれば。

（ａ＋ｂ）　　・ｎであり、ｎが十分大きければ前処理
のオーバヘッドよりイタレーションの並列化による効果
が出てくる。第８図ａ）に本発明による方式と従来方式
とを比較したタイムチャート示す。

第５図ｂ）においても同様１木刀式では、総処理時間が
（ａ＋ａ−ｎ／２）であるのに対して。

従来方式では総処理時間がａ’ｎであり、ｎが十分大き
ければ性能の向上を期待出来る。第８図ｂ）に本方式と
従来方式とを比較したタイムチャートを示す。

さらに、イタレーションの処理を多重化することによっ
て、すなわち、演算パイプラインの数を４本、８本と増
やすことによって、高速化が可能となる。

［発明の効果］以上説明したように本発明は、イタレーションの処理を
複数のイタレーション処理に分解し、それぞれを各演算
パイプラインで実行することにより、イタレーションの
処理を演算バイブラインを並列化した数だけ並列に処理
を行なうことが出来るという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の態様によるベクトル処理装置の
概略構成を示すブロック図、第２図は本発明の第２の態
様によるベクトル処理装置の概略構成を示すブロック図
、第３図は本発明の一実施例によるベクトル処理装置の
概略構成を示すブロック図、第４図は従来のベクトル処
理装置の概略構成を示すブロック図、第５図は本実施例
の動作を説明するために使用されるイタレーション処理
を表わすＦＯＲＴＲＡＮプログラムの例を示した図で。ａ）は乗算加算イタレーションを、ｂ）は乗算イタレー
ションを示し、第６図は第５図のＦＯＲＴＲＡＮプログ
ラムを変形したＦＯＲＴＲＡＮプログラムを示す図、第
７図は第６図の各要素に対する処理を示す図、第８図は
従来方式と本方式の比較タイムチャートで、ａ）は乗算
加算イタレーションの場合を。ｂ）は乗算イタレーションの場合を示す。１０．１０ａ・・・タイミング生成手段（アドレス更新
回路）、１１，１２．１３・・・ベクトルレジスタ、１
６．１７・・・読み出し手段、１８・・・初期データレ
ジスタ、１９・・・選択手段、２１．２２・・・演算器
、２４・・・書き込み手段。第５図（ａ）（１）＝Ｘ１Ｄ。０Ｉ　＝２．１０００Ｘ（Ｉ）、Ａ（Ｉ）末Ｘ（１−１）＋Ｂ（Ｉ）０ＣＯＮＴＩ　ＮＵ　Ｅ（ｂ）（１）　、　Ｘ　１Ｄ。０ ■　＝２．１０００（Ｉ）＝Ａ（Ｉ）末（Ｉ＝１）０ＣＯＮＴＩＮＵＥ第７図（ａ）（ｂ）１１Ｘ（１）Ｘ（２）Ｘ（３）Ｘ（４）Ａ’（Ｉ　）

Claims

【特許請求の範囲】１、複数組のベクトル演算部と、タイミング生成手段と
を有し、前記複数組のベクトル演算部の各組は、第１及び第２のベクトルレジスタと、前記第１のベクトルレジスタから順次、データを読み出
されたデータとして読み出す読み出し手段と、初期データを保持する初期データレジスタと、演算開始
時に前記初期データをそれ以後は演算結果データを選択
し、選択されたデータを出力する選択手段と、前記読み出されたデータと前記選択されたデータとを演
算し、前記演算結果データを出力する演算器と、前記演算結果データを順次、書き込みデータとして前記
第２のベクトルレジスタに書き込む書き込み手段とを有
し、前記タイミング生成手段は、処理開始時及び前記演算結
果データが確定したタイミングに前記読み出し手段を有
効化し、前記演算結果データが確定したタイミングに前
記書き込み手段を起動することを特徴とするベクトル処
理装置。２、複数組のベクトル演算部と、タイミング生成手段と
を有し、前記複数組のベクトル演算部の各組は、第１、第２、及び第３のベクトルレジスタと、前記第１
のベクトルレジスタから順次、データを第１の読み出さ
れたデータとして読み出す第１の読み出し手段と、前記第２のベクトルレジスタから順次、データを第２の
読み出されたデータとして読み出す第２の読み出し手段
と、初期データを保持する初期データレジスタと、演算開始
時に前記初期データをそれ以後は出力演算結果データを
選択し、選択されたデータを出力する選択手段と、前記第１の読み出されたデータと前記選択されたデータ
とを演算し、第１の演算結果データを出力する第１の演
算器と、前記第２の読み出されたデータと前記第１の演算結果デ
ータとを演算し、第２の演算結果データを前記出力演算
結果データとして出力する第２の演算器と、前記出力演算結果データを順次、書き込みデータとして
前記第３のベクトルレジスタに書き込む書き込み手段と
を有し、前記タイミング生成手段は、処理開始時及び前記出力演
算結果データが確定したタイミングに前記第１の読み出
し手段を有効化し、前記第１の演算結果データが確定し
たタイミングに前記第２の読み出し手段を有効化し、前
記出力演算結果データが確定したタイミングに前記書き
込み手段を起動することを特徴とするベクトル処理装置
。