JPH0366242U - - Google Patents

Description

【図面の簡単な説明】

第１図は、この考案の一実施例を示す図、第２
図は従来のシリアル信号受信装置を示す図である
。 図において、１……変換回路、２……レジスタ
回路、３……タイミング作成回路、４……ゲート
回路、５……メモリライトコントロール回路、６
……メモリリードコントロール回路、７……２ポ
ートＲＡＭ回路である。なお、各図中同一符号は
同一又は相当部分を示す。

Claims (1)

【実用新案登録請求の範囲】
1. 入力端に外部からのシリアル信号を入力し、パ
   ラレル信号に変換する変換回路と、２つの入力端
   の内、第１の入力端に上記変換回路からの変換終
   了指示信号を入力し、第２の入力端に上記変換回
   路からのパラレル信号を入力し、変換終了指示信
   号に同期して、パラレル信号の保持を行うレジス
   タ回路と、２つの入力端の内第１の入力端に上記
   変換回路からの変換終了指示信号を入力し、第２
   の入力端に上記変換回路のパラレル信号を入力し
   、変換終了指示信号に合せてパラレル信号を読み
   込み、信号の種類の判定をし、制御信号を出力す
   るメモリライトコントロール回路と、２つの入力
   端の内、第１の入力端には、上記メモリライトコ
   ントロール回路の出力を入力し、制御信号を出力
   するメモリリードコントロール回路と、３つの入
   力端の内、第１の入力端に上記メモリライトコン
   トロール回路からの出力信号を入力し、第２の入
   力端に、上記メモリリードコントロール回路から
   の出力信号を入力し、第３の入力端に上記レジス
   タ回路からの出力信号を入力し、メモリライトコ
   ントロール回路及びメモリリードコントロール回
   路の出力にしたがい、レジスタ回路の出力信号の
   記憶保持、又は、記憶保持してあつた信号の出力
   を行う２ポートＲＡＭ回路と、入力端に上記メモ
   リリードコントロール回路からの出力信号を入力
   し、本装置からの信号の出力タイミングを作成し
   、その出力を、前記メモリリードコントロール回
   路のもう一方の入力端にも出力するタイミング作
   成回路と、２つの入力端の内、第１の入力端に上
   記タイミング作成回路の出力信号を入力し、第２
   の入力端に上記２ポートＲＡＭ回路の出力信号を
   入力し、タイミング作成回路の出力に合せて、入
   力するレジスタ回路からの信号の出力制御をする
   ゲート回路からなることを特徴としたシリアル信
   号受信装置。