JPH0384660U - - Google Patents

Description

【図面の簡単な説明】

第１図は、この考案の一実施例を示す図、第２
図は従来のシリアル信号受信装置を示す図である
。 図において、１は変換回路、２はレジスタ回路
、３はタイミング作成回路、４はゲート回路、５
は判定回路、６はフアーストイン・フアーストア
ウト回路である。なお、各図中同一符号は同一又
は相当部分を示す。

Claims (1)

【実用新案登録請求の範囲】
1. 入力端に外部からのシリアル信号を入力し、パ
   ラレル信号に変換する変換回路と、２つの入力端
   の内、第１の入力端に上記変換回路からの変換終
   了指示信号を入力し、第２の入力端に上記変換回
   路からのパラレル信号を入力し、変換終了指示信
   号に同期して、パラレル信号の保持を行うレジス
   タ回路と、２つの入力端の内第１の入力端に上記
   変換回路からの変換終了指示信号を入力し、第２
   の入力端に上記変換回路のパラレル信号を入力し
   変換終了指示信号に合わせてパラレル信号を読み
   込み、信号の種類の判定をする判定回路と、３つ
   の入力端の内、第１の入力端に上記判定回路から
   の出力信号を入力し、第２の入力端に上記レジス
   タ回路からの出力信号を入力し、判定回路の出力
   に合わせてレジスタ回路の出力信号の記憶保持、
   又は、記憶保持してあつた信号の出力を行うフア
   ーストイン・フアーストアウト回路と、入力端に
   上記フアーストイン・フアーストアウト回路から
   の出力信号を入力し、本装置からの信号の出力タ
   イミングを作成し、その出力を、前記フアースト
   イン・フアーストアウト回路のもう一方の入力端
   にも出力するタイミング作成回路と、２つの入力
   端の内、第１の入力端に上記タイミング作成回路
   の出力信号を入力し、第２の入力端に上記フアー
   ストイン・フアーストアウト回路の出力信号を入
   力し、タイミング作成回路の出力に合わせて、入
   力するフアーストイン・フアーストアウト回路か
   らの信号の出力制御をするゲート回路からなるこ
   とを特徴としたシリアル信号受信装置。