JPH0364050A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0364050A JPH0364050A JP1200513A JP20051389A JPH0364050A JP H0364050 A JPH0364050 A JP H0364050A JP 1200513 A JP1200513 A JP 1200513A JP 20051389 A JP20051389 A JP 20051389A JP H0364050 A JPH0364050 A JP H0364050A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor device
- chip
- cooling
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 230000005679 Peltier effect Effects 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000001816 cooling Methods 0.000 abstract description 11
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 239000007769 metal material Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 241000982634 Tragelaphus eurycerus Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の発熱対策に関するものである
。
。
従来、半導体装置の発熱対策としては、チップを搭載す
るグイバット部を大きくシ、ヒートシンクとして外部に
熱を放散させる自然冷却や、送風、液体等を用い強制冷
却を行なわれている。
るグイバット部を大きくシ、ヒートシンクとして外部に
熱を放散させる自然冷却や、送風、液体等を用い強制冷
却を行なわれている。
第３図はパワートランジスタのグイポンド後のチップ・
グイパッド部の断面図である。第４図はパワートランジ
スタの斜視図である。
グイパッド部の断面図である。第４図はパワートランジ
スタの斜視図である。
次に動作について説明する。グイボンダ（図示せず）に
よってグイパッド（９）上にトランジスタチップ（１１
）をソルダー１８）で接着させる。次に、トランジスタ
チップ（ｌすのエミッタ（５）及びベース（６）をワイ
ヤボンダ（図示せず）にて外部リード（Ｊ４へそれぞれ
配線（図示せず）する。次に、トランスフォア−モール
ドシステム（図示せず）によシ、プラスチック封止され
て出来上がったパワートランジスタ（第３図）は、テス
ター（図示せず）にてチエツクされ良品となったものが
、プリント基板（図示せず）に実装され使用される。パ
ワートランジスタ（第３図）動作中の発熱は、ヒートシ
ンクＨよシ自然冷却させたシ、送風、液体等（図示せず
）を用い強制冷却を行なったシしている。
よってグイパッド（９）上にトランジスタチップ（１１
）をソルダー１８）で接着させる。次に、トランジスタ
チップ（ｌすのエミッタ（５）及びベース（６）をワイ
ヤボンダ（図示せず）にて外部リード（Ｊ４へそれぞれ
配線（図示せず）する。次に、トランスフォア−モール
ドシステム（図示せず）によシ、プラスチック封止され
て出来上がったパワートランジスタ（第３図）は、テス
ター（図示せず）にてチエツクされ良品となったものが
、プリント基板（図示せず）に実装され使用される。パ
ワートランジスタ（第３図）動作中の発熱は、ヒートシ
ンクＨよシ自然冷却させたシ、送風、液体等（図示せず
）を用い強制冷却を行なったシしている。
従来の半導体装置は以上のように構成されていたので、
発熱対策としてヒートシンク等が必要で大型パッケージ
となり、場合によっては送風、液体等の強制冷却媒体が
必要であり、コストアップになると共に電子回路の小型
化が困難であるという問題点がらった〇 この発明は、上記のような問題点を解消するためになさ
れたもので、ヒートシンクが大幅に小型化されると共に
強制冷却が不要な半導体装置を得ることを目的とする。
発熱対策としてヒートシンク等が必要で大型パッケージ
となり、場合によっては送風、液体等の強制冷却媒体が
必要であり、コストアップになると共に電子回路の小型
化が困難であるという問題点がらった〇 この発明は、上記のような問題点を解消するためになさ
れたもので、ヒートシンクが大幅に小型化されると共に
強制冷却が不要な半導体装置を得ることを目的とする。
この発明に係る半導体装置は、半導体装置のチップ内に
ペルチェ効実用金属物を形成させたものである。
ペルチェ効実用金属物を形成させたものである。
この発明にかける半導体装置はチップ内にペルチェ効果
用金属物を形成させ、外部より通電することによりグイ
パッド部が冷却される。
用金属物を形成させ、外部より通電することによりグイ
パッド部が冷却される。
以下この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による半導体装置のグイボ
ンド後のチップ・グイパッド部の断面図である。また、
図はパワートランジスタの場合を示し、トランジスタチ
ップ（Ｕ）は通常のエミッター（６）、ペース（６）、
コレクター（７）の両側にＮ形半導体（３）とＰ形半導
体（４）をイオン注入又は拡散によう形成される。
ンド後のチップ・グイパッド部の断面図である。また、
図はパワートランジスタの場合を示し、トランジスタチ
ップ（Ｕ）は通常のエミッター（６）、ペース（６）、
コレクター（７）の両側にＮ形半導体（３）とＰ形半導
体（４）をイオン注入又は拡散によう形成される。
第２図はこの発明によるパワートランジスタの斜視図で
ある。Ｎ形半導体（３）及びＰ形半導体（４）からそれ
ぞれアルミ電極（１）を介し、ワイヤボングー（図示せ
ず）にて冷却用螺圧印加用外部リード（ｌ＝に配線する
。
ある。Ｎ形半導体（３）及びＰ形半導体（４）からそれ
ぞれアルミ電極（１）を介し、ワイヤボングー（図示せ
ず）にて冷却用螺圧印加用外部リード（ｌ＝に配線する
。
次に動作について説明する。プリント基板（図示せず）
に実装され動作させたパワートランジスタは発熱を起す
が、冷却用電圧印加用外部リードＨに直流′４源（１■
のプラス十をＮ形半導体（３）にマイナス−をＰ形半導
体（４）に接続する。電流はＮ形半導体（３）からソル
ダー（８）、グイパッド（９）を経てＰ形半導体（４）
に流れる。この時、ソルダー（８）、グイパッド（９）
部が吸熱反応を起し、トランジスタチップ（ＩＩ）を自
己冷却させる。
に実装され動作させたパワートランジスタは発熱を起す
が、冷却用電圧印加用外部リードＨに直流′４源（１■
のプラス十をＮ形半導体（３）にマイナス−をＰ形半導
体（４）に接続する。電流はＮ形半導体（３）からソル
ダー（８）、グイパッド（９）を経てＰ形半導体（４）
に流れる。この時、ソルダー（８）、グイパッド（９）
部が吸熱反応を起し、トランジスタチップ（ＩＩ）を自
己冷却させる。
なか、上記実施例では半導体装置として、パワートラン
ジスタの場合を示したが、これに限らずダイオード、Ｉ
Ｃなどの場合も同様の効果を奏する。
ジスタの場合を示したが、これに限らずダイオード、Ｉ
Ｃなどの場合も同様の効果を奏する。
（発明の効果〕
以上のようにこの発明によれば、半導体装置のチップ内
にペルチェ効果用金属物を設け、グイパッド部を冷却さ
せるように構成したので、半導体装置の小型パッケージ
化並びに電子回路の小型化、強制冷却の不要等によシコ
ストダウンが図れる効果がある。
にペルチェ効果用金属物を設け、グイパッド部を冷却さ
せるように構成したので、半導体装置の小型パッケージ
化並びに電子回路の小型化、強制冷却の不要等によシコ
ストダウンが図れる効果がある。
第１図はこの発明の一実施例によるパワートランジスタ
のグイボンド後のチップ、グイパッド部の断面図、第２
図はこの発明によるパワートランジスタの斜視図、第３
図は従来のパワートランジスタのグイボンド後のチップ
・グイパッド部の断面図、第４図はパワートランジスタ
の斜視図である。 ３・・・Ｎ形半導体、４・・・Ｐ形半導体、１０・・・
直流電源、１１・・・トランジスタチップ、ａ四・・・
冷却用電圧印加用外部リード。 なか、図中、同一符号は同一 または相当部分を示す。 第３図 第４図
のグイボンド後のチップ、グイパッド部の断面図、第２
図はこの発明によるパワートランジスタの斜視図、第３
図は従来のパワートランジスタのグイボンド後のチップ
・グイパッド部の断面図、第４図はパワートランジスタ
の斜視図である。 ３・・・Ｎ形半導体、４・・・Ｐ形半導体、１０・・・
直流電源、１１・・・トランジスタチップ、ａ四・・・
冷却用電圧印加用外部リード。 なか、図中、同一符号は同一 または相当部分を示す。 第３図 第４図
Claims (1)
- 半導体装置のチップ内にペルチェ効果用金属物を形成さ
せたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200513A JPH0364050A (ja) | 1989-08-01 | 1989-08-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200513A JPH0364050A (ja) | 1989-08-01 | 1989-08-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364050A true JPH0364050A (ja) | 1991-03-19 |
Family
ID=16425563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1200513A Pending JPH0364050A (ja) | 1989-08-01 | 1989-08-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364050A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476483B1 (en) * | 1999-10-20 | 2002-11-05 | International Business Machines Corporation | Method and apparatus for cooling a silicon on insulator device |
| JP2008263164A (ja) * | 2007-01-15 | 2008-10-30 | Yyl:Kk | 半導体装置 |
-
1989
- 1989-08-01 JP JP1200513A patent/JPH0364050A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476483B1 (en) * | 1999-10-20 | 2002-11-05 | International Business Machines Corporation | Method and apparatus for cooling a silicon on insulator device |
| JP2008263164A (ja) * | 2007-01-15 | 2008-10-30 | Yyl:Kk | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW498550B (en) | Semiconductor device | |
| US6133634A (en) | High performance flip chip package | |
| JP3233507B2 (ja) | 半導体装置 | |
| GB2358960A (en) | Electrically isolated power semiconductor package | |
| US8223496B2 (en) | Arc discharge device | |
| US6404048B2 (en) | Heat dissipating microelectronic package | |
| WO2005119896A1 (ja) | インバータ装置 | |
| JP2008199022A (ja) | パワー半導体モジュールおよびその製造方法 | |
| JPH02114658A (ja) | 半導体装置 | |
| US10256168B2 (en) | Semiconductor device and lead frame therefor | |
| JPH0364050A (ja) | 半導体装置 | |
| KR102313764B1 (ko) | 반도체칩을 구비한 반도체 부품과 쿨링장치가 결합된 쿨링시스템 | |
| JP2019220671A (ja) | 整流器用パワーデバイス | |
| JPH0661372A (ja) | ハイブリッドｉｃ | |
| JP2006278401A (ja) | 半導体装置 | |
| JP3403338B2 (ja) | 電力用半導体モジュール | |
| JP3013612B2 (ja) | 半導体装置 | |
| JP2765242B2 (ja) | 集積回路装置 | |
| JPH08116004A (ja) | パワーモールドダイオード | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| JPH05283582A (ja) | 正負安定化電源装置 | |
| JPS62133740A (ja) | 半導体装置 | |
| JPH05292744A (ja) | 電源モジュールの実装構造 | |
| JPH0677366A (ja) | 半導体装置 | |
| TWI297202B (en) | Package structure with a large heat dissipation region |