JPH0362182A - ラスタ図形処理システムに於ける高速線形シエーデイングのための方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はラスタ図形デイスプレィに於ける線形シェーデ
ィングに関し、更に詳細には、そうしたデイスプレィに
用いられる多角形の高速線形シェーディングのための方
法及び装置に関する。

〔従来の技術〕

ラスタ図形処理システムに於いては、異なる強度に輝く
、画素として知られている点の配列によって像が作す出
される。白黒システムに於けるこの強度は、輝度として
知られている。カラー図形処理システムに於いては、赤
、緑、青のための、それぞれ別個の輝度が存在する。従
って、力２−図形処理システムには並列に動作する３つ
の白黒図形処理システムが存在するものと考えることも
出来る。

そうしたシステムに於ける対象物は一連の多角形として
モデリングされるのが一般的であう１その多角形の各頂
点の輝度は異なった値をとシ得る。

多角形内部の点に於ける輝度の値は、各頂点に於ける輝
度の値によって補間される。以前には、第１図に概略的
に示されているように、各画素から多角形の各頂点筐で
の距離を算出して線形補間をすることによシ各画素の輝
度が個々別々に計算された。この形式の線形シェーディ
ングは、「ガララウド」シェーディングとして一般に知
られている。このプロセスは、計算負荷が極めて大きい
ために甚だしく遅い。本発明は、ラスタ図形処理システ
ムに於いて線形シェーディングを施された多角形を高速
で描く方法を提供し、それにょｂ１従来技術に於ける前
述の難点を克服しようとするものである。

〔発明の概要〕

本発明によって、ラスタ図形処理システムにて表現され
る多角形に線形シェーディングを施す為の方法及び装置
が開示される。多角形の、選択された方向を有する一辺
の向い側に配置されているキー頂点、すなわち基準とな
る頂点を選択する為の手段が含まれる。更に、選択され
た向きを有する基準辺を三角形の各々について作り出す
ようにして多角形を一辺の三角形に分割する為の手段も
含まれる。また更に、複数の画素にて構成される複数の
走査線を各三角形の中に記述すべく、各三角形の基準辺
と前記基準辺に向かい合う前記キー頂点との間にある各
走査線について水平方向の終点と前記終点に組み合わせ
られる輝度の値とを計算する為の手段も含１れる。三角
形の各々にシェーディングを施すべく走査線の各画素の
輝度を補間する手段が、線形シェーディングを完成させ
る。

本発明の１つの実施例に於いては、幾つかの画素の輝度
の値が同時に計算され得る。また、本発明の方法は、そ
れ自身、カスタム集積回路チップセットにて実施される
のに適している。

〔実施例〕

本発明についての理解を促進するため、先ず、本発明の
着想の基礎的事項について述べ、次に、本発明の特定的
実施例とその独自の特色について説明する。提示される
この特定的実施例は図解の目的で示されるものでメジ、
本発明はこうした提示実施例の特定的な特色によって限
定されるものではなく、ここには示されていない他の様
々な態様にて実施されてよいものでらる。

さて、第２図に示されている多角形１０に注目されたい
。本発明の方法はどのような多角形にて動作することも
可能であるが、ここでは、作図の容易な六角形が本発明
の説明に使用される。

第３図に示されているように、多角形１０が先ず三角形
１２に分割される。このプロセスは、作す出される各三
角形の一辺が、選択された特定の方向となるようにして
なされねばならない。この辺は、基準辺と呼ばれる。本
発明の方法は、選択された特定の方向に素早く描くよう
最適化されているのであるから、前記特定の方向を選択
するに際しては、描かれるべき対象物が前記特定の方向
に引かれる多くの線を有するようにせねばならない。た
とえば、天然の対象物の大多数は多くの水平線を有して
いるので、普通は前記特定の方向を水平に選ぶのが有利
である。シングルバッファ付き画像メモリを使用するシ
ステムにてこの発明が実施される場合には、メモリのデ
ザインが前記特定方向の選択を制約するかも知れない。

本発明の説明を容易にするためにここでは水平方向が選
択されるが、本発明はこの方向に限定されるものではな
い。

次に、第３図に示されて（八るように、多角形の水平な
一辺の向い側に配置されている基準となる頂点、すなわ
ち「キー」頂点ｖ１が選択される。

この場合には頂点ｖ１が選択されたけれども、代わシに
頂点ｖ２又は頂点ｖ５又は頂点ｖ６を選択することも出
来る。次にこのキー頂点が、点線１２にて示されている
ように、隣す合う頂点を除く全ての頂点と結ばれる。多
角形１０が今や幾つかの三角形に分割されたことに注目
されたい。三角形Ｍｌ−Ｖ２−Ｖ３や三角形Ｖｌ−Ｖ５
−ＶＢなどの幾つかの三角形は、水平な辺を既に有して
いるので、この時点で最早これ以上の操作を必要としな
い。Ｍｌ−Ｖ７−ＶＢのような他の三角形は水平な通を
有していないので、選択された特定方向の辺を各三角形
が有するような三角形システムを作す出すため、第４図
に示されているように更に分割されねばならない。

第４図に示されているように各頂点は、ラスタ図形処理
システムに於いてＸ座標とＹ座標とを有している。これ
らの座標は、表示画面上の各画素の位置に割シ当てられ
ている整数である。同じＹ座標を有する２つの点は同一
の水平線上にある。

例えば第４図の点ｖ５と点ｖ６とは、同一のＹ座標ＹＡ
を有する。点ｖ９の座標を求めるに際しては、点ｖ９の
Ｙ座標が点ｖ８のＹ座標に等しいことに注目すべきであ
る。そこで、三角形Ｖ７−Ｖ８−ｖ９についての基準辺
を定めるに必要なことの全ては、点ｖ８のＹ座標と同じ
Ｙ座標を有する点を線分Ｖｌ−Ｖ７上に求めることであ
る。Ｎ個の辺を有する多角形は、本発明の方法を実施す
るに適切な形式の、Ｎ＋２個以下の三角形に分割され得
る。

サンプルの多角形を、条件を満たした三角形に分割し終
えたならば、１つの三角形を示している第５図を参照し
つつ次の処理について説明する。

第５図に関して以下に述べる方法は、多角形の中の他の
三角形の全てに於いても繰す返され得る。

第５図は、分かう易くするために切す離され且つ拡大さ
れた三角形ｖ１−ｖｓ−ｖｓを示している。

各点は、Ｘ座標と、Ｙ座標と、組み合わせられた輝度の
値（Ｌ）とを有する。ラスタ図形処理システムに於いて
は、これらの値はすべて整数である。

Ｙ　２　＝Ｙ　３でらｂ且つＹＬ＝ＹＲ＝Ｙであるから
、これらの点が乗っている線は水平である。

Ｎ＝Ｙ２−Ｙｌと置き、以下の量を定義する。

ＤＸＬ＝（Ｘ２−Ｘｉ）／Ｎ　　式Ｉ ＤＩＲ＝（Ｘ３−Ｘｉ）／Ｎ　　式２ ＤＬＬ＝（Ｌ２−Ｌｌ）／Ｎ　　式３ ＤＬＲ＝（Ｌ３−１，１　）／Ｎ　　式４ここで、次の
２つの点に触れてかきたい。第１に、処理される三角形
が例えば第４図の三角形ｖ１−Ｖ２−Ｖ３のように倒立
している場合には、Ｎは負数となる。第２に、ＤＸＬ、
ＤＸＲ，ＤＬＬ　。

ＤＬＲは正数又は負数であり、その上、整数の場合もｓ
ｂ端数部分を有する場合もある。

Ｘｉ　、Ｙｌ　、Ｌｌ　、Ｎ、ＤＸＬ、ＤＬＬ、ＤＸＲ
。

ＤＬＲの値が与えられ、ＹｌとＹ２との間の全ての整数
Ｙ（すなわち、全ての走査線）に於けるＸＬ、ＬＬ、Ｘ
Ｒ，ＬＲの値が、以下に擬似コードで示される手順によ
って計算される。

初期設定： ＸＬ＝ＸＲ＝Ｘ１　　　　　ステップ１ＬＬ＝ＬＲ＝ム
ｌ　　　　ステップ２ Ｙ＝Ｙ１　　　　　　　　　ステップ３Ｆｏｒ　　Ｉ＝
１　　ｔｏ　　ＡＢＳ　（Ｎ）　　ｄ。

ＸＬ＝ＸＬ＋ＤＸＬ　　　　ステップ４ＸＲ＝ＸＲ＋Ｄ
ＸＲステップ５ Ｌ　Ｌ＝Ｌ　Ｌ＋　Ｄ　Ｌ　Ｌ　　　　ステップ６ＬＲ
＝ＬＲ＋ＤＬＲステップ７ Ｙ＝Ｙ＋１　　　　　　　　ステップ８ｎｄ 例えば三角形Ｖｌ−Ｖ２−”／３の場合のようにＮが負
数であるならば、ステップ８は、Ｙを増加させるのでは
ｔ＜ｙを減少させる。

アルゴリズムが擬似コードで示されているけれども、そ
れは必ずしもソフトウェアにて具体化される必要はない
。また、幾つかのステップが並列に実行され得る。例え
ば、ステップ４ないしステップ８は皆、同時に実行され
得る。

第６図は、三角形の中の１本の水平な走査線を示してい
る。ラスフグラフイックデイスプレィに於いては、全て
の画像は、変化する輝度レベルを有する離散的な画素の
集積にて構成される。第６図の線に沿うドツトＰは、こ
のことを表現している。

次に必要なことは、ＸＬとＸＲとの間にある線に沿う画
素の全てはついて輝度を計算することである。

定義： ０Ｌ＝（ＬＲ−ＬＬ）／（ＸＲ−ＸＬ）ステップ９ ＤＬもオた、整数と端数部分とを含むことがあり１正数
もしくは負数となシ得る。ＤＬは、ＤＬＬやＤＬＲとは
別のものである。

線を引くには、次のような手順を実行する。

Ｌ＝ＬＬ　　　　　　　　ステップ１０ＦＯＲＸ　＝Ｘ
Ｌ　　ｔｏ　　ＸＲｄ。

５ＥＴＰＩＸＥＬ　　　（Ｘ、Ｙ、Ｌ）ステップ１１ ［、＝Ｌ＋ＤＬ　　　　　　　ステップ１２Ｘ＝Ｘ＋１
　　　　　　　　ステップ１３ＮＤ 上記の詳細な例によって本発明の方法の基礎が明らかと
なったので、次に、本発明の方法に於いて用いられる処
理ステップを概略的に示している第１３図の７０−チャ
ートについて説明する。第１３図に示されているように
この方法はステップ１００にて処理を開始され、多角形
の、選択された特定の方向を有する一辺の向い側に配置
されている頂点がキー頂点として選択される。次に処理
はステップ１１０へと進み、多角形が一層の三角形へと
分割され、前記三角形の各々について、選択された特定
の方向を有する基準辺が作り出される。

本発明の方法は次に、ステップ１２０に於いて、各三角
形の基準辺と前記基準辺に向かい合う頂点との間にある
線の各々について、水平方向の終点と輝度の値とを含む
ラインパラメータを計算し、複数の画素にて構成される
複数の走査線を各三角形の中に記述する。最後に、ステ
ップ１３０に於いて、三角形の各々にシェーディングを
施すべく、走査線の各画素の輝度を補間する。三角形の
全てにシェーディングが施される結果、当然、多角形全
体にシェーディングが施されることとなる。

本発明の方法について詳細に説明し終えたので、次に、
本発明の装置の特定的な実施例について説明する。この
説明は図解の目的でなされるものであり、本発明を限定
するためのものではない。

ここに述べるデザインへと導く１つの要因は、市販の乗
算器−累算器（ＭＡＣ）半導体集積回路チップを利用し
得ることである。これらのチップの全能力が活用される
わけではないけれども、本発明の方法を装置として具体
化することをこれらのチップが容易にする。第７図には
、ＭＡＣ２０のブロック図が示されている。このＭＡＣ
チップは、Ｔ’＝Ｔ＋（Ａ＊Ｂ）の機能を実行する。こ
こに、「傘」は整数乗算を表わす。

一層分かシ易くするため、いま、ＸＬを計算するものと
する（上記のステップ４を参照）。筐ず初めに出力レジ
スタＸ１をプリロードしくステップ１）、入＝ＤＸＬ、
Ｂ＝１をセットする。これは、ＭＡＣの乗算部分が実質
的には使用されないことを意味している（ＤＸＬｌ＝Ｄ
ＸＬ）。次に、Ｙｆ７）値が新しくなる毎に、ＭＡＣに
ステップを強制してＸＬ＝Ｘ１　、ＸＬ＝Ｘ１＋ＤＸＬ
、ＸＬ＝Ｘ１＋２＊ＤＸＬ等を発生させ、それによう、
望みのＸＩ。

の値を発生させる。同様な方法によって、ＸＲ。

ＬＬ、ＬＲをも発生させることが出来る。４個のＭＡＣ
ｉ使用し、Ｙの値の各々に対して、全ての値（ＸＬ、Ｘ
Ｒ，ＬＬ、ＬＲ）を並列に単一クロックサイクルにて発
生させることも可能である。

上述の下準備に基づき、この装置のアーキテクチャ全体
について一層詳しく説明する。このアーキテクチャは、
第８図に示されているように、多角形記述を与えるため
の手段２２と、図形処理プロセツサ３０と、三角形エン
ジン３５と、ラインエンジン５０とを含む。図形処理プ
ロセッサ３゜は多角形記述を受取り、それらを、既に述
べた形式の三角形へと分割する。図形処理プロセッサ３
゜は、次に、ＸＩ　、Ｙｌ　、Ｌｌ　、Ｎ、ＤＸＬ、Ｄ
ＸＲ。

ＤＬＬ、ＤＬＲを計算してこれらの値を三角形エンジン
３５へ供給する。図形処理プロセッサは、これ以外の機
能をも果たし得る。図形処理プロセッサを三角形エンジ
ンへと結合する適切なバッファを用いることによう１図
形処理プロセッサは、三角形エンジンの終了（もしくは
開始）を待つ必要なしに次の多角形についての作業を始
めることが出来る。

三角形エンシフ　３５　Ｆｉ、図形処理プロセッサから
のデータを受取ってＸＬ、ＸＲ，ＬＬ、ＬＲＣ１値を作
す出す。これらの一連の値は、ラインエンジ／によって
用いられたならば、適切にシェーディングを施された三
角形の画像を作す出す。三角形エンジンは、上述のＭＡ
Ｃ４個と、Ｎカウンタと、アップ／ダウンＹカウ／りと
、他の要素を制御するためのハードウェア・状態マシン
とで構成されるのが有益である。ロードは常に、１だけ
増加させられるか又は１だけ減少させられるので、Ｎ及
びＹのためにカウンタを使用することが出来る。

ラインエンジン５０は、ＸＬ、ＸＲ，ＬＬ、ＬＲの値の
各セットを受取って一連の画素の値を発生させる。これ
らの画素の値は、同様にして発生させられた他の全ての
画素の値と協同して望み通うの多角形表示をもたらす。

画素の値の表示に関するプロセスは良く知られている。

上述のステップ１１ないしステップ１３を検討すれば分
かるように、点（ＸＬ、Ｙ）と点（ＸＲ。

Ｙ）との間のあらゆる点の輝度の値が、累算器により生
成され得る。カウンタは、Ｘの値を生成させるために使
用され得る。

一例として、表示フィールドを完全に満たす多角形を描
くことが必要であるものと仮定する。そのうえ、表示フ
ィールドのための画像メモリが、１０２４Ｘ　１０２４
画素でめシ、且つ、１００ナノ秒のサイクルタイムを有
するメモリにて構成されているものとする。この多角形
を描くためには、１０２４Ｘ１０２４個、すなわち１，
０４８，５７６個の記憶場所に輝度の値が格納されなけ
ればならない。メモリアクセスの各々に１００ナノ秒づ
つを必要とするならば、所要時間は、１，０４８，５７
６Ｘ０．００００００１秒〜０．１０４８秒、すなわち
１０４．８ミリ秒となる。

これは、毎秒１１０．１０４８回すなわち毎秒９．５回
以上、画像が更新され得ることを意味している。もし、
２つ以上の画素が一時に処理されるならば、これようも
高めの更新率が実現されよう。これが如何にして行われ
るかを説明するため、再び具体例をあげる。しかしなが
らこの手法は、どのようなサイズの画像メモリに於いて
も、また、どのような画素数に対しても普遍的に応用さ
れ得る。実際上、唯一の制約要因は、ラインエンジンを
画像メモリへと結合するバスの幅である。

本発明について説明する必要上、同時に処理されるべき
一辺の画素を「画素セグメント」と定義する。これらの
画素は、水平な直線上にて互いに隣接していなければな
らない。これが、この方法に於いて、各三角形の基準辺
を水平とするよう予め限定する理由である。この説明を
進める目的で画素セグメントｆ０幅を画素４個の幅と仮
定するけれども、これは本発明を限定するものではない
。

画素セグメントの幅を画素何個の幅とすることも可能で
ろう、筐た、そうしたセグメントを水平以外の方向に向
けて定めることも可能である。引かれた水平線はすべて
、幾つもの画素セグメン１−３９〜４２へと分けられる
けれども、例えば第９図に示されているように線の両端
に於いては半端な数の画素からなる不完全なセグメント
３９が出来ることがある。

セグメント内の一番左の画素８４の輝度の値を「基準値
」、すなわち「オフセット値」とする。

２番目の画素のための輝度の値は、基準値＋ＤＬとなる
。同様にして、３番目の画素のための輝度の値は基準値
＋２傘ＤＬとなう１４番目の画素のための輝度の値は基
準値＋３傘ＤＬとなる。第１０図は、如何にすればセグ
メント内の４つの画素８４〜ａ７の全てが乗算器−加算
器アレイにて同時に計算され得るかを示している。この
アレイと、第７図に示されているＭＡＣ２０のブロック
図との類似性に注目されたい。さらに、（Ｋ＋１）番目
の画素セグメントのための輝度の値が、Ｋ番目の画素セ
グメントのための輝度の値に４傘ＤＬを加えたものに等
しいことにも注目されたい。ここに、Ｋは任意の整数で
ある。豊た、各基準値は常に、加算されるべきものを持
たないので、第１０図の左方の列に示されている乗算器
２０１ｈと加算器２０４Ｌとは不必要でろｂ１第１１図
に示されている実施例に於いては除去されている。

第１１図に示されている実施例を用いて最初の基準値と
ＤＬとがロードされてよく、一方、（乗算器は通常、こ
のアーキテクチャの最も遅い部分であるから）乗算器２
０１には整定時間を与える。

その後、各々４つづつの画素を含む新しい画素セグメン
トが単一クロックサイクルにて生成される。

加算器−マルチプレクサ−ラッチのループの整定時間に
よって、最小クロックサイクルが決定される。実際には
、作す出された画素の値を画像メモリへ格納することは
新しい画素セグメントの生成よシも時間がかかるので、
真のクロックサイクルは一層遅くなろう。また、実際に
は、最後のセグメントが画像メモリへと書込１れている
間に新しい画素の値（次のセグメント）が生成され得る
よう、画素の値の出力はラッチされるのが有利であろう
。マルチプレクサ２００が含筐れるのが好筐しく、それ
によう、最初の基準値（第１セグメント内の第１画素の
輝度の値）がロードされ得る。

もしも、描かれる線の全てが画素セグメントの境界上に
て始ｔｂ且つ終わるものならば、上述の手法通妙に作動
する。しかしながら、既に述べたように、線の両端にあ
る半端な画素が複雑性を付加する。

次に、第９図に示されているような、走査線の右端にあ
る半端な画素９２，９３．９４に注目してみる。これら
の画素の値は、あたかも完全なセグメントが描かれよう
としているかのようにして計算されるが、その後、余分
の値は画像メモリへ書込筐れない。第９図に示されてい
るケースを例にとれば、画素９２と画素９３と画素９４
とのために生成される値は画像メモリへ格納したいけれ
ども、画素９５（図示せず）のための値はメモリへ書込
みたくない。これを実現するための最も有利な方法は、
生成された値を格納したくない場合には画像メモリへの
書込みイネーブルパルスの発生を抑止することである。

ＸＲ（線の右端の画素番号）を知す且つ現在処理されて
いるセグメントを知ることにより１　このシステムは、
抑止を是認された値の書込みを抑止することが出来る。

走査線の左端に於ける半端な画素の置かれている立場は
一層複雑である。このシステムは、余分な画素の値を画
像メモリへ書込むことを回避しなければならない。その
うえ、三角形エンジンが生み出すＬＬの値は、画素セグ
メントの境界上にあるかも知れずまたないかも知れぬ線
の一番左の画素のための輝度の値であるから、画素の値
の計算全修正しなければならない。もし、線の左端の画
素が画素セグメントの境界上にあるならば、その画素の
偵の計算は上記に説明した通りに進行する。

しかし、第９図に示されているように線の左端の画素が
境界上にないならば、特殊な動作が必要となる。画素８
２には（三角形エンジンから）基準値が割す当てられ、
画素８３には基準値＋ＤＬが割す当てられ、画素８４に
は基準値＋２＊ＤＬが割す当てられることと々ろう。第
１０図および第１１図に於いて、＠１”、＠２”　＠３
”４′″と付けられている数字は乗算器への入力がとｂ
得る最大の値を表わしており１この最大値は、描かれる
ぺけるこれらの値は、表１に示されているようにな一番
左の画素以外の画素にてセグ メントが始まる場合の乗算器の値 この表は、画素数が幾つであっても適用し得るよう拡張
可能である。この表は、ＲＡＭ、ＲＯＭ。

もしくは他の同等なデバイスなどの、従来知られている
何らかの適当なディジタル記憶装置に格納されるのが有
益でらる。

上述から得られる情報をもってすれば、今や、描かれる
べき線の左端に於いても右端に於いても、半端な画素を
伴うケースと通常のケースとの双方を処理し得るライン
エンジンを作り出すことが可能である。この修正された
ラインエンジンが第１２図に示されている。第１２図の
ラインエンジンは、マルチプレクサ２００と、ラッチ２
０２と、加算器２０４と、乗算器２０１と、ルックアッ
プテーブル２１０と、書込みイネーブル発振器２１４と
を含む。第１２図に示されているラインエンジンの動作
は第１１図に関して上述したところと同様であシ、付加
的な機能として、不完全なセグメントのための画像メモ
リへと向けて書込みイネーブル発振器２１４から書込み
イネーブルパルスが生成されるのを抑止する機能と、表
１によるルックアップテーブル２１Ｇ内の乗算器の値を
格納し且つアクセスする機能とがそれに付随している。

本発明の全部又は一部が、半導体材料に組み込まれるカ
スタムロジックデバイスの中に実現されることを期待し
得る。これがなされる際には、シリコンを節約するため
、使用しない機能をデバイスから省くことが望筐しい。

たとえばセグメントあたシ画素４個で動作させる際には
、表１から、乗算器の最大の値は４である。１６Ｘ１６
乗算器又は２４Ｘ２４乗算器の機能の大部分は無駄とな
ろう。３Ｘ１６乗算器又は３Ｘ２４乗算器がよシ良い選
択であると思われ、一連のシフタ、マルチプレクサ、加
算器として実現されてよい。

以上、特許法の定めに従い本発明を適用するに必要な情
報を十分に当業者に与えるため、本発明についてかなり
詳しく説明した。しかしながら、明細事項の異なる装置
又は機器によっても本発明は実現され得るものであシ、
筐た、本発明の範囲から離れるととｉく、装置の詳細と
動作手順との双方について様々な修正がなされ得るもの
である。

【図面の簡単な説明】

第１図はラスタ図形処理システムにて線形シェーディン
グを行うための旧来の方法を示す図、第２図は、本発明
の詳細な説明するために例として用いられる多角形の図
、第３図は、本発明の方法に従って粍つもの三角形に分
割された第２図の多角形を示す図、第４図社、本発明の
方法の中間段階として要求される特殊な三角形への分割
を完了した後の第２図の多角形の図、第５図は、三角形
を更に走査線へと分解する、本発明のその後の中間処理
を示す図、第６図は、走査線に沿う画素を示す図、第７
図は、本発明にて用いられてよい乗算器−累算器チップ
（ＭＡＣ）のブロック図、第８図は、本発明の１つの実
施例を含む図形処理システムのブロック図、第９図は、
画素セグメントの図、第１０図は、本発明の１つの実施
例に於いて用いられるラインエンジンの部分的ブロック
図、ＷＪ１１図は、本発明の１つの実施例に於いて用い
られる改良されたラインエンジンの部分的ブロック図、
＠１２図は、ラインエンジン全体のブロック図、第１３
図は、本発明の方法による処理の流れを概括的に示すフ
ローチャートである。 １０　・　・ １２　・　・　・ ２０　・　・　・ ２２　・　・　・ ３０　・　・　・ ３５　・　・　・ ３９〜４２ ５０　・　・　・ ２００・　・　・ ２０１・　・　・ ２０２・　・　・ ２０４・　・　・ ２１０・　・　・ ２１４・　・　・ ・・多角形、 ・三角形、 ・乗算器−累算器チップ（ＭＡＣ）、 ・多角形を記述する手段、 ・図形処理プロセッサ、 ・三角形エンジン、 ・・・・画素セグメント、 ・ラインエンジン、 ・マルチプレクサ、 ・乗算器、 ・ラッチ、 ・加算器、 ・ルックアップテーブル、 ・書込みイネーブル発振器。

Claims (2)

【特許請求の範囲】
1. （１）（ａ）多角形の、選択された方向を有する一辺の
   向い側に配置されているキー頂点を選択するステップと
   、 （ｂ）選択された方向を有する基準辺を三角形の各々に
   作り出すようにして前記多角形を一辺の三角形に分割す
   るステップと、 （ｃ）複数の画素にて構成される複数の走査線を前記三
   角形の各々の中に記述すべく、各三角形の基準辺と前記
   基準辺に向かい合う前記キー頂点との間にある各走査線
   について、水平方向の終点と前記終点に組み合わせられ
   る輝度の値とを計算するステップと、 （ｄ）前記三角形の各々にシェーディングを施すため前
   記走査線の各画素の輝度を補間するステップと、 を含むようにした、ラスタ図形処理システムにて表現さ
   れる多角形の線形シェーディング法。
2. （２）（ａ）少くとも１つの多角形記述を記憶するため
   の手段と、 （ｂ）多角形の選択された方向を有する一辺に向かい合
   う頂点を前記多角形のキー頂点として選択し、且つ、選
   択された方向を有する基準辺を三角形の各々に作り出す
   べく前記多角形を一辺の三角形に分割することによって
   、多角形記述を一辺の三角形に分割する図形処理プロセ
   ッサ手段と、 （ｃ）複数の画素にて構成される複数の走査線を各三角
   形の中に記述すべく、各三角形の基準辺と前記基準辺に
   向かい合う頂点との間にある各走査線について水平方向
   の終点と前記終点に組み合わせられる輝度の値とを計算
   するため、前記図形処理プロセッサ手段に結合される手
   段と、 （ｄ）シェーディングを施された多角形を作り出すベく
   前記走査線の各画素の輝度を補間する手段と、 を含むようにした、ラスタ図形処理システムにて表現さ
   れる多角形の線形シェーディングを生成させるための装
   置。