JPH03139781A - プリミテイブ描出方法、ポリゴン・シエーデイング方法、及びデイスプレイ・プロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は総括的に、ディスプレイ・モニタに表示される
複数の線の各々に対する個々のピクセルを記憶するため
のフレーム・バッファを有するグラフィックス・ディス
プレイ手段を含むコンピュータ・グラフィックス・ディ
スプレイ・システムに関する。詳細にいえば、本発明は
高水準のグラフィックス・インターフェース・プログラ
ムで見られる「エツジ付きポリゴン（ｐｏｌｙｇｏｎ　
ｗｉｔｈｅｄｇｅ）　Ｊタイプのプリミティブをフレー
ム・バッファに描き込む、改善された方法及びプロセッ
サからなる。

Ｂ、従来の技術 「エツジ付きポリゴン」タイプのプリミティブはＩＢＭ
が販売しているＧＲＡＰＨＩＧＳや、ＩＳＯが作成し１
ｒＩｎｆｏｒｍａｔｉｏｎ　ＰｒｏｃｅｓｓｉｎｇＳｙ
ｓｔｅｍｓ　−Ｃｏｍｐｕｔｅｒ　Ｇｒａｐｈｉｃｓ　
−ＰｒｏｇｒａｍｍｅｒＨｉｅｒａｒｃｈａｌ　Ｉｎｔ
ｅｒａｃｔｉｖｅ　Ｇｒａｐｈｉｃｓ　Ｓｙｓｔｅｍ（
Ｐ旧ＧＳ）、　Ｐａｒｔ　ＩＶ　−Ｐｌｕｓ　Ｌｕｍ１
ｅｒｅ　ａｎｄ　５ｕｒｆａｃｅｓ（ＰＨＩＧＳ　ＰＬ
ＵＳ）Ｊ　　ＩＳＯＤｏｃｕｍｅｎｔ　Ｈａ、　５Ｃ２
４Ｎ２２４．　Ｒｅｖ。

＃３　（Ｊｕｌｙ、　１９８９）　に記載されているＧ
ＲＡＰＨＩＧＳ　　ＰＬＵＳなどのグラフィックス・イ
ンターフェースで生じるものである。「エツジ付きポリ
ゴン」タイプのプリミティブとは本明細書において、内
側とは異なる色となることができる境界エツジを有する
「エツジ付きポリゴン」タイプのプリミティブと定義さ
れる。さらに、エツジをスタイル化する（すなわち、点
線、破線などにする）ことができ、またポリゴンにシェ
ーディングを行ない、内部点だけにライティングを施す
ことができる。さらに、デプス・キューイングを指定で
き、また線及び陰面の除去を行なうことができる。

「エツジ付きポリゴン」タイプのプリミティブを処理す
る従来の手法は、実施が比較的複雑なものであり、操作
に時間がかかるものである。たとえば、１つの手法は、
ポリゴンのすべてのエツジを補間し、次いで、ポリゴン
の個々の線を補間することである。

グラフィックス・プリミティブを描く際には、コスト・
パフォーマンスの観点から、一連ノハードワイヤードの
基本プリミティブであって、他のすべてのプリミティブ
をこのような基本プリミティブ・セットに分解できるも
のに依存するのが有利なことがしばしばある。基本セッ
トの例には、ベクトルと三角形のみからなるものである
。「エツジ付きポリゴン」タイプのプリミティブの場合
、エツジがベクトル・ジェネレータによって有利に処理
でき、また内部点がトライアングル・ジェネレータによ
って有利に処理できることが判明した（すなわち、ポリ
ゴンが三角形に分割されてから）。

しかしながら、この手法でまず遭遇する問題は、ある三
角形の内部点がポリゴンのエツジ・ポイントを遮ること
があることである。たとえば、第１一 図において、頂点１．２．３．４で定義されるポリゴン
が、三角形１．２．３及び１．３．４に分割される。点
Ｐａ１Ｐｂが三角形１．２．３のエツジ２．３に属して
いるが、同時に、三角形１．３．４の内部点でもあるこ
とに留意されたい。三角形１．２．３がまず処理され、
四辺形１．２．３．４の向きが内部点（三角形１．３．
４のＰａ及びＰｂ）がエツジ・ポイント（三角形１．２
．３のＰａ及びＰｂ）よりも観察者に近くなるようなも
のである場合には、内部点がエツジ・ポイントを遮り、
エツジを不連続とし、視覚効果を妨げる。

さらに、表示されたオブジェクトの特定の領域を、その
輪郭を描いている重畳した線（おそらくは、スタイル化
された）を強調表示することによって強調することが望
ましいことがしばしばある。

このような線はいくつかのポリゴンに渡ることがあり、
線の各セグメントはエツジに対応し、これと合致しなけ
ればならない。換言すると、線及びエツジが同じＸ１Ｙ
及び２の値を有していなければならないので、周知の２
バツフア・アルゴリズ０− ムは線の点を、エツジ上の対応する点も可視のものであ
れば、可視のものとする。ポリゴンの何らかの内部点が
同じポリゴンのエツジ・ポイントを遮る場合には、この
条件は保証されるものではないが、これはこれらの点が
異なるＺ値を受け取ることがあるからである。

Ｃ０発明が解決しようとする課題 それゆえ、本発明は上述の問題を解決し、「エツジ付き
ポリゴン」タイプのプリミティブに対するするシェーデ
ィング手法を提供するものであって、この手法は通常の
グラフィックス・ディスプレイ・システムで標準的な多
数のハードウェア要素を適宜使用するものである。

００課題を解決するための手段 簡単にいえば、ディスプレイ・プロセッサ、及びディス
プレイ・モニタに表示すべき複数の線の各々に対し個々
のピクセルを記憶するためのフレーム・バッファを含む
ディスプレイ手段を有するコンピュータ・グラフィック
ス・ディスプレイ・システムにおいて、本発明は１つの
態様において、「エツジ付きポリゴン」タイプのプリミ
ティブをフレーム・バッファに描く改善された方法を提
供する。フレーム・バッファは通常、複数個の調節可能
なＭ×Ｎの構成（ｃｏｎｓｔｉｔｕｅｎｔ）　　ピクセ
ル。

ブロックで構成され、本方法は同様に複数個のアドレス
可能なＭ×Ｎの構成ピクセルで構成されたマスク・バッ
ファを使用する。好ましい実施例において、マスク・バ
ッファの各ピクセルの深さは２ビットである。本方法は
ポリゴンの境界に対応するマスク・バッファ内のピクセ
ルをマスクし、ポリゴンの境界に対応するピクセルをフ
レーム・バッファに描き、マスク・バッファの内容を参
照して、ポリゴンの内側に対応するピクセルをフレーム
・バッファに描くステップからなっている。他の実施例
においては、ディスプレイ・プロセッサはこれも個々の
ピクセルの２値を記憶するための、複数個のアドレス可
能なＭ×Ｎの構成ピクセル・ブロックで構成されている
デプス・バッファを含んでいてもかまわず、その方法は
ポリゴンの境界に対応するピクセルのＺ値をデプス・バ
ッファに記憶し、マスク・バッファの内容を参照して、
ポリゴンの内側に対応するピクセルのＺ値をデプス・バ
ッファに記憶するステップを含んでいる。マスキング、
描出及び記憶の各ステップに関する詳細なアルゴリズム
が提供される。

他の実施例において、本発明は上述の方法を実施するデ
ィスプレイ・プロセッサからなっている。

プロセッサはコントローラと、エツジ生成モード及びト
ライアングル生成モードを有するＸ−Ｙジェネレータと
、コントローラ及びＸ−Ｙジェネレータからの信号と各
Ｘ１Ｙアドレスに対するＺの補間された値を受け取るよ
うに構成された補間手段と、各々が２ビットの深さの複
数個のアドレス可能なＭ×Ｎの構成ピクセルを有するマ
スク・バッファ及び複数個のアドレス可能なＭ×Ｎの構
成ピクセル・ブロックで構成されたデプス・バッファを
含むマスク・バッファ及びデプス・バッファ手段とを含
んでいる。マスク・バッファ及びデプス・バッファ手段
は、マスク・バッファ内にポリゴン境界の正確なマスク
を生成するための組合せ論理３− を含んでおり、マスクを使用してデプス・バッファへの
補間されたＺ値の記憶、及びフレーム・バッファへの各
Ｘ１Ｙアドレスの輝度の記憶を制御する。

Ｅ、実施例 上記で概説したように、本発明はプリミティブの座標及
びその頂点における座標の対応する輝度（すなわち、た
とえば赤、緑及び青の色票系（ＲＧＢ）を使用した、主
として色）を与えて、「エツジ付きポリゴン」タイプの
プリミティブを与えて、「エツジ付きポリゴン」タイプ
のプリミティブを描出する（すなわち、塗りつぶしやシ
ェーディングを行なう）改善された方法及びプロセッサ
を提供する。「エツジ付きポリゴン」の境界及び内部カ
ラーを定義によって異なるものとすることができる。さ
らに、拡張された実施例において、ポリゴンの境界を記
述する線をスタイル化する、たとえば点線、破線などに
することができる。

まず、第２図において、総括的に１０で示される、マス
ク・グラフィックス・ディスプレイ・シ１４− ステムの数種類の主要構成要素が示されている。

システム１０はホスト・インターフェース１２、システ
ム・メモリ１４、システム制御プロセッサ１６、ディス
プレイ・プロセッサ１８、入出力装置２０．２つのフレ
ーム・バッファ２２ａ及ＣＦ２２ｂ、ならびにモニタ２
４を含んでいる。これらの構成要素の各々は、ＩＢＭ５
０８０などの市販されているコンピュータ・グラフィッ
クス・ディスプレイ・システムの要素によって実現でき
るものである。簡単にいうと、メモリ１４、プロセッサ
１６及び１８、ならびに入出力装置２ｏは、システム・
バス１３を介して相互に、またシリアル・ホスト・イン
ターフェース１２を介してホスト・コンピュータ（図示
せず）と通信を行なうことができる。システム制御プロ
セッサ１６は汎用プロセッサであって、グラフィックス
・システム１０ノマスク・コントロール装置を有してい
る。プロセッサ１６は接続されているすべてのグラフィ
ックス入出力装置２０に対するサービス、関連する処理
のディスプレイ・プロセッサ１８との調整、ならびにイ
ンターフェース１２を介したホスト・コンピュータとの
インターフェースを行なう。ディスプレイ・プロセッサ
１８はシステム・メモリ１４にあるディスプレイ・プロ
グラムのグラフィックス命令の実行を行ない、主として
、ディスプレイ・モニタ２４に現れるイメージの生成に
関連している。ディスプレイ・プロセッサ１８は部分的
に、モニタ２４に表示されるオブジェクトを表すポリゴ
ンやポリラインなどの幾何学的プリミティブを作成する
ように機能する。ディスプレイ・プロセッサはシステム
・バス１３を介してメモリ１４から基本プリミティブを
読み取り、これらを解釈し、フレーム・バッファ・バス
１５によって、フレーム・バッファＡ　　２２ａ及びフ
レーム・バッファＢ　　２２ｂ内に希望する画素を生成
する。フレーム・バッファは通常２重になっており、こ
れによって一方のバッファにドローイング・プロセッサ
によって書込みを行ないながら、他方をモニタによって
表示することが可能となる。本発明を構成する方法及び
システムは基本的に、システム１０のディスプレイ・プ
ロセッサエ８内で実現される。

標準的なハードワイヤードＸ−Ｙジェネレータ及びイン
ターポレータを使用してポリゴンのシェーディングを行
なうように構成された、本発明の１実施例を第３図に示
す。図示のように、ディスプレイ・プロセッサ１８はシ
ステム・バス１３を介して、ディスプレイ・システムと
通信を行なう。

プロセッサ１８はコントローラ３０、Ｘ−Ｙジェネレー
タ３２、インターポレータ３４、ライン・スタイル・ジ
ェネレータ３６、マスク及びデプス・バッファ及びこれ
らに関連する組合せ論理回路３８、ならびにデイレイ回
路４０を含んでいる。ユニット３８内のマスク・バッフ
ァ及び支援論理を除いて、これらの構成要素の各々はコ
ンピュータ・グラフィックス・ディスプレイ・システム
の市販されている要素からなっている。コントローラ３
０はマイクロプロセッサを包含しており、このマイクロ
プロセッサはシステム・メモリに記憶されている命令リ
ストを読み取り、解釈し、必要な幾　１７− 何字的変換、ならびにクリッピング、ライティング、及
びデプス・キューイングなどのその他の操作を計算する
。コントローラ３０はＸ−Ｙジェネレータ３２、インタ
ーポレータ３４、ライン・スタイル・ジェネレータ３６
、ならびにマスク・バッファ及びデプス・バッファ・ユ
ニット３Ｂノ論理Ｍ回路で構成されたレンダリング・パ
イプラインと通信を行なう。各ポリゴン・プリミティブ
、及びその各頂点に関し、位置（Ｘ、Ｙ、Ｚ）　、内部
カラー（たとえば、ＲｌＧｌＢ）及びエツジ・カラー（
ＲｌＧｌＢ）が、レンダリング・パイプラインに利用で
きる。

ジェネレータ３２は２つの取りうる作動モード、すなわ
ち（１）ベクトル生成モード及び（２）トライアングル
生成モードに対応するＸ及びＹ座標のシーケンスを生成
する。ベクトル生成モードにおいて、ジェネレータ３２
は、ベクトルの２つの端点の座標を与えると、周知のプ
レセンハムのアルゴリズムなどのベクトル生成アルゴリ
ズムを実施する。このアルゴリズムは幾何学的直線を最
も８ よく近似する画面スペースにおけるＸ１Ｙ座標をもたら
す。

トライアングル生成モードにおいて、ジェネレータ３２
は三角形の頂点のＸ及びＹ座標を受け取り、三角形を定
義するピクセルのアドレスのシーケンスを生成する。（
４つ以上の辺を存するポリゴンの頂点を処理する場合、
頂点を一度に３つの組合せで、周知の技術で処理し、シ
ステムが複雑なポリゴンではなく、三角形を処理するよ
うにするのが好ましい。）Ｘ−Ｙジェネレータ３２はイ
ンターポレータ３４に制御信号を与え、またライン・ス
タイル・ジェネレータ３６にピクセル検証信号（ＶＡＬ
　Ｉ　Ｄ）を与える。ジェネレータ３２から出力され、
コントローラ３０によって制御される信号０ＰＥＲは、
ライン・スタイル選択活動化、デプス・バッファの制御
などの、レンダリング・パイプラインの論理のさまざま
な部分に、制御情報を配布する。

インターポレータ３４にも２つの作動モード、すなわち
（１）ベクトル・モードと（２）トライアングル・モー
ドがある。インターポレータ３４は周知の態様で、端点
における対応する値から、ベクトルの点に対するＺ及び
Ｒ，Ｇ及びＢ（原色）の補間された値を生成するか（ベ
クトル生成モードの場合）、あるいは頂点における対応
する値から、三角形の点の補間された値を生成する（ト
ライアングル生成モードの場合）。ベクトル・モードに
おいて、インターポレータ３４は ｒＩｎｃｒｅｍｅｎｔａｌ　Ｌｉｎｅａｒ　Ｉｎｔｅｒ
ｐｏｌａｔｉｏｎＪ　）ｂｙ　Ｄ。

ＦｉｅｌｄｌＡＣＭ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ
　Ｇｒａｐｈｉｃｓ）Ｖｏｌｕｍｅ　ＣＮｏ、　１　（
Ｊａｎｕａｒｙ　１９８５）という記事に記載されてい
るような方法を実施できる。トライアングル・モードに
おいては、米国特許第４８０５１１６号明細書で開示さ
れているような方法が適している。両方のモードにおい
て、インターポレータ３４はＸ−Ｙジェネレータ３２の
制御のもとで、ジェネレータと同期して作動し、各補間
された点のＸ、ＹｌＲｌＧｌ及びＢの値がフレーム・バ
ッファに同時に利用できるようにする。信号Ｒ１Ｇ、及
びＢの適切なタイミングには、デイレイ回路４０が必要
であるが、これは当分野の技術者によって容易に実現で
きるものである。

ライン・スタイル・ジェネレータ３６が作動するのは、
Ｘ−Ｙジェネレータがベクトル生成モードのときである
。ジェネレータ３６は信号ｒＧＡＰ」を発生して、ライ
ンの活動セグメントまたは現行のピクセルがセグメント
の間のギャップに属している、すなわちスタイル化され
て存在していることを示す。ライン・スタイル・ジェネ
レータ３６の適切な実施形態は、周知の文献で入手可能
である。

マスク・バッファ及ヒデプス・バッファ・ユニット３８
はマスク・バッファと組み合わされたデプス・バッファ
で、周知の２バツフア・アルゴリズムを実現し、ポリゴ
ンのシェーディングを可能とする。この組合せはデプス
・バッファの作動を拡張するものであって、本発明の中
心をなすものである。デプス・バッファは通常１６ない
し３２ビットの深さのＭ×Ｎのメモリであり、この内部
に、Ｚバッファ・アルゴリズムと同様な態様で、Ｚ値１
− が記憶される。Ｍ及びＮは通常画面の寸法である。

マスク・バッファもデプス・バッファと同じサイズのメ
モリであるが、深さは２ビットだけであることが好まし
い。バッファは両方ともＸ−Ｙジェネレータ３２から出
力されるＸ及びＹの座標によってアドレスされる。

マスク・バッファ及びデプス・バッファ回路３８をさら
に詳細に、第４図に示す。Ｘ１Ｙ座標がデプス・バッフ
ァ４２及びマスク・バッファ４４の両方に供給され、処
理対象のピクセル位置を識別する。位置Ｘ１Ｙにおける
Ｚ値がインターポレータ３４から比較器４８に供給され
、比較器は新しい値を、位置Ｘ１Ｙにおけるデプス・バ
ッファ４２の内容と比較し、たとえば、右回り座標系に
対しＺ　（Ｘ、Ｙ）≧Ｚ　　ＯＬＤか判断する。トラン
スペアレント・ラッチ４６を使用して、ｚ　ＯＬＤを一
時的に保持する。比較器４８の出力ｚＣ０ＭＰ　　０Ｕ
Ｔ１ならびにマスク・バッファ４４の信号ＧＡＰ、ＶＡ
ＬＩＤ及び対応する位置Ｘ、　Ｙの内容（ＭＢ　　０Ｌ
Ｓ）を使用して、第１組合せ２− 論理回路５０を介して信号ＰＩＸＥＬ　　ＶＡＬＩＤ及
びＺ　　ＵＰＤＡＴＥを生成する。ＰＩＸＥＬＶＡＬ　
Ｉ　Ｄを使用して、現行のピクセルが有効であり、受け
入れなければならないという信号を、フレーム・バッフ
ァ（第２図）に送る。Ｚ　　ＵＰＤＡＴＥは新しいＺ値
で、その位置におけるデプス・バッファの古い内容を置
き換えなければならないことを示す。信号をマルチプレ
クサ５２に供給してＺ　（Ｘ、Ｙ）とＺ　　ＯＬＤの間
のこの選択を命令する。

同様にして、位置Ｘ、Ｙにおけるマスク・バッファ４４
の内容（ＭＢ　　０ＬＤ）（）ランスペアレント・ラッ
チ６５を介した）ならびに信号ＶＡＬＩＤ１ＧＡＰ及び
ＺＣＯＭＰ　　ＯＵＴを第２の組合せ論理回路５４で使
用して、位置Ｘ、Ｙにおけるマスク・バッファ４４の内
容と置き換えるためのマスク・バッファ値を生成する。

マスク・バッファ４４の特徴を、以下で詳述する。信号
０ＰＥＲは組合せ論理回路５０及び５４に対する制御信
号で、シェーディング・アルゴリズムの作動を可能とし
、そのさまざまなステップ（後述）を識別するものであ
る。

本発明のこの実施例によれば、２ビット平面のマスク・
バッファ４４によって各位置に３つの異なる値のうちの
１つを記憶することが可能となる。

これらのマスク値には次のようなラベルが付けられる。

゛Ｏ°＝初期状態、ピクセル・クリア ′ｇ１＝エッジ・ギャップ・ピクセル １ｅ１＝エッジ・セグメント・ピクセル組合せ論理回路
５４は２つの入力値、すなわちマスク・バッファの内容
（すなわち、ＭＢＯＬＤ）とアルゴリズムによって指定
される何らかの他の値の間の論理演算（以下のアルゴリ
ズムの記述においては、°■“と記号化する）を実施す
る。

真理値票１はＭＢ　　ＯＬＤと置き換えられる、マスク
・バッファ４４に記憶される値を識別する。

第１表 第１表を調べると、°■“演算が相互的なものであって
、信号が入力のいずれかに現れた場合に、°ｅ“が出力
に現れる点で、これが高い優先順位を有していることが
判明する。これが意味するところは、エッジ・セグメン
トにはエッジ・ギャップ信号よりも高い優先順位が与え
られるという事である。以下の説明から明らかとなるよ
うに、マスク・バッファ４４における演算°■１あらゆ
る５− 内部ピクセル上のポリゴン境界ピクセル、及びエッジ・
ギャップ・ピクセル上のエッジ・セグメント・ピクセル
を保存するように設計される。本発明の実施アルゴリズ
ムの１つを、以下に説明する。

この場合も、該当する処理ステップが、ジェネレータ３
２からの０ＰＥＲ信号によって識別される。アルゴリズ
ムは初期状態として、マスク・バッファのピクセルが値
°０“に初期設定されていると想定する。さらに、処理
される各画面について、デプス・バッファのピクセルは
、最も遠いＺ値に対応する値に初期化されている。各ス
テップはレンダリング・パイプラインを通るデータの個
別のパスを含んでいる。

ステップ１ このステップの目的はマスク・バッファ内のポリゴンの
境界をまずマスクして、これが以降の処理で保存される
ようにすることである。なお、エツジをスタイル化する
ことができる。エツジ「セグメント」ピクセルは、エツ
ジ・カラーによって描かれる。エツジ「ギャップ」ピク
セルはフレーム・＝２６一 バッフγには描かれず、また後で内部カラーが割り当て
られる。Ｘ−Ｙジェネレータ３２及びインターポレータ
３４はベクトル・モードにセットされ、ポリゴンのエツ
ジを生成する。ポリゴンのエツジ上の各ピクセルに対し
、マスク・バッファ、デプス・バッファ、及びフレーム
・バッファの作動は、次のように、ライン・スタイル・
ジェネレータ３６の出力によって決定される。

ライン・スタイル・ギャップ・ピクセル：マスク・バッ
ファ： Ｉｆ　　ＺＣＯＭＰ　　０ＵＴ＝”真′（りとえば、Ｚ
　（Ｘ、Ｙ）≧ＺＢ　　０ＬＤ）Ｔｈｅｎ　　ＭＢ　　
＜＝’ｇ’　　■　ＭＢ　　ＯＤ デプス・バッファ： Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝’真１及びＭＢＯＬ
Ｄ；６”ｅ’） Ｔｈｅｎ　　ＤＢ　　＜＝　　Ｚ　（Ｘ、Ｙ）フレーム
ｅバッファ＝ 変更なし ライン・スタイル帝セグメント・ピクセル：マスク・バ
ッファ： Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝　’真“またはＭＢ
　　　０ＬＤ＝　“　ｇ’） Ｔｈｅｎ　　　ＭＢ　　　＜＝’ｅ’ デプス・バッファ： Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝　”真”＊タハＭＢ
　　０ＬＤ＝’ｇ”） Ｔｈｅｎ　　ＤＢ　　＜＝　　Ｚ　（Ｘ、Ｙ）フレーム
・バッファ： Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝　’真“またはＭＢ
　　０ＬＤ＝”ｇ”） Ｔｈｅｎ　　ＦＢ　　＜＝　（Ｘ、Ｙ）においてＲｌＧ
、　　Ｂ この場合も、“−°演算は第１表で定義される。

上記のアルゴリズムは標準的なプール演算であって、当
分野の技術者が実行できるものである。デプス・バッフ
ァ及びフレーム・バッファの処理は組合せ論理回路５０
で実施され、マスク・バッファの処理は組合せ論理回路
５４に置かれる。上記のアルゴリズムから、処理対象の
点がエッジ・ギャップ・ピクセルを包含しており、かつ
、たとえば、Ｚ値がＸ、Ｙに記憶されているデプス・バ
ッファ値以上であれば、マスク・バッファがすでに以前
の点の処理による値°ｅ“を保持していない限り、マス
ク・バッファに値“ｇ“が割り当てられることがわかる
。また、エッジ・セグメント・ピクセルとエッジ・ギャ
ップ・ピクセルがマスク・バッファに描かれ、可視のＺ
　（Ｘ、Ｙ）値がデプス・バッファに割り当てられるこ
と、またＺ　（Ｘ、Ｙ）が可視のエッジ・セグメント・
ピクセル（すなわち、ＺＣＯＭＰ　　０ＵＴ＝’真“）
であることを、デプス・バッファが示している場合には
、（Ｘ。

Ｙ）におけるカラーＲ１Ｇ、Ｂがすべて同時に、フレー
ム・バッファに割り当てられることに留意されたい。

ステップ２ このステップの目的は、マスク・バッファの制御を参照
して、あるいはこれに基づいて、ポリゴンの内部点をデ
プス・バッファ及びフレーム・バラ９ ファに描くこ七である。これを達成するために、Ｘ−Ｙ
ジェネレータ及びインターポレータはトライアングル生
成モードにセットされる。Ｐｌ、Ｐ２１．、、、ＰＮが
ポリゴンの頂点であるとすると、コントローラはＸ−Ｙ
ジェネレータ及びインターポレータに、三角形ＰＩＰ２
Ｐ３、ＰＩＰ３Ｐ４１．、、ＰＬ　（ＰＮＩ）ＰＮを描
くよう命令する。たとえば、第５図は凸ポリゴンを示す
。三角形１．２．３がまず生成され、次いで、三角形１
．３．４が、最後に、三角形１．４．５が生成される。

このステップにおけるバッファの作動は次のように説明
できる。

マスク・バッファ： 変更なし デプス・バッファ： Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝’真°及びＭＢＯＬ
Ｄ＝’Ｏ’） Ｔｈｅｎ　　ＤＢ　　＜＝　　Ｚ　（Ｘ、Ｙ）フレーム
・バッファ： Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝’真７及びＭＢ＝　
３０− ０ＬＤ＝’Ｏ’） Ｔｈｅｎ　　ＦＢ　　＜＝　（Ｘ、Ｙ）においてＲ９Ｇ
、　　Ｂ ステップ３ このステップの機能は、スタイル化されたポリゴン境界
のギャップ・ポイントを、この場合も、マスク・バッフ
ァの制御（すなわち、値°ｇ“の点）に基づいて描くこ
とである。Ｘ−Ｙジェネレータ及びインターポレータは
ベクトル・モードにセットされ、ポリゴンのエツジ・ポ
イントを生成する。

バッファの作動は次のように説明できる。

マスク・バッファ： 変更なし デプス−バッファ： Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝’真“及ヒＭＢＯＬ
Ｄ＝　’　ｇ　’） Ｔｈｅｎ　　ＤＢ　　＜＝　　Ｚ　（Ｘ、Ｙ）フレーム
・バッファ： Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝’真“及びＭＢＯＬ
Ｄ＝１ｇ′） Ｔｈｅｎ　　ＦＢ　　＜＝　（Ｘ、Ｙ）においてＲ９Ｇ
、　　Ｂ ステップ４ このステップの目的は、ポリゴンの処理に引き続き、マ
スク・バッファをクリアすることである。

Ｘ−Ｙジェネレータはベクトル・モードにセットされ、
ポリゴン境界を生成する。このステップにおけるバッフ
ァの作動は次のとおりである。

マスク拳バッファ： ＭＢ　　＜＝’Ｏ’ デプス・バッファ及びフレーム・バッファ：変更なし 上記から、本発明がその目的を完全に満たすことがわか
る。ベクトル及び三角形からなるハードワイヤード・プ
リミティブの基本セットを使用して、「エツジ付きポリ
ゴン」タイプのプリミティブを処理できるコンピュータ
・グラフィックス・ディスプレイ・システムの方法及び
プロセッサを説明した。さらに、このような方法及びプ
ロセッサは、典型的なグラフィックス・ディスプレイ・
システムで標準的な多くのハードウェア構成要素をを利
に使用でき、かつこのようなプリミティブを処理する周
知の手法に比べ改善されたコスト・パフォーマンス特性
を有している。

本発明の特定の実施例を添付図面に示し、詳細に説明し
たが、本発明が本明細書に記載した特定の実施例に限定
されるものではなく、本発明の精神を逸脱することな（
、多数の他の構成、改変、置換を行なえるものであるこ
とを理解されたい。

たとえば、本方法及びプロセッサは、境界及び内部カラ
ーが同一であったり、あるいはポリゴンの境界エツジが
スタイル化されていない多角形プリミティブを処理でき
る。他の変更は当分野の技術者にとって自明であろう。

Ｆ０発明の効果 本発明はハードワイヤード・プリミティブの基本セット
を使用して、グラフィックス・ディスプレイ・システム
のフレーム・バッファに「エツジ付きポリゴン」タイプ
のプリミティブを描く方法及びプロセッサを提供する。

３３ 本発明は実施に当り、どのような方向から見てもポリゴ
ンの不連続なエツジの発生を回避される方法及びプロセ
スを提供する。

本発明は既存の手法に比較してコスト・パフォーマンス
特性が改善された、「エツジ付きポリゴン」タイプのプ
リミティブを処理するための方法及びプロセッサを提供
する。

【図面の簡単な説明】

第１図は、ディスプレイ・ポリゴンのピクセルを幾何学
的に表した図である。 第２図は、本発明を組み込んだコンピュータ・グラフィ
ックス・ディスプレイ・システムの総合的なブロック図
である。 第３図は、本発明のディスプレイ・プロセッサの１実施
例のブロック図である。 第４図は、第３図に示したマスク及びデプス・バッファ
・ユニットのブロック図である。 第５図は、本発明にしたがって処理される凸ポリゴンの
図である。 ４

Claims (7)

【特許請求の範囲】
1. （１）ディスプレイ・プロセッサと、ディスプレイ・モ
   ニタに表示すべき複数の線の各々についての個々のピク
   セルを記憶するためのフレーム・バッファを含むディス
   プレイ手段とを有しており、該フレーム・バッファが複
   数個のアドレス可能なＭ×Ｎの構成ピクセル・ブロック
   に編成されているコンピュータ・グラフィックス・ディ
   スプレイ・システムにおいて、複数個のアドレス可能な
   Ｍ×Ｎの構成ピクセルに編成されたマスク・バッファを
   使用して、前記フレーム・バッファに「エッジ付きポリ
   ゴン」タイプのプリミティブを描く方法であって、 （ａ）前記ポリゴンの境界に対応する前記マスク・バッ
   ファ内のピクセルをマスクし、前記ポリゴンの境界に対
   応するピクセルを前記フレーム・バッファに描き、 （ｂ）前記マスク・バッファの内容を参照して前記ポリ
   ゴンの内側に対応するピクセルを前記フレーム・バッフ
   ァに描くステップからなる、前記方法。
2. （２）前記ディスプレイ・プロセッサが個々のピクセル
   のＺ値を記憶するためのデプス・バッファを含んでおり
   、該デプス・バッファが複数個のアドレス可能なＭ×Ｎ
   の構成ピクセル・ブロックに編成されており、前記方法
   がさらに、 前記ステップ（ａ）において、前記ポリゴンの境界に対
   応するピクセルのＺ値を前記デプス・バッファに記憶し
   、 前記ステップ（ｂ）において、前記マスク・バッファの
   内容を参照して、前記ポリゴンの内側に対応するピクセ
   ルのＺ値を前記デプス・バッファに記憶することを含ん
   でいる、 請求項１記載の方法。
3. （３）マスク・バッファ内での前記境界ピクセルのマス
   キング、フレーム・バッファ内での前記境界ピクセルの
   描出、及びデプス・バッファ内での前記境界Ｚ値の記憶
   が実質的に同時に行なわれる、請求項２記載の方法。
4. （４）フレーム・バッファ内での前記内部ピクセルの描
   出と、デプス・バッファ内での前記内部ピクセルＺ値の
   記憶が実質的に同時に行なわれる、請求項３記載の方法
   。
5. （５）ディスプレイ・プロセッサと、ディスプレイ・モ
   ニタに表示すべき複数の線の各々についての個々のピク
   セルを記憶するためのフレーム・バッファ及び個々のピ
   クセルのＺ値を記憶するためのデプス・バッファを含む
   ディスプレイ手段とを有しており、該フレーム・バッフ
   ァ及び該デプス・バッファが複数個のアドレス可能なＭ
   ×Ｎの構成ピクセル・ブロックに編成されているコンピ
   ュータ・グラフィックス・ディスプレイ・システムにお
   いて、複数個のアドレス可能なＭ×Ｎの構成ピクセルに
   編成されたマスク・バッファを使用してエッジ・ギャッ
   プ及びエッジ・セグメントによって定義されるスタイル
   化された境界を有する、あるいはこれを有しないポリゴ
   ンをシェーディングするための方法であって、 （ａ）前記ポリゴン境界を定義するエッジ・ギャップ及
   びエッジ・セグメントに対応する前記マスク・バッファ
   内のピクセルをマスクし、 （ｂ）前記マスク・バッファの内容を参照して、前記ポ
   リゴン境界を定義するエッジ・ギャップ及びエッジ・セ
   グメントに対応するピクセルのＺ値を前記デプス・バッ
   ファ内に記憶し、 （ｃ）前記マスク・バッファの内容を参照して、前記ポ
   リゴン境界のエッジ・セグメントに対応するピクセルを
   前記フレーム・バッファ内に描き、 （ｄ）ステップ（ａ）ないし（ｃ）を実質的に同時に行
   ない、 （ｅ）前記ポリゴンの内部点に対応するものについて、
   前記フレーム・バッファ内にピクセルを描き、かつ前記
   デプス・バッファ内にピクセルのＺ値を記憶し、その際
   該フレーム・バッファへの描出と該デプス・バッファへ
   の記憶を前記マスク・バッファの内容を参照して行ない
   、（ｆ）前記マスク・バッファの内容を参照して、前記
   ポリゴン境界のエッジ・ギャップに対応するピクセルを
   前記フレーム・バッファ内に描くステップからなる、 前記方法。
6. （６）前記フレーム・バッファ内への前記ポリゴンの描
   出に引き続き、前記マスク・バッファ内のピクセルをク
   リアするステップをさらに含んでいる、請求項５記載の
   方法。
7. （７）ディスプレイ・モニタに表示すべき複数の線の各
   々についての個々のピクセルを記憶するためのフレーム
   ・バッファを含み、該フレーム・バッファが複数個のア
   ドレス可能なＭ×Ｎの構成ピクセル・ブロックで構成さ
   れているディスプレイ手段を有するコンピュータ・グラ
   フィックス・ディスプレイ・システムのための、前記フ
   レーム・バッファに、「エッジ付きポリゴン」タイプの
   プリミティブを描くことのできるディスプレイ・プロセ
   ッサにおいて、 コントローラと、 エッジ生成モード及びトライアングル生成モードを有す
   るＸ−Ｙジェネレータと、 前記コントローラ及び前記Ｘ−Ｙジェネレータから信号
   を受け取り、かつ各Ｘ、Ｙアドレスに対する補間された
   Ｚの値及び輝度を出力するように構成された補間手段と
   、 複数個のアドレス可能なＭ×Ｎの構成ピクセルを有する
   マスク・バッファを含んでおり、該ピクセルの深さが２
   ビットであり、かつ複数個のアドレス可能なＭ×Ｎの構
   成ピクセル・ブロックで構成されたデプス・バッファを
   含んでいるマスク・バッファ及びデプス・バッファ手段
   とからなり、 前記マスク・バッファ及びデプス・バッファ手段が前記
   マスク・バッファ内の前記ポリゴン境界の正確なマスク
   を生成するための組合せ論理を含んでおり、前記マスク
   をプロセッサが使用して、デプス・バッファへの補間さ
   れたＺ値の記憶、及びフレーム・バッファに対する各Ｘ
   、Ｙアドレスについての補間されたＺ値及び輝度の描出
   を制御する、 プロセッサ。