JPH03139782A - 凹ポリゴン描出方法及びプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は総括的にコンピュータ・グラフィックス表示シ
ステムに関し、詳細にいえば、表示モニタに表示すべき
複数のラインの各々に対る、個々のピクセルを記憶る、
ためのフレーム・バッファを含むグラフィックス表示手
段に対して、凹（。ｏｎｃａｖｅ）ポリゴン、セルフ・
インターセフティング・ポリゴン及び多角形孔を存る、
ポリゴンの１つを描くための改善された方法及びプロセ
ッサに関る、。

Ｂ、従来の技術及びその課題 周知のように、コンピュータ・グラフィックス表示シス
テムは、ラスク操作ディスプレイ装置上にグラフィック
・イメージを生成し、表示る、コンピュータ・システム
である。このようなグラフィック・イメージはシステム
のメモリに記憶さ８ れているディジタル・データから導かれる。データは通
常、２次元または３次元座標系の点の形で記憶されてお
り、点は三角形などのポリゴンの頂点に対応している。

ポリゴンは最終的な表示オブジェクトである大きなオブ
ジェクトの「建築ブロック」を形成る、。頂点データに
はパラメータ値、すなわち輝度、あるいは表面色、表面
反射率、透明度、光源、法線ベクトルなどの輝度の計算
を可能とる、その他の値も記憶されている。

所与のオブジェクトについて、このデータは「ディスプ
レイ・リスト」と呼ばれる命令のリストの形で記憶され
る。このようなディスプレイ・リストを、ラスク走査デ
ィスプレイ装置上の実際のイメージに変換る、ために、
メモリからリストを読み取り、データを処理し、次いで
生のピクセル・データをフレーム・バッファに書き込む
ディスプレイ・プロセッサを設ける。ラスク操作時に、
リアル・タイムで、フレーム・バッファが読み取られ、
結果として得られるデータ・ストリームは・アナログ・
ビデオ信号に変換され、このビデオ信号はディスプレイ
装置に送られる。

本発明はこのようなコンピュータ・グラフィックス・シ
ステムのディスプレイ・プロセッサ部に設けられる機能
に関る、。詳細にいえば、本発明は表示された三角形の
すべてのピクセル値に対る、第３のパラメータ値に対応
る、データを、ピクセルの位置、及び第３のパラメータ
に関連した他のデータに基づいて生成る、ことに関る、
。たとえば、いわゆるシェーディング問題においては、
所与の三角形のシェーディング情報が、三角形の頂点の
光度の形でディスプレイ・プロセッサに与えられる。あ
るいは、ディスプレイ・プロセッサに、オブジェクト表
面、表面の向き、及び指定の光モデルのパラメータを与
えることもできる。ディスプレイ・プロセッサはこの場
合、三角形に関連る、各ピクセルについて、与えられた
値に基づいて光度の値を計算しなければならない。

シェードの付けられるポリゴンが凹ポリゴン、セルフ・
インターセフティング・ポリゴンまたは多角形孔を有る
、ポリゴン（以下、「凹ポリゴン」と総称る、）を包含
している、シェーディング問題の特別な場合が存在る、
。凹ポリゴンのシェーディングの問題は２つの主要な方
法、すなわち（１）ポリゴンの凸形部分への分解、及び
（２）走査線アルゴリズムの使用で処理されていた。

第１の手法において、分解されたポリゴンを定義る、各
凸形部分には、独立してシェードが付けられる。この手
法はｒＴｒｉａｎＨｕｌａｔｉｎｇ　ａ　Ｓｉｍｐｌｅ
ＰｏｌｙｇｏｎＪ　Ｎ　Ｌ　Ｒ，Ｇａｒｅｙ　ｅｔ　ａ
ｌ、）ＩｎｆｏｒｍａｔｉｏｎＰｒｏｃｅｓｓｉｎｇ　
１ｅｔｔｅｒｓ）（Ｊｕｎｅ　１９７８）　）ｐｐ、　
１７５−１７９に記載されている。他の例がｒＳｕｒｆ
　ａｃｅＴｒｉａｎｇｕｌａｔｉｏｎ　ｆｏｒ　Ｐｉｃ
ｔｕｒｅ　ＰｒｏｄｕｃｔｉｏｎＪ　Ｎ　ｂｙＢ、　Ｖ
ｏｒｄｅｎｗｅｂｅｒｌｌＥＥＥ　ＣＧ＆Ａ　（Ｎｏｖ
ｅｍｂｅｒ、　１９８３）ｐｐ、　４５−５１　に記載
されている。この手法の主な欠点は、特に分解プロシー
ジャにおいて、付加的な頂点が導入されない場合に、処
理時間の増加によってシステム・パフォーマンスが低下
る、ことである。付加的な頂点の生成を認めた場合、頂
点の数に対る、線形時間挙動が得られる。しかしながら
、処理はこれでも時間のかかるものである。この別２１ の手法の例は、ｒＡ　Ｌｉｎｅａｒ−Ｔｉｍｅ　Ａ１ｇ
ｏｒｉｔｈｎ＋　ｆｏｒＴｒｉａｎｇｕｌａｔｉｎｇ　
Ｓｉｍｐｌｅ　ＰｏｌｙｇｏｎｓＪ　ｓ　ｂｙ　Ｒ，Ｅ
。

Ｔａｒｊａｎ　ａｎｄ　Ｃ，Ｊ、　　Ｖａｎ　Ｗｙｋ、
　　ＰＲＯＣＥｉｇｈｔｅｅｎｔｈＡｎｎｕａｌ　　Ａ
ＣＭ　Ｓｙｍｐｏｓｉｕｍ　ｏｎ　Ｔｈｅｏｒｙ　ｏｆ
　Ｃｏｍｐｕｔｉｎｇ（１９８６）　ｐｐ、　３８０−
３８８で検討されている。また、オリジナルのポリゴン
のエツジが２つまたは３つの部分に分割される場合には
、付加的な頂点の導入は避けなければならない。丸めの
誤差によって、部分の線方程式は、オリジナルのエツジ
の方程式とは異なってくる。このことはアプリケーショ
ンがこれを描くことを選択した場合に、オリジナルのポ
リゴンのエツジと合致る、線の可視性に問題を引き起こ
す。

走査線アルゴリズムを使用る、、凹ポリゴンにシェード
を付ける第２の手法は、ｒＦｕｎｄａｍｅｎｔａｌｓｏ
ｆ　Ｉｎｔｅｒａｃｔｉｖｅ　Ｃｏｍｐｕｔｅｒ　Ｇｒ
ａｐｈｉｃｓＪ　ｚ　ｂｙ　Ｊ、　Ｄ。

Ｆｏｌｅｙ　ａｎｄ　Ａ、　Ｖａｎ　Ｄａｍｌａｔ　ｐ
ｐ、　４５６−４６０　（１９８５）で説明されている
。この手法の主な欠点は、エツジ・リストの分類、及び
シェードの付けられるポリゴンの各スパンに対る、勾配
（ｄＺ／ｄＸ１ｄ２２− Ｒ／ｄＸ、ｄＧ／ｄＸ１ｄＢ／ｄＸ）の計算に付加的な
時間が必要なことである。

本発明は従来の凹ポリゴン処理手法に付随る、上述のパ
フォーマンスの問題を解決る、ようになされており、凸
ポリゴンを処理る、ためにすでに標準となっている多く
のハードウェアをを利に使用る、、凹ポリゴンの描出（
すなわち、塗りつぶしやシェーディング）手法を提供る
、。

Ｃ０課題を解決る、ための手段 簡単にいえば、ディスプレイ・モニタに表示すべき複数
の線の各々に対る、個々のピクセルを記憶る、ためのフ
レーム・バッファを含む、ディスプレイ・プロセッサ及
びディスプレイ装置を有る、コンピュータ・グラフィッ
クス・ディスプレイ・システムにおいて、本発明は広い
意味で、フレーム・バッファ内の凹ポリゴンを描出る、
方法を提供る、。フレーム・バッファは通常、複数個の
アドレス可能なＭ×Ｎの構成（ｃｏｎｓｔｉｔｕｅｎｔ
）　　ピクセル・ブロックに編成され、本方法は複数個
のアドレス可能なＭ×Ｎの構成ピクセルで構成されたマ
スク・バッファを使用る、。本方法はポリゴンの境界に
対応る、マスク・バッファ内のピクセルをマツプし、ポ
リゴンの境界に対応る、フレーム・バッファ内のピクセ
ルを描くステップと、ポリゴンの内部に対応る、マスク
・バッファ内のピクセルをマスクる、とともに、ポリゴ
ンの境界に対応る、マスクされたピクセルをマスク・バ
ッファ内に保存る、ステップと、ポリゴンの内部に対応
る、フレーム・バッファ内のピクセルを、マスク・バッ
ファ内のマスクされたポリゴン内部のピクセルを参照し
て描くステップからなる。

特定な実施例において、ディスプレイ・プロセッサは個
々のピクセルのＺ値を記憶る、ためのデプス・バッファ
を含んでおり、このバッファは複数個のアドレス可能な
Ｍ×Ｎの構成ピクセル・ブロックで構成されている。本
方法はさらに、ポリゴンの境界に対応る、ピクセルにお
ける該当る、Ｚ値を、デプス・バッファに記憶る、ステ
ップと、前記ポリゴンの内部に対応る、ピクセルにおけ
るデプス・バッファ内の２値を、マスク・バッファ内の
マスクされたポリゴンの内部のピクセルを参照して記憶
る、ステップを含んでいる。

さらに、本方法はポリゴンを一連の三角形に分割（ｔｅ
ｓｓｅｌｌａｔｅ）　　Ｌ／、分解されたポリゴンを定
義る、三角形の各々の向きを判定し、各三角形の内部に
対応る、マスク・バッファ内のピクセルを処理して、同
じ向きの隣接した三角形の内部ピクセルをマスクる、と
ともに、異なる向きの隣接した三角形の内部ピクセルを
三角形の重畳領域内でマスクしないようにる、ことを含
むことが好ましい。

概要を述べたマスキング、描出、及び記憶の各ステップ
を実現る、詳細なアルゴリズムが提供される。

他の実施例において、本発明は上述の方法を実現る、デ
ィスプレイ・プロセッサからなる。プロセッサはコント
ローラ、コントローラから信号を受け取るように接続さ
れたエツジ／トライアングル生成手段、生成手段から信
号を受け取るよケに接続された第１組合せ論理手段、複
数個のＭ×Ｎの構成ピクセルで構成されたマスク・バッ
ファ、２５− 第１組合せ論理手段からのピクセル値及び生成手段から
のアドレス信号を受け取るように接続され、プロセッサ
によって使用されて、マスク・バッファ内にポリゴンの
境界及びポリゴンの内部のマスクラ形成る、マスク・バ
ッファ、ならびに生成手段からのアドレス信号及びマス
ク・バッファからのピクセル値を受け取るように接続さ
れた第２組合せ論理手段とを含んでいる。信号及びピク
セル値の入力に応じて、第２組合せ論理手段は処理され
る各Ｘ１Ｙアドレスに対し、エツジ信号及び塗りつぶし
信号の一方を発生る、。エツジ信号はポリゴンの境界ピ
クセルに対応しており、塗りつぶし信号はポリゴンの内
部ピクセルに対応している。

信号はフレーム・バッファに送られる。

Ｄ、実施例 簡単に上述したように、本発明はポリゴンの座標、及び
その頂点にこれらの対応る、輝度（すなわち、主に、た
とえば赤緑青（ＲＧＢ）系を使用した、カラー）を与え
たポリゴンを描出る、（すなわち、塗りつぶしまたはシ
ェーディングを行な２６ う）改善された方法及びプロセッサを提供る、。

本発明は特に、凹ポリゴンの処理を特徴とる、特に断ら
ない限り、本明細書で使用る、「凹ポリゴン」とは、セ
ルフ・インターセフティング・ポリゴン及び多角形孔を
有る、ポリゴンを含むものである。本発明のすべての実
施例において、ポリゴンの境界及び内部のカラーは異な
ることができる。さらに、拡張された実施例においては
、ポリゴンの境界を記述る、線は、たとえば、点線、破
線などの形式とる、ことができる。

まず、第１図には、総括的にＩＯで示されているマスク
・グラフィック、ディスプレイ・システムのいくつかの
主要構成部品が示されている。システム１０はホスト・
インターフェース１２、システム・メモリ１４、システ
ム制御プロセッサ１６、ディスプレイ・プロセッサ１８
、Ｉ１０デバイス２０１２つのフレーム・バッファ２２
ａ及び２２ｂ１ならびにモニタ２４を含んでいる。これ
らの構成部品の各々は、ＩＢＭ５０８０などの市販コン
ピュータ・グラフィックス・ディスプレイ・システムの
要素によって実現できる。簡単にいうと、メモリ１４、
プロセッサ１６及び１８、ならびに■１０デバイス２０
はシステム・バス１３を介して互いに通信を行ない、ま
たシリアル・ホスト・インターフェース１２を介してホ
スト・コンピュータ（図示せず）と通信を行なう。シス
テム制御プロセッサ１６は、グラフィックス・システム
１０のマスク・コントローラを有している汎用プロセッ
サである。プロセッサ１６は接続されたすべてのグラフ
ィックスＩ１０デバイス２０にサービスを行ない、関連
る、処理をディスプレイ・プロセッサ１８と整合させ、
かつインターフェース１２を介してホスト・コンピュー
タとインターフェースる、。ディスプレイ・プロセッサ
１８はシステム・メモリ１４に常駐る、ディスプレイ・
プログラムのグラフィックス命令を実行る、ものであり
、主としてディスプレイ・モニタ２４に現れるイメージ
の生成にかかわっている。ディスプレイ・プロセッサ１
８は部分的に、モニタ２４に表示されるオブジェクトを
表すポリゴンやポリラインなどの幾何学的プリミティブ
を作成る、機能を果たす。ディスプレイ・プロセッサは
システム・バス１３を介して、メモリ１４から基本プリ
ミティブを読み取り、フレーム・バッファ・バス１５に
よって、フレーム・バッファーＡ　　２２ａ及びフレー
ム・バッファーＢ　　２２ｂ内に希望る、画素を生成る
、。フレーム・バッファは通常２重になっており、これ
によって一方に描画プロセッサによって書き込みを行な
いながら、他方をモニタによって表示る、ことが可能と
なる。本発明を構成る、方法及びシステムは主として、
システム１０のディスプレイ・プロセッサ１８内で実現
される。

標準的なハードワイヤード・トライアングル・ジェネレ
ータを使用してポリゴンを塗りつぶすように構成された
本発明の第１の基本実施例を、第２図に示す。（本実施
例に関連して使用る、場合、「凹ポリゴン」という用語
の定義は、多角形孔を存る、ポリゴンを除くものとみな
される。）本実施例の利点は、ポリゴンのシェーディン
グ（後述）に使用されるものと同じトライアングル・ジ
ェネ２９− レータを使用る、ことであり、したがって、シェーディ
ング及び塗りつぶし両方の機能を、同一のハードウェア
に統合る、ことができる。図示のように、プロセッサ１
８はコントローラ３０１エツジ／トライアングル・ジェ
ネレータ３２、第１組合せ論理回路３４、第２組合せ論
理回路３６、及びマスク・バッファ３８を含んでいる。

コントローラ３０はμプロセッサであって、システム・
メモリに記憶されている命令リストの読取り解釈を行な
い、幾何学的変換を計算し、かつクリッピング、ライテ
ィング及びデプス・キューイングなどの他の操作を行な
う。エツジ／トライアングル・ジェネレータ３２はコン
トローラ３０によって設定された操作モードに応じて、
エツジ・ジェネレータまたはトライアングル・ジェネレ
ータのいずれかとして機能る、。３つの操作信号、すな
わち現在の信号がポリゴンの有効なピクセルからなって
いることをｒＶＡＬＩＤＪ　　（エツジまたはトライア
ングル生成モードのいずれか）、ポリゴンを部分的に定
義る、三角形（以下の説明参照）の向きの信号を０ 出す「○ＲＩ　ＥＮＴＪ　、及びジェネレータ３２がエ
ツジ生成モードにあるときに活動状態となるｒＥＤＧＥ
Ｊが、ジェネレータ３２から出力される。エツジ生成モ
ードにおいて、ジェネレータ３２はポリゴンの２つの頂
点を接続る、ベクトルの点のアドレスのシーケンスを生
成る、。このモードにおいて、信号ＶＡＬＩＤはアドレ
ス線３１がエツジ・ピクセルの実際のアドレスを含んで
いることを示す。また、エツジ生成モードにおいて、信
号ＥＤＧＥは活動状態であり、信号ＯＲＩＥＮＴは非活
動状態である。

トライアングル生成モードにおいて、ジェネレータ３２
は三角形の頂点のＸ及びＹ座標を受け取り、三角形を定
義る、ピクセルのアドレスのシーケンスを生成る、。（
４つ以上の辺を宵る、ポリゴンの頂点を処理る、場合、
周知技術においては、頂点は一般に系統的な順序で、−
度に３つの頂点を組合せて処理されるので、システムは
複雑なポリゴンではなく、単純な三角形を処理る、こと
になる。）トライアングル生成モードにおいて、信号Ｖ
ＡＬＩＤはアドレス線３１が、三角形のピクセルの実際
のアドレスを含むことを示す。信号ＥＤＧＥはトライア
ングル生成モードになったときると非活動状態となり、
信号ＯＲＩ　ＥＮＴは現在の三角形の向きを示す。ＯＲ
ＩＥＮＴ信号は次のように定義される。

ＶｉＶｊ　Ｘ　ＶｉＶｋ　≧ＯＯ）場合、ＯＲＩＥＮＴ
　＝　’＋’　　（１）Ｖｉｖｊ　Ｘ　ＶｉＶｋ　＜　
０　（Ｄ場合、ＯＲＩＥＮＴ　＝　’−’　　（２）Ｖ
ｉＶｊは頂点Ｖｉから頂点Ｖｊへのベクトルであり、Ｖ
　ｉ　Ｖ　ｋは頂点ＶｉからＶｋへのベクトルであり、
×はクロス乗積演算である。ＯＲＩＥＮＴは所与の三角
形に対る、定数である。

上述のように、コントローラ３０はシステム・メモリに
記憶されている命令リスト内のポリゴン塗りつぶしコマ
ンドを解釈し、トライアングル・ジェネレータ３２に、
ポリゴンの頂点のＸおよびＹの座標を供給る、。Ｐｌ、
Ｐ２１．、、、ＰＮをＮ辺のポリゴンの頂点とした場合
、コントローラ３０はエツジ・モードになったときに、
ポリゴンの辺（ＰＬ−Ｐ２、Ｐ２−Ｐ３１．、、、Ｐ（
Ｎ−１）−ＰＮ）を描くよう命令る、。トライアングル
・モードになったときに、コントローラ３０は次のよう
に、ポリゴンを一連の三角形に分割る、。第１の三角形
はＰｉ、Ｐ２及びＰ３によって与えられ、第２の三角形
はＰＬ、Ｐ３及びＰ４によって与えられ、最後の三角形
はＰＬ、ＰＮ−１及びＰＮによって与えられる。コント
ローラ３０はジェネレータ３２に、三角形ごとに該当る
、頂点のデータをロードる、。

マスク・バッファ３８はそれぞれが２ビットの深さのＭ
×Ｎの位置で構成されたバッファ・メモリからなる。Ｍ
×Ｎの位置はＭ×Ｎの典型的なモニタ・サイズに対応る
、ように選択される。２ビ、ット平面によって、各Ｘｌ
Ｙ位置は４つの信号の１つを記憶る、ことができる。信
号はこの説明において、「＋」、「−」、「ｅ」、及び
ｒＯＪというラベルが付けられる。バッファ３８は組合
せ論理回路３４によって更新され、各Ｘ１Ｙアドレスは
ジェネレータ３２から線３１を介して受け取られる。

＝３３ 組合せ論理回路３６はシステム・フレーム・ノくラフｙ
２２＆及び２２ｂに対して、信号ｒＥＤＧＥ−ＰＸＪ及
びｒＦ　Ｉ　ＬＬ　　ＰＸＪを出力る、。活動ＥＤＧＥ
　　ＰＸ信号は現在の点が工・ソジ・ポイントであるこ
とを示す。このエツジ・ポイントに対応しているＸ、Ｙ
アドレス（線３１を介した）は、エツジのカラーととも
にフレーム・バッファに書き込まれる。活動信号ＦＩＬ
Ｌ　　ＰＸは線３１上のＸ、Ｙアドレスによって与えら
れる対応る、位置を、フレーム・バッファ内で、内部カ
ラーで塗りつぶさなければならないことを示す。フレー
ム・バッファへのアドレス線上の信号は、マスク・ツク
・ソファへのアクセス時間を考慮して遅延る、ことが好
ましい。これは当技術分野において、ラッチ回路３３を
使用る、ことによって容易に達成される。

塗りつぶすべき各ポリゴンに対し、本方法はＸ１Ｙ座標
を通る３本のパス及びポリゴンを表す輝度を必要とる、
。ただし、マスク・バッファ３８はまずクリアされる。

すなわち、バッファの各ピクセルは最初のポリゴンの処
理に進む前に、値「０」　３４− にセットされる。最初のパスにおいて、トライアングル
・ジェネレータ３２はエツジ生成モードで作動し、（１
）各ポリゴン・エツジの点のアドレス・シーケンスを生
成し、（２）ＶＡＬＩＤエッジ・アドレスに対応る、位
置に値ｒｅＪを書き込むことによって、マスク・バッフ
１３８内のポリゴンのエツジをマスクる、。第２のパス
において、分割されたポリゴンの各三角形について、ジ
ェネレータ３２は（１）三角形の点のアドレス・シーケ
ンスを生成し、（２）各有効アドレスにあるマスク・バ
ッファ３８に第１表による新しいバッファ値をロードる
、ことによって、ポリゴンの内部に対応る、バッファ３
８内のピクセルをマスクる、。

第１表 真理値表１は第１の組合せ論理回路３４に常駐る、もの
で、当分野の技術者によって簡単に実現できる。

データ構造を通過る、第３のパスにおいて、ポリゴンを
表す各三角形について、トライアングル・ジェネレータ
Ｊｔ（１）三角形の点のアドレス・シーケンスを生成し
、（２）アドレスＸ１Ｙがを効であり、この位置におけ
るマスク・バッファ３８の内容が“ｅ“であれば、信号
ＥＤＧＥ　　ＰＸを断言し、（３）アドレスＸ、Ｙが有
効であり、この位置におけるマスク・バッファ３８の内
容が１＋１またはｌ　−１であれば、ＦＩＬＬ　　ＰＸ
を活動化し、（４）アドレスＸ１ＹがｖＡＬＩＤであレ
バ、マスク・バッファ３８を再初期設定る、。ＥＤＧＥ
　　ＰＸ及びＦＩＬＬ　　ＰＸ信号を断言る、論理は回
路３６で実現される。マスク・バッファ３８の再初期設
定は、組合せ論理回路３４によって行なわれる。

第３図は凹ポリゴン４０の例を示すが、この図において
、ポリゴン４０は頂点ＰＬ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５
によって定義される。ポリゴン４０の分割によって形成
される結果として生じる三角形を第４Ａ図−第４Ｃ図、
ならびにＯＲＩＥＮＴのそれぞれに対応る、値で示す。

第５Ａ図−第５ｃ図は、ジェネレータ３２が上述の処理
の第２のパスにおいて各三角形ＰＩＰ２Ｐ３、ＰＩＰ３
Ｐ４及びＰＩＰ４Ｐ５を処理した後の、マスク・バッフ
ァ３８の内容を示す。

本発明の他の拡張された実施例を、第６図及び７　− 第７図に示す。この実施例において、ディスプレイ・プ
ロセッサ１８１は座標及びその頂点における輝度を与え
られたポリゴンにシェードを付けるように作動る、。ま
た、ポリゴンの境界をたとえば、点線や破線などのスタ
イルにる、ことができる。この実施例は補間関数が面で
表される場合に、最良の作動を行なう。また処理対象の
幾何学的プリミティブを、単一のポリゴン・コマンドに
よっていくつかのサブポリゴンまたはサブエリアで構成
る、こともできる。単一のコマンドによってグループ化
されたすべてのサブエリアは、本発明にしたがって三角
形ごとにまとめて処理される。

第６図において、ディスプレイ・プロセッサ１８′はシ
ステム・パス１３を介して、ディスプレイ・システムと
通信を行なう。プロセッサ１８゜はコントローラ５０、
Ｘ−Ｙジェネレータ５２インタボレータ５４、ライン・
スタイル・ジェネレータ５６、マスク及びデプス・バッ
ファならびにこれらに関連した組合せ論理回路５８、な
らびにデイレイ回路６０を含んでいる。マスク・バッフ
ァ及　３８− びユニット５８内のこれをサポートる、論理回路を除き
、これらの構成要素の各々はコンピュータ・グラフィッ
クス・システムの市販の要素で構成る、ことができる。

第２図に示した実施例のコントローラ３０と同様に、コ
ントローラ５０はシステム・メモリに記憶された命令リ
ストを読み取り、解釈し、必要な幾何学的変換、及びク
リッピング、ライティング、デプス・キューイングなど
の他の操作を計算る、。命令リストの一部として、各頂
点に関連した境界フラグが通常与えられる。たとえば、
第１のフラグはポリゴン境界の実エツジまたはスタイル
・エツジからなる「リアル・エツジ」を定義し、第２の
フラグは境界エツジ（以下、「レギュラー・エツジ」と
呼ぶ）が内部カラーを受け取るものであることの信号を
出し、第３のフラグはフロントまたはバックＺ軸りリッ
ピング面のそれぞれに対る、ポリゴンのクリッピングに
よって生成された、フェイクＺフロント・エツジまたは
フェイクＺバック・エツジを定義る、ことができる。（
フェイクＸ及びＹエツジはクリッピング処理において、
「レギュラー・エツジ」と識別される。）これらのフラ
グを以下で詳述る、処理のいくつかの態様で使用る、と
有利である。

コントローラ５０はＸ−Ｙジェネレータ５２、インター
ポレータ５４、ライン・スタイル・ジェネレータ５６、
ならびにマスク・バッファ及びデプス・バッファ・ユニ
ット５８の論理回路で構成されたレンダリング・パイプ
ラインと通信る、。

各ポリゴン・プリミティブ及びその各頂点に対して、位
置（Ｘ、Ｙ、Ｚ）、内部カラー（たとえば、ＲｌＧ、Ｂ
）及びエツジ・カラー（ＲｌＧ、Ｂ）を、レンダリング
・パイプラインに利用できる。

ジェネレータ５２は取りつる２つの操作モード、すなわ
ち（１）ベクトル生成モード及び（２）トライアングル
生成モードに対応る、Ｘ及びＹ座標のシーケンスを生成
る、。ベクトル生成モードにおいて、ジェネレータ５２
はベクトルの２つの端点の座標を与えられて、周知のプ
レゼンナムのアルゴリズムなどのベクトル生成アルゴリ
ズムを実現る、。このアルゴリズムはスクリーン・スペ
ース内にＸ１Ｙ座標のシーケンスをもたらすが、これは
幾何学的直線を最もよく近似る、ものである。

最初及び最後に生成された点、すなわち端点は常に幾何
学的直線上にある。しかしながら、中間点は２つの端点
が定義る、特定の線によっては、幾何学的直線上にある
ことも、ないこともある。以下で詳述る、ように、本発
明で好ましく実現されるベクトル・ジェネレータは、正
確に幾何学的直線上にあるのは、生成されたシーケンス
のどの点かを検出し、これによってコントローラ５０の
命令による２つの「サブモード」、すなわち（１）正規
生成モード、及び（２）オン・ジェオメトリクック・ラ
イン生成モードが可能となる。後者のモードは正確に幾
何学的直線上にある点のみを生成る、。

トライアングル生成モードにおいて、Ｘ−Ｙジェネレー
タ５２を、たとえば、当分野の技術者が構成し、３つの
所与の頂点によって定義される三角形の内部または正確
にエツジ上にあるすべての点を生成る、ことができる（
それゆえ、以下で説明１− る、処理で、オン・ジェオメトリカル・ライン・ベクト
ル生成サブモードが必要となる）。あるいは、このプロ
セスをベクトル生成モードにおいて、三角形のエツジに
対応る、点を生成できる限り、より典型的な、精度の低
いトライアングル生成手法で実現る、こともできる（以
下で、詳述る、）。

トライアングル生成モードにおいて、ジェネレータ５２
は２進変数ＯＲＩ　ＥＮＴを計算る、が、これはこの場
合も、三角形の向きを示し、方程式（１）及び（２）に
よって定義される。ＯＲＩＥＮＴＯ値を、たとえば、Ｘ
−Ｙジェネレータ５２内の適当な状況レジスタによって
、コントローラ５０が利用できる。Ｘ−Ｙジェネレータ
５２は制御信号をインターポレータ５４へ、また検証信
号（ＶＡＬＩＤ）をライン・スタイル・ジェネレータ５
６へもたらす。ジェネレータ５２から出力され、コント
ローラ５０によって制御される信号０ＰＥＲは制御信号
を、ライン・スタイル選択活動化、デプス・バッファの
制御などのレンダリング・パイプラインの論理のさまざ
まな部分に配布る、。

４２ インターポレータ５４も２つの作動モード、すなわちベ
クトル・モードとトライアングル・モードを有している
。インターポレータ５４は周知の態様で、端点における
対応る、値から、ベクトルの点に対る、２ならびにＲ，
Ｇ及び（原色）の補間された値を生成る、か（ベクトル
生成モードの場合）、頂点の対応る、値から三角形の点
の補間された値を生成る、かる、（トライアングル生成
モードの場合）。ベクトル・モードにおいて、インター
ポレータ５４はｒＩｎｃｒｅｍｅｎｔａｌ　Ｌｉｎｅａ
ｒＩｎｔｅｒｐｏｌａｔｉｏｎＪ　、Ｄ、　Ｆｉｅｌｄ
、　ＡＣＭ　Ｔｒａｎｓａｃｔｉｏｎｓｏｎ　Ｇｒａｐ
ｈｉｃｓ）Ｖｏｌｕｍｅ　４．　Ｎｏ、　Ｌ　　（Ｊａ
ｎｕａｒｙ　１９８５）という記事に記載されている方
法を実現る、ことができる。トライアングル・モードに
おいては、米国特許明細書第４８０５１１Ｅ３号に開示
されているような方法が適当である。両方のモードにお
いて、インターポレータ５４はＸ−Ｙジェネレータ５２
の制御のもとで、ジェネレータと同期して作動し、補間
された各点のＸ、ＹｌＺｌＲ，Ｇ。

及びＢの値がフレーム・バッファで同時に利用できるよ
うになる。これは部分的に、Ｒ，Ｇ、Ｂデイレイ回路６
０によって達成される。

ライン・スタイル・ジェネレータ５６は、Ｘ−Ｙジェネ
レータ５２がベクトル生成モードのときに作動る、。ジ
ェネレータ５６は信号ｒＧＡＰＪを発生し、現在のピク
セルが線の活動セグメントに属しているか、またはセグ
メント間のギャップに属しているかを示す。すなわち、
スタイル化された線が存在していると想定る、。ライン
・スタイル・ジェネレータ５６の適当な実施形態は、周
知の文献から入手できる。

マスク・バッファ及ヒデプス・バッファ・ユニット５８
は、マスク・バッファと組み合わされたデプス・バッフ
ァで周知のＺバッファ・アルゴリズムを実施して、凹ポ
リゴンのシェーディングを可能とる、。この組合せは２
バッファ作動を拡張る、ものであって、本発明の中心を
なすものである。

デプス・バッファはＭ×Ｎのメモリであり、通常はビッ
ト深さが１６ないし３２ビットであって、コノ内部にＺ
　（Ｘ、Ｙ）値がＺバッファ・アルゴリズムと同様な態
様で記憶される。ＭとＮは通常、画面の寸法である。マ
スク・バッファもデプス・バッファと同じサイズのメモ
リであるが、ビット深さはたとえば２ビットに過ぎない
ものである。

バッファは両方ともＸ−Ｙジェネレータ５２からのＸ及
びＹ座標出力によってアドレスされる。

第７図はマスク・バッファ及びデプス・バッファ回路５
８を、より詳細に示すものである。Ｘ、　Ｙ座標はデプ
ス・バッファ６２及びマスク・バッファ６４の両方に供
給され、処理中あピクセル位置を識別る、。位置Ｘ、Ｙ
における２の値はインターポレータ５４から、比較器６
８に供給され、この比較器は新しい値を、位置Ｘ、Ｙに
おけるデプス・バッファ６２の内容と比較し、たとえば
、右側の座標系について、Ｚ　（Ｘ、Ｙ）≧Ｚ　　ＯＬ
Ｄであるかどうかを判定る、。トランスペアレント・ラ
ッチθ６をタイミングを取るために使用して、ＺＯＬＤ
を遅延させる。比較器６８からの出力ＺＣＯＭ　Ｐ　　
ＯＵ　Ｔ　％　ナラヒニ信号ＧＡＰ、ＶＡＬＩＤ及びマ
スク・バッファ６４の対応る、位置Ｘ。

　４５− Ｙの内容（ＭＢ　　０ＬＤ）を使用して、第１組合せ論
理回路７０を介して信号ＰＩＸＥＬ　　ＶＡＬＩＤ及び
ｚ　ＵＰＤＡＴＥを生成る、。ＰＩＸＥＬ　　ＶＡＬＩ
Ｄを使用して、フレーム・バッファ（第１図）に、現在
のピクセルがを効であるから、受け入れるべきであると
の信号を出す。Ｚ　　ＵＰＤＡＴＥは新しいＺの値Ｚ　
（Ｘ、Ｙ）を、この位置におけるデプス・バッファの古
い内容と置き換えるべきであることを示す。この信号を
マルチプレクサ７２に供給し、Ｚ　（Ｘ、Ｙ）とＺ　　
ＯＬＤの間のこの選択を指示る、。

同様な態様で、位置Ｘ、Ｙにおけるマスク・バッファ６
４の内容（ＭＢ　　０ＬＤ）（）ランスペアレント・ラ
ッチ６５を介した）、ならびに信号ＶＡＬＩＤ、ＧＡＰ
及びＺＣＯＭＰ　　ＯＵＴを第２組合せ論理回路７４で
使用して、位置Ｘ、Ｙにおけるマスク・バッファ６４の
内容と置き換えることを目的としたマスク・バッファ値
を生成る、。

マスク・バッファ６４の性質については、以下で詳述る
、。信号０ＰＥＲは組合せ論理回路７ｏ及　４６− び７４に対る、制御信号であって、シェーディング・ア
ルゴリズムの演算を可能とし、かつそのさまざまなステ
ップを識別る、（後述）。

本発明のこの実施例によれば、２ビット・プレーン・マ
スク・バッファ６４は、各位置における４種類の値のう
ちの１つを記憶る、ことを可能とる、。これらのマスク
値には、次のようなラベルが付けられる。

！０１：初期状態。クリアされたピクセル＋ｉ″：内部
ピクセル ｆ　ｇ　ｌ　：エッジ・ギャップ・ピクセル！ｅ′＝エ
ッジ・セグメント・ピクセル組合せ論理回路７４は２つ
の入力値、すなわちマスク・バッファの内容（すなわち
、ＭＢ　　０ＬＤ）とアルゴリズムによって指定される
何らかの他の値の間の論理演算（以下のアルゴリズムの
説明においては、“■“と記号化る、）を実施る、。

真理値表２は、ＭＢ　　ＯＬＤと置き換えるためにマス
ク・バッファ６４に記憶される値を明らかにる、もので
ある。

第２表 第２表を調べれば、１■“演算が相互的なものであり、
また信号が入力のいずれかに現れた場合に、値Ｗ　ｅ　
ｌが出力に現れることから、これが高い優先順位を有し
ていることがわかろう。値１　ｇ　１はこの点で同様な
ものであるが、この信号が“ｅ“よりも低い優先順位を
有していることが異なっている（すなわち　ｌｅ？　　
ｌ■″　“ｇ′二’ｅ’である）。これが意味る、とこ
ろは、エッジ・セグメント・ピクセルにはエッジ・ギャ
ップ信号よりも高い優先順位が与えられるということだ
けである。°■°演算は本質的に値“０°及び°ｉ。

に関る、排他的論理和演算である。以下の説明から明ら
かなように、マスク・バッファ６４における“■“演算
はあらゆる内部ピクセルに対る、ポリゴン境界ピクセル
を、またエツジ・ギヤ・ツブ・ピクセルに対る、エッジ
・セグメント・ピクセルを保存る、ようになされている
。偶数回書き込まれた内部ピクセルはＩ　Ｏ＋のマスク
された値をもたらし、これは最終的なピクチュアの凹面
または孔を排除る、のに有利なものである。本発明の実
施例の１つの実施アルゴリズムを、以下で検討る、。

この場合も、該当る、処理ステップがジェネレータ５２
からの０ＰＥＲ信号によって識別される。

アルゴリズムは暫定条件として、マスク・バッファの各
ピクセルが値「０」に初期設定され、かつデプス・バッ
ファの各ピクセルが最も遠いＺ値に対応した値に初期設
定されるものと想定る、。各ステップはレンダリング・
パイプラインを通る別々９− なパスを含んでいる。

ステップ１ このステップの目的はマスク・バッファ内のポリゴンの
境界をまずマスクして、これが以降の処理で保存される
ようにる、ことである。この場合も、エツジをスタイル
化る、ことができる。「リアル・エツジ」、「レギュラ
ー・エツジ」、及び「Ｚフェイク・エッジ」のフラグが
まず、処理される境界エツジのタイプを識別る、。「セ
グメント」ピクセルが、エツジ・カラーによって描かれ
る。「リアル・エツジ」のエツジ「ギャップ」ピクセル
はフレーム・バッファ内に描かれず、後で内部カラーが
割り当てられる。「レギュラー・エツジ」ピクセルは同
様にして処理される。Ｘ−Ｙジェネレータ５２及びイン
ターポレータ５４はベクトル・モードにセットされ、ポ
リゴンのエツジを生成る、。ポリゴンのエツジの各ピク
セルに対し、マスク・バッファ、デプス・バッファ、及
びフレーム・バッファの操作は、次のようにライン・ス
タイル・ジェネレータ５６の出力によって決定され０ る。

ライン・スタイル・ギャップ・ピクセル：マスク・バッ
ファ： Ｉｆ　　ＺＣＯＭＰ　　０ＵＴ＝”真”（／ニド、ｔば
、Ｚ　（Ｘ、Ｙ）≧ＺＢ　　０ＬＤ）Ｔｈｅｎ　　　Ｍ
Ｂ　　　＜＝’ｇ’　　　閣　　ＭＢ　　　０Ｄ デプス・バッファ： Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝”真９“及びＭＢＯ
ＬＤ　　　”ｅ’） Ｔｈｅｎ　　　ＤＢ　　　＜＝　　　Ｚ　　　（Ｘ、Ｙ
）フレーム・バッファ： 変更なし。

ライン・スタイル・セグメント・ピクセル：マスク・バ
ッファ： Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝”真！またはＭＢ　
　０ＬＤ＝’ｇ’） Ｔｈｅｎ　　ＭＢ　　＜＝　　’ｅ’ デプス・バッファ＝ Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝”真”またはＭＢ　
　　０ＬＤ＝　“　ｇ’） Ｔｈｅｎ　　　ＤＢ　　　＜　＝　　　Ｚ　　　（Ｘ、
Ｙ）フレーム・バッファ： Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝”真”　＊　タハＭ
Ｂ　　０ＬＤ＝　’　ｇ） Ｔｈｅｎ　　ＦＢ　　＜＝　　Ｒ，Ｇ、Ｂこの場合も、
閣演算は第２表で定義されている。

上記のアルゴリズムは標準のブーリアン演算であって、
当分野の技術者が実行できるものである。デプス・バッ
ファ及びフレーム・バッファの処理は組合せ論理回路７
０で実施され、マスク・バッファの処理は組合せ論理回
路７４に常駐している。上記のアルゴリズムから、処理
対象の点がエッジ・ギャップ・ピクセルからなっており
、Ｚの値が、たとえば、Ｘ、Ｙに記憶されているデプス
・バッファの値以上であれば、マスク・バッファが以前
の点の処理からの値１０１をすでに保持していない限り
、マスク・バッファには値“ｇ′が割り当てら杵ること
がわかる。また、エッジ・セグメント・ピクセルとエッ
ジ・ギャップ・ピクセルがマスク・バッファに描かれ、
可視のＺ　（Ｘ、Ｙ）値がデプス・バッファに割り当て
られ、Ｚ　（Ｘ、Ｙ）が可視のエッジ・セグメント・ピ
クセルである（すなわち、ＺＣＯＭＰ　　０ＵＴ＝’！
’）と、デプス・バッファが示している場合には、この
点におけるカラーＲ１Ｇ、Ｂがフレーム・バッファに割
り当てられることに留意されたい。

ステップ２ このステップの目的はマスク・バッファ内のポリゴンの
内部をマスクる、ことである。これを達成る、ため、Ｘ
−Ｙジェネレータとインターポレータを、トライアング
ル生成モードにセットる、。

Ｐｌ、Ｐ２１．、、ＰＮがポリゴンの頂点であり、Ｑｌ
、Ｑ２１．、、ＱＭがポリゴン内の孔の頂点であれば（
すなわち、存在している場合）、コントローラはＸ−Ｙ
ジェネレータとインターポレータに、三角形ＰＩＰ２Ｐ
３、ＰＩＰ３Ｐ４１０．。

Ｐｉ　（ＰＮ−１）ＰＮを生成る、よう命令る、。

同様に、処理されるポリゴンが孔を含んでいるのであれ
ば、三角形ＱＩＱ２Ｑ３、ＱＩＱ３Ｑ４３− １．、、Ｑｌ　（ＱＭ−１）ＱＭが生成される。上述の
ように、第３図及び第４Ａ図−第４Ｃ図は、３つの三角
形に分割された凹ポリゴンの例を示している。三角形１
．２．３がまず生成され、次いで、三角形１．３．４が
生成され、最後に、三角形１．４．５が生成される。第
１と第２の三角形が生成された後、マスク・バッファは
凸ポリゴン１．２．３．４に対応る、マスクを含む（第
５Ｂ図）。最後の三角形が生成されると、向きが反対の
隣接る、三角形の重畳領域１．４．５が、閣演算で暗黙
の排他的論理和関数によって、この凸ポリゴンから差し
引かれる（第５Ｃ図）。ステップ１で使用される値“ｅ
“及び“ｇ“が優先権を有しているので、エツジ１．５
及び５．４は差し引かれない（第２表参照）。

この実施例において、隣接る、三角形に共通の点に、特
に注意を払わなければならない。たとえば、第３図の内
部線１．３に沿った共通の点を、閣演算によるこれらの
ピクセルの最初の排他的論理和除去とかかわりなく、保
存しなければならな４− い。あるいは、線１．４に共通なこれらのピクセルは凹
ポリゴンの外部のものであるから、これらのピクセルを
保存してはならない。この問題の解は、隣接る、２つの
三角形の向き（すなわち、ＯＲＩＥＮＴＯ値）が同じ場
合に、共通点を再度生成る、ことである。これは線１．
３の場合であって、線１．４の場合ではない。上述のよ
うに、トライアングル生成モードで作動る、Ｘ−Ｙジェ
ネレータが、幾何学的三角形の内部または正確に境界上
にある点のみを作成る、のが好ましいので、共通の点が
整数のＸ及びＹ座標を有る、幾何学的（真の直線）のも
のでなければならないということになる。これを達成る
、ために、コントローラはＸ−Ｙジェネレータに、同じ
向きの隣接る、三角形に対して、ベクトル・モードのオ
ン・ジェオメトリカル・ライン・サブモード（後述）で
共通の点を生成る、よう命令る、。

このステップの両方の場合、すなわちトライアングル生
成モード及びベクトル生成モードにおいて、マスク・バ
ッファ、デプス・バッファ及びフレーム・バッファの作
動は次のようになる。

マスク・バッファ： ＭＢ　　　＜＝Ｔｉ？　　　閣　　ＭＢ　　　ＯＬＤデ
プス・バッファ： 変更なし。

フレーム・バッファ： 変更なし。

デプス・バッファ及びフレーム・バッファに書き込みが
行なわれないのであるから、Ｚ、Ｒ，Ｇ。

及びＢの値がこのステップでは必要なく、このステップ
がマスク・バッファ内にポリゴンの適正なアウトライン
を生成る、だけであることに留意されたい。

オン・ジェオメトリック・ライン・サブモードのための
回路の実施形態の１つを、第８図に示し、かつ第３表で
定義る、。従来、ベクトル・ジェネレータは画面の座標
（Ｘ、Ｙ）のシーケンスを生成し、これは２つの所与の
端点をつなぐ幾何学的直線を最もよく近似る、ものであ
る。プレゼンハム・アルゴリズムにおいて、幾何学的直
線に関して生成された各ピクセルの位置誤差は０．５ユ
ニツト以下である。誤差は生成されたベクトルの端点に
おいて、またおそらくは若干の中間点におｌ、Ｓでゼロ
である。しかしながら、本発明で使用る、マスク生成手
法では、必要なものは、誤差がゼロのこれらの点だけで
ある。第８図はこのようなゼロ誤差デテクタを実現る、
新規の論理回路からなっている。破線８０内の論理回路
は、周知のプレゼンハムのベクトル・ジェネレータに存
在しているものである。

下記の設定手順は外部のマイクロプロセッサまたはハー
ドウェア論理回路によって実現され、点Ｐｉ　（Ｘｉ、
Ｙｌ）からＰ？２　（Ｘ２．Ｙ２）へのベクトルを描く
。

第１： ＤＸ及びＤＹは次のように計算される。。

ＤＸ＝ＡＢＳ　（Ｘ２−Ｘｌ） ＤＹ＝ＡＢＳ　（Ｙ２−Ｙｌ） ただし、ＡＢＳ＝絶対値 第２＝ 操作の０ＣＴＡＮＴは下記の論理式によって決定される
。

ＤＸ≧ＤＹ Ｘ２≧ＸＩ Ｘ２≧ＸＩ ３ビットの信号０ＣＴＡＮＴはこれら３つの式の結果に
よって断言される。

第３： レジスタＩＮＣＰ、ｌＮＣＮ１及びＤＩ（第８図）には
、０ＣＴＡＮＴ信号を導くために第１及び第２ステツプ
で数値を求めた論理式の関数として、第３表によって与
えられる値がロードされる。

第４： レジスタＤ２（第８図）をクリアる、。

第５： Ｘカウンタ及びＹカウンタに、Ｘｌ及びＹｌをそれぞれ
ロードる、。

　５７− ５８− 第６： 信号ＭＯＲＥを次のように操作のモードにしたがって断
言る、。

ＭＯＤＥ＝ｏ　：　　ｒオン・ジェオメトリック・ライ
ン」点を生成る、。

ＭＯＤＥ＝１：　　ベクトルのすべての点を生成る、。

上記の手順の各々が４番目及び６番目の操作を除き、通
常のプレゼンハム・アルゴリズムに必要なことに留意さ
れたい。

第３表 （＊＝ＳＩＧＮ　　Ｄ１＝Ｏの場合のみ、増分または減
分） 第８図において、作動時に、レジスタＤＩ≦Ｏであれば
（すなわち、レジスタＤ１の符号ビット、信号５ＩＧＮ
　　Ｄ１＝１またＬＬ負）、値Ｉ　ＮＣＮ８１が加算器
ＡＤＤ−１８２及びＡＤ、Ｄ−２８４のそれぞれによっ
て、レジスタＤ１７７及びＤ２７９に加えられる。それ
以外の場合には、値ＩＮＣＰ　　８３がレジスタＤ１７
７及びＤ２７９に加えられる。組合せ論理回路８６はＤ
ｌの符号ビット（すなわち、信号５ＩＧＮ　　Ｄｉ）及
び第３表に示す信号０ＣＴＡＮＴ　（ＸＩＮＣ及びＹＩ
ＮＣ欄）の関数としてＸカウンタ８８及びＸカウンタ９
０を増分または減分る、。増分または減分が５ＩＧＮ　
　Ｄ１＝Ｏ（すなわち、Ｄ１≧０）の場合にのみ生じる
ことを、表の項目のアスタリスクが意味していることに
留意されたい。回路８６は発生されたピクセルが有効な
場合に、ＶＡＬＩＤ信号を断定る、。

Ｄ２＝Ｏの状態はＮＯＲ回路９２によって検出され、Ｍ
ＯＤＥがゼロテあれば、ＶＡＬＩＤはＯＲ回路９４及び
ＡＮＤ回路９６を通過して、ピクセルの有効化をもたら
す（信号ＰＩＸＥＬ　　ＶＡＬＩＤ）。Ｄ２７９の内容
が０でない場合、ピクセルはこれが生成されていること
にかかわりなく、有効とはされない。ＭＯＤＥが１の場
合（正規モード）、ＰＩＸＥＬ　ｖＡＬＩＤは有効とな
１− る。

上記のオン・ジェオメトリック・ライン・サブモード処
理の他の手法は、第２図に関連して本明細書で説明した
ような手法を実現る、ことである。

たとえば、３ビットの平面をマスク・バッファとして使
用した場合、信号°ｉ“を上述の“十′及び′−°の内
部信号に分割る、ことができる。第１表の論理を実施る
、ことによって、内部線を再生成る、必要がなくなる。

しかしながら、このような手法の欠点は、付加的なビッ
ト平面に関連して、余分なコストがかかることである。

本実施例のポリゴン処理ステップに戻ると、マスク・バ
ッファ内でポリゴンの内部をマスクした後、コントロー
ラはステップ３に進む。

ステップ３ このステップの目的はマスク・バッファを参照して、あ
るいはマスク・バッファの制御のもとてポリゴンの内部
の点を描くことである。たとえば、第３図の三角形１．
４．５に対応る、点が生成されるが、これらをマスク・
バッファによってフレー６２− ム・バッファに書き込むことは認められない。フレーム
・バッファに書き込まれた内部の点に関る、マスク・バ
ッファは、同時にクリアされる。Ｘ−Ｙジェネレータ及
びインターポレータはトライアングル・モードにセット
され、ポリゴンの内部の点のＺ値と輝度を生成して、ス
テップ２に関連して上述したものと同様な態様で、デプ
ス・バッファに記憶し、フレーム・バッファへの描出を
行ナウ。

このステップにおけるバッファの作動は、次のように説
明できる。

マスク・バッファ： Ｉ　ｆ　（ＭＢ　　０ＬＤ）　＝’　ｉ　’）Ｔｈｅｎ
　　ＭＢ　　＜＝’０” デプス・バッファ： Ｉ　ｆ　（Ｚ　　ＣＯＭＰ　　０ＵＴ＝’°真“及びＭ
Ｂ　　０ＬＤ＝’ｉ’） Ｔｈｅｎ　　ＤＢ　　＜＝　　Ｚ　（Ｘ、Ｙ）フレーム
・バッファ： Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝“真“°及びＭＢＯ
ＬＤ＝“ｉ′） Ｔｈｅｎ　　ＦＢ　　＜＝　　Ｚ　（Ｘ、Ｙ）において
Ｒ，Ｇ、Ｂ ステップ４ このステップの機能は、この場合もマスク・バッファの
制御のもとで、スタイル化されたポリゴンの境界のギャ
ップ点（すなわち、値！ｇ　ｌを有る、点）を、この場
合も、マスク・バッファの制御のもとで描くことである
。Ｘ−Ｙジェネレータ及びインターポレータはベクトル
・モードにセットされ、ポリゴン・エツジ・ポイントを
生成る、。

バッファの作動は、次のように表される。

マスク・バッファ： 変更なし デプス・バッファ： 変更なし フレーム−バッファ： Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝”真”及びＭＢＯＬ
Ｄ＝　’　　ｇ　“） Ｔｈｅｎ　　ＦＢ　　＜＝　（Ｘ、Ｙ）においてＲ９Ｇ
、　　Ｂ ステップ５ このステップの目的はポリゴンの処理に引き続き、マス
ク・バッファをクリアる、ことである。

Ｘ−Ｙジェネレータはベクトル・モードにセ・シトされ
、ステップ３でマスク・バッファからクリアされたポリ
ゴン境界、内部点を生成る、。このステップにおけるバ
ッファの作動は次のとおりである。

マスク・バッファ： ＭＢ　　　＜＝’Ｏ’ デプス・バッファ及びフレーム・バ、ソファ：変更なし 処理対象の凹ポリゴンが「リアル・工、ソジ」のみを有
しており、エツジ・ギヤ・ツブがない場合、上記のアル
ゴリズムは次のように表すことができる。

ステップ１ ポリゴンの境界はマスクされ、マスク・バッファ、デプ
ス・バッファ及びフレーム・バッファの作動は次のよう
になる。

５− マスク・バッファ： Ｉｆ　（ＺＣＯＭＰ　　０ＵＴ）＝”真“°）Ｔｈｅｎ
　　ＭＢ　　　＜＝　　　’ｅ’　　　−ＭＢＬＤ デプス・バッファ： Ｉｆ　（ＺＣＯＭＰ　　０ＵＴ）＝”真“）Ｔｈｅｎ　
　ＤＢ　　＜＝　　Ｚ　（Ｘ、Ｙ）フレーム・バッファ
： Ｉｆ　（ＺＣＯＭＰ　　０ＵＴ）＝’“真°°）Ｔｈｅ
ｎ　　ＦＢ　　＜＝　（Ｘ、Ｙ）においてＲ９Ｇ、　Ｂ ステップ２ このステップの目的はマスク・バッファ内部のポリゴン
の内側をマスクる、ことである。マスク・バッファ、デ
プス・バッファ及びフレーム・バッファの作動は次のと
おりである。

マスク・バッファ： ＭＢ　　＜＝’ｉ’−ＭＢ　　ＯＬＤ デプス・バッファ及びフレーム・バッファ：変更なし 　６６− ステップ３ このステップの目的は、マスク・バッファを参照して、
あるいはマスク・バッファの制御のもとてポリゴンの内
部の点を描くことである。バッファの作動は次のとおり
である。

マスク・バッファ： Ｉ　ｆ　（ＭＢ　　０ＬＤ＝’　ｉ　”）Ｔｈｅｎ　　
ＭＢ　　＜＝’Ｏ” デプス・バッファ： Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝”真”及ヒＭＢＯＬ
Ｄ＝’ｉ’） Ｔｈｅｎ　　ＤＢ　　＜＝　　Ｚ　（Ｘ、Ｙ）フレーム
・バッファ： Ｉ　ｆ　（ＺＣＯＭＰ　　０ＵＴ＝１１真”及びＭＢＯ
ＬＤ＝“ｉ“） Ｔｈｅｎ　　ＦＢ　　＜＝　（Ｘ、Ｙ）においてＲ２Ｏ
，Ｂ ステップ４ 定義により、このステップの機能は適用されない。

ステップ５ 最後のステップはポリゴンの処理に引き続きマスク・バ
ッファをクリアる、ことである。バッファの作動は次の
とおりである。

マスク・バッファ＝ ＭＢ　　＜＝’Ｏ’ デプス・バッファ及びフレーム・バッファ：変更なし この実施例において、論理演算°閣°は第４表に記載る
、ように定義される。

第４表 本発明の方法及びプロセッサを実施る、際に、フロント
またはバックのＺ軸りリッピング面に対してクリップさ
れたポリゴンを描くには、特に注意を払わなければなら
ない。たとえば、第９図は２つのサブエリア、すなわち
１．２．３．４及びｌＬ１２．１３．１４を有る、ポリ
ゴン・プリミティブを示す。後者のサブエリアは前者の
サブエリアにある孔を定義る、。上述のアルゴリズム６
９− は第１のサブエリア（エツジ及び内部の点）、ならびに
第２のサブエリア（エツジ及び内部の点）を生成る、。

この処理に固有なＥＸ−ＯＲ関数は、第２のサブエリア
の内部の点を除去し、孔をもたらす。しかしながら、Ｅ
Ｘ−ＯＲ演算が境界点に適用されないので、第２のサブ
エリアのエツジの点（すなわち、孔の境界）は除去され
ない。

クリッピング・ボックスのフロント及びバックのＺ軸面
に対してポリゴン・プリミティブをクリップる、と、第
１０図に示すような構造を得ることができる。図示のよ
うに、２つの新しいサブエリア、すなわちサブエリア１
．２°、３°　４、及び１１．１２”　　１３’　　１
４が生成される。エツジ２１．３１及び１２°　１３゛
をＺフェイク・エッジと呼ぶ。上述のようにポリゴンの
マスクを生成した場合、これらのＺフェイク・エッジに
問題が生じる。詳細にいえば、セグメント１２１１３１
は孔に対応しているのであるから、ポリゴンの境界とし
てマスクしてはならない。しかしながら、画面座標の量
子化により（すなわち、Ｘ及７０− びＹが整数であるため）、エツジ２°、３　’　カエッ
ジ１２’　　１３°に正確に重ならないことがある。

結果として、この処理に固有なＥＸ−ＯＲ演算は、いく
つかの点においてうまくいかないことがある。

この問題はＸフェイクまたはＹフェイク・エッジ（すな
わち、Ｙ軸またはＹ軸のクリッピング面に対る、クリッ
ピングによって生じたエツジ）には存在しないが、これ
はこれらのセグメントがそれぞれ垂直または水平であり
、かつＥＸ−ＯＲ演算が失敗る、ことがないからである
。

この問題に鑑み、上記の方法と共同る、ソフトウェアで
実現された解決策が考案されており、この組合せの詳細
を第１３図−第１７図を参照して以下に詳述る、。ただ
し、この付加的な処理手法の概要をまず説明る、。

マスク生成プロセスのステップ１において、Ｚフェイク
・エッジ（クリッピング・ステージにおいて識別された
）は生成されるのではなく、リストに保管されている（
すなわち、フェイク・エッジを定義る、２つの端点によ
って）。バックのＺ軸りリッピング面に対る、ポリゴン
のクリッピングによって作成されたフェイク・エッジの
もの、及びフロントの２軸りリッピング面に対る、ポリ
ゴンのクリッピングによって生じるＺフェイク・エッジ
のものという、２つのこのようなリストが維持される。

Ｚフェイク・エッジの勾配の向きが垂直よりも、水平に
近い場合には、各非エンプティ・リストはＸによって分
類される。それ以外の場合には、Ｙによって分類される
。当分野の技術者には、Ｚ軸りリッピング面とのポリゴ
ン面の交点の勾配を、たとえばポリゴン法線のＸ及びＹ
成分を検査る、ことによって、容易に得ることができる
ことが認識されよう。第５表は分類（ソート）の前後に
おける、第１０図に示したＺフェイク・エッジの頂点リ
ストを示す。

第５表 マスク生成プロセスのステップ１を完了る、ために、分
離された第１の点から第２の点へのセグメント、次いで
第３の点から第４の点へのセグメントなどを生成る、こ
とによって、Ｚフェイク・エッジをマスクる、。これが
達成されたら、マスク・バッファはクリップされたポリ
ゴンの真の境界を含む（すなわち、第１０図の線１２“
　１３゜などのセグメントは除かれる）。

マスク生成プロセスのステップ２において、内部の点が
生成される。ただし、各サブエリアの定義は変更され、
考察の対Ｗの特定のＺフェイク頂点の間にある他のサブ
エリアのあらゆる頂点を含むようになっている。たとえ
ば、新しいサブエリ３− ア１がＬ２’　　１２’　　１３’、３”　　４として
再定義される。頂点１２“及び１３°がポリゴンの頂点
のリストに人為的に追加されたことがわかる。第２のサ
ブエリアは依然として１１．１２”　　１３’　　１４
である。この処理の結果として、変更された第１サブエ
リアのエツジ１２“１３１は第２のサブエリアの同じエ
ツジと一致し、したがって、上記の処理に固有なＥＸ−
ＯＲ演算はマスクから第２のサブエリア・エツジを消去
る、。

しかしながら、場合によっては、完全なキャンセルが行
なわれないこともある。このような特別な場合には、マ
スクを分類されたリストの２番目から３番目の点へ向か
うベクトル、４番目から５番目へ向かうベクトルなどに
ついてクリアる、ことが必要となる。例においては、セ
グメント１２“　１３°が生成され、対応る、マスク・
バッファ位置がクリアされる。この活動の必要性を、以
下で説明る、。

第１１図は第１０図のクリップされたポリゴン４− を示すものであり、Ｘ及びＹの量子化によるフェイク・
エッジによる位置誤差が、検討のために誇張されている
。また、クリッピング・ステージが次の順序で、サブエ
リアの頂点をもたらすと想定している。

サブエリア１：２′　１．４．３１ サブエリア２：１１．１２’　　１３’　　１４第２の
サブエリアの順序は、この説明には無関係である。マス
ク生成プロセスの第１のステップにおいて、エツジ２“
　１．１．４及び４．３゜はポリゴンの境界エツジとし
てマスクされる。次いで、エツジ１１．１２’；１３’
　　１４及び１４．１１が生成される。Ｚフエイク頂点
リストが分類され、セグメント２．１２’及び１３．３
゜が生成される。ステップ２において、三角形２“１．
４（第１２図（ａ））；２“　４．３“（第１２図（ｂ
））及び２“、３゛　１３°（第１２図（ｃ））が生成
される。点Ｐａ１Ｐｂ及びＰｃがこの時点でマスクされ
ることに留意されたい。

次に、三角形２°　１３’　　１２“が生成され、ＥＸ
−ＯＲ関数がこの三角形をクリアる、。三角形２’　　
１２’　　１３’（すなわち、点Ｐ　ａ　Ｎ　Ｐｂ１及
びＰｃ）とポリゴンの残余部分との間のセグメント１２
’　　１３’上の共通点が、ＥＸ−ＯＰ演算の結果とし
てクリアされる（第１２（ｄ）図）。ポリゴン１１．１
２’　　１３°　１４が生成され、これは上記の説明に
従い、マスクからの孔１１．１２°　１３°　１４をキ
ャンセルる、。

しかしながら、点ｐａ１Ｐｂ１及びＰｃ（クリアされた
）はこのプロセスによって間違ってマスクされる（第１
２図（ｅ））。それゆえ、セグメント１２°　１３“に
対応したマスク・バッファの点を特にクリアしなければ
ならない。

略述したＺフェイク・エッジ処理と組み合わせた上述の
処理ステップ１−５の詳細な実施形態の１つを、第１３
図−第１７図の流れ図に示す。

第１３図はステップ１の流れ図を示しており、このステ
ップの主たる目的はマスク・バッファ内のポリゴン・プ
リミティブの境界をマスクし、これを以降の処理のため
に保存る、ことである。この場合も、ポリゴン・プリミ
ティブはいくつかの個別のサブエリアからなっていても
かまわない。

「開始Ｊ　１００に入った後、コントローラはポリゴン
の最後のサブエリアがステップ１によって処理されたか
どうか、「最後のサブエリアが処理されたか」を照会る
、。処理が終わっていない場合、コントローラは命令１
０４「最初の頂点データを得る」に進み、その後照会１
０６「サブエリアの最後の頂点か」に進む。処理が開始
したばかりなので、答えは「ノー」であり、流れは１０
８「次の頂点データを得る」になる。処理対象のサブエ
リアの最後の頂点が存在していれば、コントローラには
照会１０６から、照会１０２に戻るよう命令が与えられ
る。

命令１０８により、コントローラは命令１０４で得られ
た最初の頂点データと、命令１０８で得られた次の頂点
データとの間のベクトルが、サブエリアの「レギュラー
・エツジ」であるかどうかを判断る、。上述のように、
境界フラグがデータ・リストの一部として与えられ、各
頂点を「リアル・７フー エツジ」、「レギュラー・エツジ」または［フェイクＺ
フロント・エツジまたはフェイクＺバック・エツジ」に
あるものとして定義る、。「レギュラー・エツジ」はポ
リゴン・プリミティブのすべての内部点すなわちギャッ
プ・ピクセルに対応る、。「イエス」の場合、コントロ
ーラはコマンド１１２「ベクトルを生成る、」に進み、
信号゛ｇ“をレギュラー・エツジに沿ってマスク・バッ
ファに対してマスクる、。この場合も、カラーは“ｇ。

に対る、ステップ１におけるフレーム・バッファには送
られない。その後、コマンド１１２の流れは照会１０６
に戻る。

照会１１０に対る、答えが「ノー」である場合には、コ
ントローラは照会１１４「エツジはリアル・エツジか」
に進み、ベクトルがポリゴン・プリミティブのリアル・
エツジを定義しているかどうか（すなわち、実線か飾り
線か）を判定る、。

「イエス」の場合には、コントローラはコマンド１１６
「ベクトルを生成る、」においてベクトルを生成し、上
山のアルゴリズム及びカラーＲ，Ｇ。

７８ Ｂにしたがって、すなわち、エッジ・セグメントの場合
には、フレーム・バッファにしたがって、マスク・バッ
ファ内の該当る、信号Ｔ　ｅ　ｌまたは“ｇ“をマスク
る、。照会１１４に対る、答えが「ノー」である場合に
は、コントローラは照会１１８「エツジはＺフェイクか
」に進む。この場合も、「ノー」であれば、コントロー
ラは照会１０６へ戻る。

エツジがフェイクＺエツジからなっている場合には、照
会１１８によって、コントローラは照会１２０「フロン
トＺフェイクか」に進み、フェイクＺエツジがフロント
Ｚ軸クリッピング境界またはバックＺ軸クリッピング境
界に沿っているかどうかを判断る、。エツジがバックＺ
軸クリッピング境界に対応している場合には、流れは命
令１２２「エツジ頂点を、２フ工イク頂点リスト（バッ
ク）に保管る、」に進む。逆に、Ｚフェイク・エッジが
フロント・エツジからなっている場合には、コントロー
ラはＺフェイク・エッジ頂点を別のりスト１２４に記憶
る、。「エツジ頂点を、Ｚフェイク頂点リスト（フロン
ト）に保管る、」。命令１２２または１２４を処理した
後、コントローラは照会１０６に戻る。

照会１０２に対る、答えが「イエス」である場合には、
コントローラは照会１２６ｒＺフエイク・バック・エツ
ジか」に進む。この命令はコントローラに、頂点が命令
１２２で作成されたＺフエイク頂点リスト（バック）に
記憶されているかどうかを判断る、よう命令る、。「イ
エス」の場合には、コントローラは２フエイク・バック
頂点のリストを分類し、１２８「ｚフェイク頂点リスト
（バ、ツク）を分類る、」、分類されたリストからベク
トルＰＬ−Ｐ２、Ｐ３−Ｐ４１３１．を生成る、、１３
０「ベクトルＰ　１−Ｐ２、Ｐ３−Ｐｄ１１．。

を生成る、」。フェイクＺエツジに内部カラーが割り当
てられているので、マスク・バッファは生成されたベク
トルに対る、°ｇ“信号を受け取るが、フレーム・バッ
ファには何も書き込まれない。

命令１３０の後、あるいは照会１２６に対る、答え場「
ノー」である場合、コントローラは照会１３２「Ｚフェ
イク・フロント・エッジか」に送られる。「ノー」の場
合、コントローラは本描出処理のステップ２に進む。

「イエス」の場合には、流れは命令１３４ｒＺフ工イク
頂点リスト（フロント）」へ進み、その後命令１３６「
ベクトルＰＬ−Ｐ２、Ｐ３−Ｐｄ２．、、を生成る、」
に進む。命令１３４及び１３６は、これらがコントロー
ラにフロント２軸クリッピング面に沿った非重畳フェイ
クＺエツジを分類生成し、これらのエツジをマスク・バ
ッファ内の信号１　ｇ　＋によってマスクる、よう命令
る、点で、命令１３８及び１３０のそれぞれに対応して
いる。この場合も、フレーム・バッファへの描出は遅延
る、。命令１３６が完了る、と、コントローラは処理対
象のポリゴン・プリミティブに対る、ステップ１を完了
し、ステップ２へ進む。

ステップ２の目的は、マスク・バッファ内のポリゴンの
内部をマスクる、ことである。まず、コントローラには
、最後のサブエリアが処理されたかどうか、１３８「最
後のサブエリアが処理され８１− たか」を判断る、よう命令が与えられる。ステップ２の
処理が始まったばかりなので、答えは「ノー」であり、
コントローラはサブエリアの最初の頂点データを獲得し
、１４０「サブエリアの最初の頂点データを得る」、そ
の後サブエリアの最後の頂点が処理されたかどうかを照
会る、、１４２「最後の頂点が処理されたか」。「ノー
」の場合、コントローラは獲得した頂点データがフェイ
ク２エツジの頂点に対応しているかどうかを照会る、、
「エツジは２フエイクか」。「ノー」の場合、コントロ
ーラはサブルーチンＡＬＰＨＩに入る、１４６　ｒＡＬ
ＰＨｌを呼び出す」。

第１４Ｂ図に略示したＡＬＰＨ１はコントローラに、Ｚ
フェイク・エッジのない三角形を生成る、よう命令る、
。サブルーチンには１７０で入り、コントローラはまず
、検討対象の頂点が処理対象のサブエリアの第２に頂点
からなっているかどうかを判定る、、１７２ｒ処理対象
のサブエリアの２番目の頂点か」。「ノー」の場合、コ
ントローラは２番目の頂点を獲得し、１７４ｒ２番目の
項２− 点データを得る」、次いで照会１４２で、第１４Ａ図に
示した処理に戻る、１８６゜ サブエリアの２番目の頂点が獲得されている場合、照会
１７２によって、コントローラは３番目の頂点を獲得し
、１７６「次の頂点データを得る」、その後３つの頂点
を使用して三角形を生成る、、１７８「三角形を生成る
、」。三角形を生成した後、コントローラは生成された
三角形が処理対象のサブエリアの最初の三角形であるか
どうかを判定し、「イエス」の場合には、第１４Ａ図の
メインステップ２の処理に戻る、１８６゜反対に、コマ
ンド１７８で作成された三角形がサブエリアの最初のも
のでない場合には、コントローラは以前の三角形の向き
が、現在の三角形の向きと同じであるかどうかを判定る
、、１８２「以前の三角形と同じ向きか」。「ノー」の
場合、流れはステップ２のメイン・プロセスに戻る、１
８ｅ０「イエス」の場合には、コントローラは現在の三
角形及び以前の三角形のすべての共通の点を修正る、が
、以前の三角形は第８図に関連して詳述した処理アルゴ
リズムに固有な排他的論理和関数によって消去されたも
のである。命令１８４の後、照会１４２においてステッ
プ２のメイン処理への復帰が行なわれる、１８６゜ 照会１４４に戻ると、答えが「イエース」の場合、コン
トローラは頂点がＺフェイク・フロント・エッジまたは
Ｚフェイク・バック・エッジに対応しているかどうか判
定る、、１４８ｒＺフエイク・エツジのタイプは」。エ
ツジがＺフェイク・バック・エッジである場合には、サ
ブルーチンＡＬＰＨ２Ｂが呼び出される、１５０　ｒＡ
ＬＰＨ２Ｂを呼び出す」。あるいは、エツジがＺフェイ
ク・フロント・エッジである場合には、サブルーチンＡ
ＬＰＨ２Ｆが呼び出される、１５２　ｒＡＬＰＨ２Ｆを
呼び出す」。サブルーチンＡＬＰ８２Ｂ及びＡＬＰＨ２
Ｆは、これらがステップｌのコマンド１２２及び１２４
でコンパイルされた異なるリストにアクセスる、ことを
除けば、同じものである。ＡＬＰＨ２ＢはＺフェイク頂
点リスト（バック）に保管されているエツジ頂点にアク
セスし、ＡＬＰ８２ＦはＺフェイク頂点リスト（フロン
ト）に保管されているエツジ頂点にアクセスる、。ＡＬ
ＰＨ２Ｂ／ＡＬＰＨ２Ｆサブルーチンの概要を、第１４
Ｃ図に示す。

１８８でサブルーチンに入ってから、コントローラは重
畳Ｚフェイク・エッジが存在しているかどうかを確認る
、、１９０「重畳Ｚフェイク・エッジかｊｏ　「ノーｊ
の場合、コントローラはサブエリアの最後のエツジが処
理されたかどうかを照会る、、１９２「サブエリアの最
後のエツジか」。

再度「ノー」の場合には、サブルーチンＡＬＰＨ１が入
力される、１９４　ｒＡＬＰＨ１を呼び出す」。ＡＬＰ
ＨＩサブルーチンの処理後、照会１４２において、ステ
ップ２のメイン処理フローへの復帰が行なわれる、１９
６゜プロセッサには同様に、照会１９２に対る、答えが
「イエス」の場合に、照会１４２に戻るよう命令が与え
られる、１９６゜ 重畳Ｚフェイク・エッジが存在している場合には、コン
トローラは重畳Ｚフェイク・エッジが処５− 理すべき最後のエツジであるかどうかを判断る、、１９
８「サブエリアの最後のエツジか」。「ノー」の場合、
次の頂点データが獲得され、２００「次の頂点データを
得る」、その後コントローラは命令２０２へ進む。命令
２０２において、コントローラは上述の２フエイク処理
を実施る、。詳細にいえば、他の対応る、Ｚフェイク・
エッジのＮ個の頂点が、現在のエツジ頂点の間に挿入さ
れ、結果として生じるＮ＋１個の三角形が生成され、Ｚ
フェイク・エッジに沿ったあらゆる共通点に対して修正
が行なわれる、２０２「他のＺフェイク・エッジの頂点
（Ｎ個）を、現在のエツジ頂点の間に挿入し、Ｎ＋１個
の三角形を生成し、共通点の修正を行なう」。重畳Ｚフ
ェイク・エッジがサブエリアの最後のエツジに沿って整
合している場合には、照会１９８によって、コントロー
ラは次の頂点データを獲得し、２０６「次の頂点データ
を得る」、その後命令２０８「他のＺフェイク・エッジ
の頂点（Ｎ個）を、現在のエツジ頂点の間に挿入し、Ｎ
個の三角形を生成し、共通点の修正を行なう」。

８６− 命令２０８は命令２０２と同様であるが、Ｚフェイク重
畳エツジが、処理すべきサブエリアの最後のエツジでな
い場合に、Ｎ個の三角形のみが生成される点が異なって
いる。命令２０２または２０８の後、コントローラはス
テップ２のメイン処理ループへ戻る、１９６゜ 最後の頂点が処理されると、コントローラは照会１４２
から照会１５４「エツジは２フエイクか」に進む。最後
の頂点がフェイクＺエツジに沿っていない場合には、コ
ントローラは照会１３８に戻る。照会１５４に対る、答
えが「イエス」の場合には、コントローラは処理対象の
Ｚフェイク・エッジのタイプを判断る、、１５６「Ｚフ
ェイク・エッジのタイプは」。Ｚフェイク・エッジがバ
ックＺ軸りリッピング面に沿っている場合には、コント
ローラはサブルーチンＡＬＰＨ２Ｂを呼び出す、１５８
　ｒＡＬＰＨ２Ｂを呼び出す」。それ以外の場合には、
コントローラはサブルーチンＡＬＰＨ２Ｆを呼び出す、
１６０　ｒＡＬＰＨ２Ｆを呼び出す」。命令１５８また
は命令１６０の処理後、コントローラは照会１３８に戻
る。

照会１３８に戻ると、答えが「イエス」の場合、コント
ローラはサブエリアが、バックＺ軸クリ、ツピング面に
沿ったフェイクＺエツジを含んでいるかどうかを判断る
、、１６２「ｚフェイク・バック・エッジか」。答えが
「イエス」の場合、コントローラはベクトルを生成し、
Ｚフェイク・バック・エッジに沿ったマスクをクリアる
、、１６４「ベクトルＰｉ−Ｐ２、Ｐ３−Ｐ４１００．
を生成る、」命令１６４の後、コントローラは進行し、
何らかのＺフェイク・フロント・エッジが存在している
かどうかを判断る、、１６６「Ｚフェイク・フロント・
エッジか」。照会１６２に対る、答えが「ノー」の場合
、流れは照会１６６に進む。フロントＺフェイク・エッ
ジが存在る、ものと想定る、と、コントローラはベクト
ルを生成し、フロントＺフェイク・エッジのマスクをク
リアる、、１６８「ベクトルＰ　１−Ｐ２、Ｐ３−Ｐ４
１．、。

を生成る、」。命令１６８の後、あるいは照会１６６に
対る、答えが「ノー」の場合には、コントローラは処理
アルゴリズムのステップ３に送られる。

メイン・ステップ３の処理の１実施例を、第１５Ａ図に
示す。このステップの目的は、ポリゴンの内部をフレー
ム・バッファに描くことである。

ステップ２から、コントローラはまず、最後のサブエリ
アが処理されたかどうかを判断る、、２１０「最後のサ
ブエリアが処理されたか」。イエスであれば、コントロ
ーラはステップ４に送られる。

反対に、照会２１０に対る、答えが「ノー」の場合、コ
ントローラはサブエリアの最初の頂点データを獲得し、
２１２「サブエリアの最初の頂点データを得る」、サブ
エリアの最後の頂点が処理されているかどうかを照会る
、、２１６「最後の頂点が処理されたか」。「ノー」の
場・合、獲得された頂点データにＺフェイク・エッジと
フラグが付けられたかどうか照会される、２１８「エツ
ジはＺフェイクか」。「ノー」の場合、コントローラは
サブルーチンＢＥＴＡＩに入る、２２０「ＢＥＴＡｌを
呼び出す」。

　８９− 第１５Ｂ図に示すＢＥＴＡＩはコントローラに、Ｚフェ
イク・エッジのない三角形を生成る、よう命令る、。２
３６で、サブルーチンに入す、コントローラはまず、検
討対象の頂点が処理対象のサブエリアの２番目の頂点を
含んでいるかどうかを判断る、、２３８「処理対象のサ
ブエリアの２番目の頂点か」。「ノー」の場合、コント
ローラは２番目の頂点を獲得し、２４Ｏｒ２番目の頂点
データを得る」、照会２１６で第１５Ａ図の処理ルーチ
ンに戻る、２４６゜ サブエリアの２番目の頂点が獲得されている場合には、
照会２３８により、コントローラは３番目の頂点データ
を獲得し、２４２「次の頂点データを得る」、３つの頂
点を使用して、三角形を生成る、、２４４ｒ三角形を生
成る、」。三角形の生成後、照会２１６で、第１５Ａ図
のメイン・ルーチン処理に戻る、２４６゜ 照会２１８に戻ると、答えが「イエス」の場合、コント
ローラは頂点が、Ｚフェイク・フロント・エッジまたは
Ｚフェイク・バック・エッジに対応０ しているかどうかを判断る、、２２２　ｒＺフェイク・
エッジのタイプは」。エツジがＺフェイク・バック・エ
ッジの場合には、コントローラはサブルーチンＢＥＴＡ
２Ｂを呼び出す、２２４　ｒＢＥＴＡ２Ｂを呼び出す」
。反対に、エツジがＺフェイク・フロント・エッジを含
んでいる場合には、サブルーチンＢＥＴＡ２Ｆが呼び出
される、２２８　ｒＢＥＴＡ２Ｆを呼び出す」。サブル
ーチンＢＥＴＡ２Ｂ及びＢＥＴＡ２Ｆはこれらがステッ
プ１のコマンド１２２及び１２４でコンパイルされた異
なる２つのリストをアクセスる、ことを除けば、同一の
ものである。ＢＥＴＡ２ＢはＺフェイク頂点リスト（バ
ック）で保管されているエツジ頂点にアクセスし、ＢＥ
ＴＡ２ＦはＺフェイク頂点リスト（フロント）で保管さ
れているエツジ頂点にアクセスる、。ＢＥＴＡ２Ｂ／Ｂ
ＥＴＡ２Ｆサブルーチンの概要を第１５Ｃ図に示す。

２４８でサブルー　チンに入った後、コントローラは重
畳Ｚフェイク・エッジが存在しているかどうかを確認る
、、２５Ｏｒ重畳したＺフェイク・エッジか」。「ノー
」の場合、コントローラはサブエリアの最後のエツジが
処理されているがどうかを照会し、２５２「サブエリア
の最後のエツジか」、再度「ノー」であれば、サブルー
チンＢＥＴＡ１に入る、２５４ｒＢＥＴＡ１を呼び出す
」。

ＢＥＴＡＩサブルーチンの処理の後、コントローラは照
会２１６で、ステップ３のメイン処理フローに戻る、２
５６゜照会２！５２に対る、答えが「イエス」の場合に
は、プロセッサは同様に照会２１６に戻る、２５６゜ 重畳Ｚフェイク・エッジが存在している場合には、コン
トローラはＺフェイク・エッジが、処理すべき最後のエ
ツジであるかどうかを判断る、、２５８「サブエリアの
最後のエツジが」。「ノー」の場合、次の頂点データが
獲得され、２６ｏ「次の頂点データを得る」、コントロ
ーラは命令２６２「他のＺフェイク・エッジの頂点（Ｎ
個）を、現在のエツジ頂点の間に挿入し、Ｎ千１個の三
角形を生成る、」へ進む。重畳Ｚフェイク・エッジがサ
ブエリアの最後のエツジと整合している場合には、照会
２５８により、コントローラは次の頂点データを獲得し
、２ｆ３４ｒ次の頂点データを得る」、その後命令２６
６「他のＺフェイク・エッジの頂点（Ｎ個）を、現在の
エツジ頂点の間に挿入し、Ｎ個の三角形を生成る、」へ
進む。命令２６２及び２６６は共通点を修正る、必要が
ないことを除けば、命令２０２及び２０８のそれぞれと
同一である。命令２６２または２６６の後、コントロー
ラはステップ３のメイン処理ループへ戻る、２５６゜ 照会２１６に対る、答えが「イエス」の場合には、コン
トローラは頂点が、Ｚフェイク・エッジに対応している
かどうかを判断し、２２８「エツジは２フエイクか」、
再度「イエス」の場合、Ｚフェイク・エッジのタイプを
識別る、、２３０「Ｚフェイク・エッジのタイプは」。

Ｚフェイク・エッジがＺ軸りリッピング面に沿っている
場合には、サブルーチンＢＥＴＡ２Ｂが呼び出される、
２３２　ｒＢＥＴＡ２Ｂを呼び出す」。それ以外の場合
には、サブルーチンＢＥＴＡ２Ｆが呼び出さ３− れる、２３４　ｒＢＥＴＡ２Ｆを呼び出す」。サブルー
チンＢＥＴＡ２ＢまたはＢＥＴＡ２Ｆの処理の後、コン
トローラは照会２１０に戻る。また、頂点がＺフェイク
・エッジに沿っていない場合には、コントローラは照会
２２８から照会２１０へ直接戻る。

ステップ３から、コントローラはステップ４でスタイル
化されたポリゴン境界のギャップ・ポイントを描くよう
に命令される。ステップ４の処理の１実施例を第１６図
に示す。図示のように、コントローラはまず、最後のサ
ブエリアが処理されているかどうかを判断る、、２７０
「最後のサブエリアを処理したか」。「ノー」の場合、
最初の頂点が獲得され、２７２「最初の頂点データを得
る」、その後獲得された頂点データがサブエリアの最後
の頂点に対応しているのかどうかの照会が行なわれる、
２７４ｒサブエリアの最後の頂点か」。「イエスＪの場
合、コントローラは照会２７０へ戻る。反対に、サブエ
リアの最後の頂点が処理されていない場合には、コント
ローラは次の　９４− 頂点を獲得し、２７５「次の頂点データを得る」、２つ
の頂点によって定義されたエツジが「レギュラー・エツ
ジ」なのかどうかを照会る、、２７６「エツジはレギュ
ラー・エツジか」。「イエス」の場合、上述のアルゴリ
ズムにしたがって、エツジのすべてのピクセルに内部カ
ラーが割り当てられる、２７８「ベクトルを生成る、」
。照会２７６に対る、答えが「ノー」の場合、コントロ
ーラはエツジが「リアル・エツジ」であるかどうかを判
断し、２８０「エツジは「リアル・エツジ」か」、「イ
エス」の場合には、エツジがスタイル化されているかど
うかを判断る、、２８２「エツジはスタイル化された線
か」。「イエス」の場合には、ベクトルが生成され、２
７８「ベクトルを生成る、」、アルゴリズムにしたがっ
てギャップ・ピクセルが描かれる。エツジがスタイル化
された線でない場合には、エツジがすでにステップ１で
描かれているので、ベクトルは生成されない。照会２８
０または２８２に対る、答えが「ノー」の場合、コント
ローラは照会２７４に戻り、さらに処理される。同様に
、ベクトル生成コマンド２７８によって、プロセッサは
２７４に戻る。

最後のサブエリアが処理されると、照会２７０によって
、コントローラはＺフェイク・バック・エッジがあるか
どうかを判断る、、２８４　ｒＺフェイク・バック・エ
ッジか」。「イエス」の場合、ベクトルＰ１−Ｐ２、Ｐ
３−Ｐ４１００．が生成されるので、内部カラーをこれ
に割り当てることができる、２８６「ベクトルＰｉ−Ｐ
２、Ｐ３−Ｐ４１００．を生成る、」。命令２８６の後
、あるいは照会２８４に対る、答えが「ノー」の場合、
コントローラは進行し、何らかのＺフェイク・フロント
・エッジがあるかどうかを判断る、、２８８「Ｚフェイ
ク・エッジか」。「イエス」の場合、対応る、ベクトル
Ｐ１−Ｐ２、Ｐ３−Ｐ４１０．。

が生成される、２９０「ベクトルＰＬ−Ｐ２、Ｐ３−Ｐ
４１００．を生成る、」。命令２９０の後、コントロー
ラはステップ５へ送られる。同様に、ポリゴン・プリミ
ティブに対してＺフェイク・フロント・エッジが存在し
ない場合には、コントローラはステップ５へ送られる。

ステップ５の目的は最後のサブエリアの処理に引き続き
、マスク・バッファに残っているあらゆるエツジを消去
る、ことである。ステップ５の概要を第１７図に示す。

図示のように、コントローラはまず、最後のサブエリア
が処理されているかどうかを判断る、、２９２「最後の
サブエリアが処理されたか」。「ノー」の場合、最初の
頂点が獲得される、２９４「最初の頂点を得る」。次い
で、コントローラはサブエリアの最後の頂点が処理さて
いるかどうかを判断し、２９６「サブエリアの最後の頂
点か」、「イエス」の場合には、照会２９２に戻る。最
後の頂点が処理されていない場合には、コントローラは
次の頂点データを獲得し、２９８「次の頂点データを得
る」、２つの頂点によって定義されたエツジがレギュラ
ー・エツジであるかどうかを判断る、、３００「エツジ
はレギュラー・エツジか」。「イエス」の場合には、ベ
クトルが生成され、エツジを消去る、、３０２「ベクト
ルを生成る、」。エツジがレギュラー・９７− エツジでない場合には、コントローラはエツジが「リア
ル・エツジ」であるかどうかを判断し、３０４「エツジ
は「リアル・エツジ」か」、再度「イエス」の場合には
、ベクトルを生成して、工・ソジを消去る、、３０２「
ベクトルを生成る、」。

命令３０２の後、コントローラは照会２９６に戻る。照
会３０４に対る、答えが「ノー」の場合には、コントロ
ーラは直接２９６に戻る。

最後のサブエリアが処理された後、コントローラはＺフ
ェイク・バック・エッジがあるかどうかを判断し、３０
６「Ｚフェイク・バック・エッジか」、「イエス」の場
合には、ベクトルを生成して、エツジを消去る、、３０
８「ベクトルＰ１−Ｐ２、Ｐ３−Ｐ４１００．を生成る
、」。命令３０８から、あるいは答えが「ノー」の場合
には、直接命令３０６から、コントローラはＺフェイク
・フロント・エッジがあるかどうかを判断し、３１０ｒ
Ｚフエイク・フロント・エツジか」、「イエス」の場合
には、ベクトルを生成し、エツジを消去る、、３１２「
ベクトルＰＬ−Ｐ２、Ｐ３−Ｐ−９８＝ ４１．、、を生成る、」。バック及びフロントＺフェイ
ク・エッジを消去した後、ステップ５の処理は終了る、
、３１４゜ 上記したところから、本発明が本明細書に記載した目的
を完全に溝たしていることがわかろう。

セルフ・インターセフティング・ポリゴン及び多角形孔
を有る、ポリゴンを含む凹ポリゴンを効率的に処理る、
、コンピュータ・グラフィックス・ディスプレイ・シス
テム用の方法及びプロセッサが提供される。また、上述
の方法及びプロセッサは、典型的なコンピュータ・グラ
フィックス・ディスプレイ・システムのさまざまな既存
のハードウェア構成要素を使用して実現される。

Ｅ０発明の効果 本発明により、周知の手法に比較して、凹ポリゴン処理
時間が大幅に短縮される。さらに、実施例の説明から明
らかなように、本発明は既存のディスプレイ・システム
・ハードウェアの多くの要素、たとえば、凸ポリゴンを
処理る、のに必要な要素を使用して実現される。

【図面の簡単な説明】

第１図は、本発明を組み込んだコンピュータ・グラフィ
ックス・システムの全体ブロック図である。 第２図は、本発明のディスプレイ・プロセッサの１実施
例のブロック図である。 第３図は、本発明にしたがって処理される凹ポリゴンの
図である。 第４Ａ図ないし第４Ｃ図は、３つの三角形に分割された
第３図の凹ポリゴンと、三角形のそれぞれの向きを示す
図である。 第５Ａ図ないし第５Ｃ図は、隣接る、三角形を処理る、
ための本発明の総和方法の図である。 第６図は、本発明のディスプレイ・プロセッサの他の実
施例のブロック図である。 第７図は、第６図に示したマスク及びデプス・バッファ
のブロック図である。 第８図は、第６図に示したＸ−Ｙジェネレータのオン・
ジェオメトリック・ライン・サブモード処理を実現る、
論理回路のブロック図である。 第９図は、本発明にしたがって処理される多角形孔を有
る、ポリゴンの図である。 第１０図は、第９図の多角形孔を有る、ポリゴンを、Ｚ
軸りリッピング面に対してクリッピングしたことによっ
て生じる新しいポリゴンの図である。 第１１図は、説明のために誇張した、Ｚフエイク・エツ
ジの位置誤差のある第１０図のクリップされたポリゴン
の図である。 第１２Ａ図ないし第１２Ｅ図は、本発明のＺフエイク・
エツジ処理手法による各種の段階における、第１１図の
誇張されたクリップされたポリゴンの図である。 第１３図は、本発明の第１の処理ステップの流れ図であ
る。 第１４Ａ図ないし第１４Ｃ図は、本発明の第２の処理ス
テップの流れ図である。 第１５Ａ図ないし１００図は、本発明の第３の処理ステ
ップの流れ図である。 第１６図は、本発明の第４の処理ステップの流−１０１
− れ図である。 第１７図は、本発明の第５の処理ステップの流れ図であ
る。

Claims (22)

【特許請求の範囲】
1. （１）ディスプレイ・プロセッサと、ディスプレイ・モ
   ニタに表示される複数の線の各々についての個々のピク
   セルを記憶するためのフレーム・バッファを含むディス
   プレイ手段とを有しており、該フレーム・バッファが複
   数個のアドレス可能なＭ×Ｎの構成ピクセル・ブロック
   に編成されているコンピュータ・グラフィックス・ディ
   スプレイ・システムにおける、複数個のアドレス可能な
   Ｍ×Ｎの構成ピクセルに編成されたマスク・バッファを
   使用する、前記フレーム・バッファに凹ポリゴンを描く
   方法において、 （ａ）前記ポリゴンの境界に対応する前記マスクバッフ
   ァ内のピクセルをマスクし、前記ポリゴンの境界に対応
   するピクセルを前記フレーム・バッファに描き、 （ｂ）前記ポリゴンの内側に対応する前記マスクバッフ
   ァ内のピクセルをマスクするとともに、前記ポリゴン境
   界に対応するマスクされたピクセルを前記マスク・バッ
   ファに保存し、 （ｃ）前記マスク・バッファ内のマスクされたポリゴン
   内部ピクセルを参照して、前記フレーム・バッファに前
   記ポリゴンの内側に対応するピクセルを描くステップか
   らなる、 前記方法。
2. （２）前記方法が各々が同一のポリゴンの頂点から始ま
   る頂点のセットによって各々が表される一連の三角形に
   ポリゴンを分割することをさらに含んでおり、 前記内部ピクセル・マスキング・ステップ（ｂ）が、 前記三角形の各々の向きを判断し、 三角形の各々の内側に対応する前記マスク・バッファ内
   のピクセルを処理し、同一の向きの隣接する三角形の内
   部ピクセルがマスクされるとともに、異なる向きの隣接
   する三角形の内部ピクセルが三角形の重畳領域内でマス
   クされないようにすることを含んでいる、 請求項１記載の方法。
3. （３）前記ディスプレイ・プロセッサが個々のピクセル
   のＺ値を記憶するためのデプス・バッファを含んでおり
   、該デプス・バッファが複数個のアドレス可能なＭ×Ｎ
   の構成ピクセル・ブロックに編成されており、前記方法
   が、 前記ステップ（ａ）において、ピクセルのＺ値を前記ポ
   リゴンの境界に対応するものについて前記デプス・バッ
   ファに記憶し、 前記ステップ（ｃ）において、ピクセルのＺ値を、前記
   マスク・バッファ内のマスクされたポリゴン内部ピクセ
   ルを参照して、前記ポリゴンの内側に対応するものにつ
   いて前記デプス・バッファに記憶することをさらに含ん
   でいる、請求項１記載の方法。
4. （４）前記方法が各々が同一のポリゴンの頂点から始ま
   る頂点のセットによって各々が表される一連の三角形に
   ポリゴンを分割することをさらに含んでおり、 前記内部ピクセル・マスキング・ステップ（ｂ）が、 前記三角形の各々の向きを判断し、 各三角形の各々の内側に対応する前記マスク・バッファ
   内のピクセルを処理し、同一の向きの隣接する三角形の
   内部ピクセルがマスクされるとともに、異なる向きの隣
   接する三角形の内部ピクセルが三角形の重畳領域内でマ
   スクされないようにすることを含んでいる、請求項３記
   載の方法。
5. （５）マスク・バッファにおける前記の境界ピクセル・
   マスキング、フレーム・バッファにおける前記の境界ピ
   クセルの描出、及びデプス・バッファにおける前記の境
   界ピクセルＺ値記憶が実質的に同時に行なわれる、請求
   項４記載の方法。
6. （６）前記ポリゴンが複数の多角形サブエリアによって
   定義され、前記ステップ（ａ）−（ｃ）の各々が前記サ
   ブエリアのすべてを処理する、請求項５記載の方法。
7. （７）前記ポリゴンがＺフェイク・バック・エッジまた
   はＺフェイク・フロント・エッジの１つを備えた少なく
   とも１つのサブエリアを有するクリップされたポリゴン
   からなっており、前記境界マスキング・ステップ（ａ）
   が、 第１のリストがＺフェイク・バック・エッジの頂点を含
   んでおり、第２のリストがＺフェイク・フロント・エッ
   ジの頂点を含んでいる２つのリストの一方に、ポリゴン
   の各Ｚフェイク・エッジを定義する頂点を保管し、 前記Ｚフェイク・エッジの勾配が垂直勾配よりも水平勾
   配に近い場合には、Ｘ軸の頂点値に基づいて、また前記
   Ｚフェイク・エッジの勾配が水平勾配よりも垂直勾配に
   近い場合には、Ｙ軸の頂点値に基づいて、各非エンプテ
   ィの第１及び第２のリストを分類し、 各非エンプティ・リストに対し、分類された頂点の１番
   目から２番目への、分類された頂点の３番目から４番目
   への、以下同様に、分類された頂点のＮ−１番目からＮ
   番目へのエッジ・セグメントを生成することによって（
   ただし、Ｎは分類されたＺフェイク頂点の数に等しい）
   、前記マスク・バッファ内のＺフェイク・エッジをマス
   クすることを含んでいる、 請求項６記載の方法。
8. （８）各サブエリアに対する前記内部マスキング・ステ
   ップ（ｂ）と前記内部描出ステップ（ｃ）が、各Ｚフェ
   イク・バック・エッジ及び各Ｚフェイク・フロント・エ
   ッジに、前記エッジに沿っており、前記サブエリアのＺ
   フェイク・エッジ定義頂点の間に置かれた他のサブエリ
   アのあらゆる頂点を加えることによって、前記サブエリ
   アの定義を変更するステップを含んでいる、請求項７記
   載の方法。
9. （９）前記フレーム・バッファに前記凹ポリゴンを描い
   た後、前記マスク・バッファをクリアするステップをさ
   らに包含している、請求項８記載の方法。
10. （１０）前記凹ポリゴンが多角形孔を有するポリゴンか
    らなっており、前記方法が、 各々が同一のポリゴンの頂点から始まる頂点のセットに
    よって多角形孔を定義する三角形の各々が表される一連
    の三角形に多角形孔を分割することをさらに含んでおり
    、 前記内部ピクセル・マスキング・ステップ（ｂ）が、 前記凹ポリゴン定義三角形及び前記多角形孔定義三角形
    の各々の内側に対応し、重畳するポリゴン三角形及び多
    角形孔定義三角形内のピクセルがマスクされないように
    することを含んでいる、 請求項４記載の方法。
11. （１１）フレーム・バッファにおける内部ピクセル描出
    及びデプス・バッファにおける前記Ｚ値記憶がほぼ同時
    に行なわれる、請求項５記載の方法。
12. （１２）ディスプレイ・プロセッサと、ディスプレイ・
    モニタに表示される複数の線の各々についての個々のピ
    クセルを記憶するためのフレーム・バッファ及び個々の
    ピクセルについてのＺ値を記憶するためのデプス・バッ
    ファを含むディスプレイ手段とを有しており、該フレー
    ム・バッファ及び該デプス・バッファの各々が複数個の
    アドレス可能なＭ×Ｎの構成ピクセル・ブロックで構成
    されているコンピュータ・グラフィックス、ディスプレ
    イ・システムにおける、複数個のアドレス可能なＭ×Ｎ
    の構成ピクセルで構成されたマスク・バッファを使用す
    る、エッジ・ギャップ及びエッジ・セグメントによって
    定義されるスタイル化された境界のある、あるいは該境
    界のない凹ポリゴンをシェーディングする方法において
    、 （ａ）前記ポリゴンの境界を定義するエッジ・ギャップ
    及びエッジ・セグメントに対応する前記マスク・バッフ
    ァ内のピクセルをマスクし、（ｂ）Ｚ値をポリゴンの境
    界を定義するエッジ・ギャップ及びエッジ・セグメント
    に対応するものについて前記デプス・バッファ内に記憶
    し、該デプス・バッファの記憶が前記マスク・バッファ
    の内容を参照して行なわれ、 （ｃ）ピクセルを前記ポリゴンの境界のエッジ・セグメ
    ントに対応するものについて前記フレーム・バッファに
    描き、該フレーム・バッファ描出が前記マスク・バッフ
    ァの内容を参照して行なわれ、 （ｄ）前記ステップ（ａ）−（ｃ）を実質的に同時に行
    ない、 （ｅ）前記ポリゴンの内側に対応する前記マスク・バッ
    ファ内のピクセルをマスクするとともに、前記ポリゴン
    の境界のエッジ・ギャップ及びエッジ・セグメントに対
    応する前記マスク・バッファにマスクされたピクセルを
    保存し、 （ｆ）同時に、前記デプス・バッファにＺ値を記憶し、
    前記マスク・バッファの内容を参照して、ピクセルを前
    記ポリゴンの内側の点に対応するものについて前記フレ
    ーム・バッファに描き、（ｇ）ピクセルを前記ポリゴン
    の境界のエッジ・ギャップに対応するものについて前記
    フレーム・バッファに描き、該フレーム・バッファ内の
    ギャップ・ピクセルの描出が、前記マスク・バッファの
    内容を参照して行なわれるステップからなる、 前記方法。
13. （１３）前記方法が各々が同一のポリゴンの頂点から始
    まる頂点のセットによって各々が表される一連の三角形
    にポリゴンを分割することをさらに含んでおり、 前記内部ピクセル・マスキング・ステップ（ｅ）が、 前記三角形の各々の向きを判断し、 各三角形の各々の内側に対応する前記マスク・バッファ
    内のピクセルを処理し、同一の向きの隣接する三角形の
    内部ピクセルがマスクされるとともに、異なる向きの隣
    接する三角形の内部ピクセルが三角形の重畳領域内でマ
    スクされないようにすることを含んでいる、請求項１２
    記載の方法。
14. （１４）前記フレーム・バッファ内の前記ポリゴンの描
    出に引き続いて、前記マスク・バッファ内のピクセルを
    クリアすることをさらに含んでいる、請求項１３記載の
    方法。
15. （１５）ディスプレイ・モニタに表示される複数の線の
    各々に対する個々のピクセルを記憶するためのフレーム
    ・バッファを含むディスプレイ手段とを有しており、該
    フレーム・バッファが複数個のアドレス可能なＭ×Ｎの
    構成ピクセル・ブロックで構成されている、コンピュー
    タ・グラフィックス・ディスプレイ・システム用のディ
    スプレイ・プロセッサであって、前記フレーム・バッフ
    ァに凹ポリゴンを描くことのできるディスプレイ・プロ
    セッサにおいて、 コントローラと、 該コントローラから信号を受け取るように接続されたエ
    ッジ／トライアングル生成手段と、該生成手段から信号
    を受け取るように接続された第１組合せ論理手段と、 複数個のＭ×Ｎの構成ピクセルで構成されたマスク・バ
    ッファと、該マスク・バッファが前記第１組合せ論理手
    段からのピクセル値及び前記生成手段からのアドレス信
    号を受け取るように接続されており、前記第１組合せ論
    理手段からの前記ピクセル値及び前記生成手段からの前
    記アドレス信号を、前記プロセッサが使用して、前記ポ
    リゴンの境界のマスク及び前記マスク・バッファ内の前
    記ポリゴンの内側のマスクを作成し、 前記生成手段からのアドレス信号及び前記マスク・バッ
    ファからのピクセル値を受け取るように接続された第２
    組合せ論理手段とからなり、該第２組合せ論理手段が前
    記フレーム・バッファに対して、処理される各Ｘ、Ｙア
    ドレスに対するエッジ信号及び塗りつぶし信号の一方を
    出力し、前記エッジ信号が前記ポリゴンの境界ピクセル
    に対応しており、前記塗りつぶし信号が前記ポリゴンの
    内部ピクセルに対応している、前記ディスプレイ・プロ
    セッサ。
16. （１６）前記エッジ／トライアングル生成手段が、各々
    が同一のポリゴンの頂点から始まる頂点のセットによっ
    て各々が表される一連の三角形にポリゴンを分割する手
    段と、 前記三角形の各々の向きを判断する手段と を含んでおり、 前記第１組合せ論理手段が、 各三角形の内側に対応する前記マスク・バッファ内のピ
    クセルを処理して、同じ向きの隣接する三角形の内部ピ
    クセルをマスクするとともに、異なる向きの隣接する三
    角形の内部ピクセルを三角形の重畳領域内でマスクしな
    いようにする手段を含んでいる、 請求項１５記載のディスプレイ・プロセッサ。
17. （１７）前記三角形の各々の向きを判断する前記手段が ＶｉＶｊ×ＶｉＶｋ≧０の場合、ＯＲＩＥＮＴ＝’＋’
    Ｖｉｖｊ×ＶｉＶｋ＜０の場合、ＯＲＩＥＮＴ＝’−’
    （ただし、ＶｉＶｊは頂点Ｖｉから頂点Ｖｊへのベクト
    ルであり、ＶｉＶｋは頂点ＶｉからＶｋへのベクトルで
    あり、×はクロス乗積演算である）と定義される信号Ｏ
    ＲＩＥＮＴを生じる、請求項１６記載のディスプレイ・
    プロセッサ。
18. （１８）前記エッジ／トライアングル生成手段がポリゴ
    ンのエッジ上のすべての点のアドレス・シーケンスを生
    成する手段を含んでおり、前記第１組合せ論理手段が有
    効なＸ、Ｙエッジ・アドレスに対応するマスク・バッフ
    ァ内のこれらの位置に、エッジ値’ｅ’を書き込み、該
    アドレスを前記生成手段から受け取る、請求項１７記載
    のディスプレイ・プロセッサ。
19. （１９）前記三角形の内側に対応する前記マスク・バッ
    ファ内のピクセルを処理するための手段が、下記の表を
    実現する、請求項１８記載のディスプレイ・プロセッサ
    。 ただし、 ’＋’＝反時計方向の三角形の向きの塗りつぶしピクセ
    ル ’−’＝時計方向の三角形の塗りつぶしピクセル ’０’＝クリアされたピクセル ’ｅ’＝エッジ・ピクセル ＭＢＯＬＤ＝Ｘ、Ｙアドレスにおける古いマスク・バッ
    ファ値 ＭＢＮＥＷ＝Ｘ、Ｙアドレスにおける新しいマスク・バ
    ッファ値
20. （２０）前記第２組合せ論理手段が、有効なＸ、Ｙアド
    レス信号を前記生成手段から受け取り、かつ該Ｘ、Ｙア
    ドレスにおける前記マスク・バッファの内容が’＋’ま
    たは’−’である場合に、前記塗りつぶし信号を断言し
    、また有効なＸ、Ｙアドレス信号を前記生成手段から受
    け取り、かつ該Ｘ、Ｙアドレスにおける前記マスク・バ
    ッファの内容が’ｅ’である場合に、前記エッジ信号を
    断言する、請求項１９記載のディスプレイ・プロセッサ
    。
21. （２１）ディスプレイ・モニタに表示される複数の線の
    各々に対する個々のピクセルを記憶するためのフレーム
    ・バッファを含むディスプレイ手段とを有しており、該
    フレーム・バッファが複数個のアドレス可能なＭ×Ｎの
    構成ピクセル・ブロックで構成されている、コンピュー
    タ・グラフィックス・ディスプレイ・システム用のディ
    スプレイ・プロセッサであって、前記フレーム・バッフ
    ァに凹ポリゴンを描くことのできるディスプレイ・プロ
    セッサにおいて、 コントローラと、 エッジ生成モード及びトライアングル生成モードを有す
    るＸ−Ｙジェネレータと、 前記コントローラ及び前記Ｘ−Ｙジェネレータから信号
    を受け取り、各Ｘ、Ｙアドレスに対するＺの補間された
    値及び輝度を出力するように構成された補間手段と、 各々のピクセルの深さが２ビットである複数個のアドレ
    ス可能なＭ×Ｎのピクセルを有するマスク・バッファ、
    ならびに複数個のアドレス可能なＭ×Ｎの構成ピクセル
    ・ブロックで構成されたデプス・バッファを含むマスク
    ・バッファ及びデプス・バッファ手段とからなり、該バ
    ッファ手段が前記ポリゴンの境界及び内側に対応する各
    Ｘ、Ｙアドレスに対するＺの補間された値を、フレーム
    ・バッファに出力し、 前記マスク・バッファ及びデプス・バッファ手段が前記
    マスク・バッファ内の前記ポリゴンの正確なマスクを生
    成するための組合せ論理手段を含んでおり、前記マスク
    ・バッファを使用して、前記フレーム・バッファへの描
    出、ならびに各Ｘ、Ｙアドレスに対するＺの補間された
    値の前記デプス・バッファ内への記憶を制御する、 前記ディスプレイ・プロセッサ。
22. （２２）前記Ｘ−Ｙジェネレータと前記マスク・バッフ
    ァ及びデプス・バッファ手段の間に配置されたライン・
    スタイル・ジェネレータをさらに含んでおり、該ライン
    ・スタイル・ジェネレータが前記デプス・バッファ手段
    に対して、スタイル化されたポリゴン境界を表すエッジ
    ・ギャップ・ピクセル及びエッジ・セグメント・ピクセ
    ルを定義する、請求項２１記載のディスプレイ・プロセ
    ッサ。