JPH036196A - クロック発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジ鱈ン信号の搬送色信号をディジタル
処理する際に用いるロック発生装置に関するものである
。

従来の技術 従来のクロック発生装置の一例を第８図に示す。

第６図に彰いて、１は搬送色信号を入力する入力端子、
２は入力された搬送色信号をアナログ−ディジタル変換
するアナログ−ディジタル変換器（以下、Ａ−Ｄ変換器
と称す）、３はディジタル変換されたディジタル色信号
データを信号処理する信号処理回路、１９は入力端子１
に入力された搬送色信号よりバースト信号のみをゲート
するバーストゲート回路であり、その出力となるバース
ト信号は位相比較器２０に入力される。４は電圧制御発
振器であり、その発振出力は分周器２１及び移相器２２
に入力され、また分周器５より出力される分周出力は位
相比較器２０に入力される。１３はローパスフィルタ（
ＬＰＦ）であり、位相比較器２０より出力される誤差電
圧の高域成分を減衰させて電圧制御発振器４へ入力する
。移相器２２は電圧制御発振器４の発振出力の位相を調
整してＡ−Ｄ変換器２及び信号処理回路３にクロックと
して入力する。

以上のように構成された従来のクロック発生装置につい
て、以下、その動作を説明する。

バーストゲート回路１９より出力されるバースト信号と
分周器５より出力される分周出力とを位相比較器２０で
位相比較し、その誤差電圧をローパスフィルタ１３を介
して電圧制御発振器４に帰還することにより位相ロック
ループが形成され、バースト信号と位相同期した発振出
力を電圧制御発振器４の出力として得ることができる。

この位相同期した発振出力のわずかな位相ずれを移相器
２２により調整してＡ−Ｄ変換器２と信号処理回路３の
クロックとして用いる。

信号処理回路３では、例えばいくつかのアナログ回路を
通ることにより減衰したバースト信号をつえかえたり、
Ｒ−Ｙ、Ｂ−Ｙの色差信号に復調したりするが、バース
ト信号の位相、すなわち搬送色信号の搬送波の位相とＡ
−Ｄ変換器２及び信号処理回路３のクロックの位相との
位相差を一定値以下に厳密に設定する必要があり、精度
のよい移相器２２が必要となる。

発明が解決しようとする課題 しかしながら上記のような従来の構成では、移相器２２
をはじめとしてクロック発生装置全体がアナログ回路で
構成されていることにより、それらを構成する部品のバ
ラツキや温度特性、経時変化等が問題となる。さらに移
相器２２は調整を必要とされ、従来その精度も十分滴定
のいくものではなかった。

本発明は上記点に鑑み、構成部品のバラツキ。

温度特性等の問題の全くない無調整で高性能なりロック
発生装置を提供することを目的とする。

課題を解決するための手段 この目的を達成するために本発明のクロック発生装置は
、搬送色信号の中心レベルを最上移ビットを１、それ以
外の下位ビットを０となるようにクロックに基づいて搬
送色信号をアナログ−ディジタル変換するアナログ−デ
ィジタル変換手段と、クロックを分周する分周手段と、
アナログ−ディジタル変換手段の出力を分周手段の出力
に基づいて間引いて間引きデータを出力する間引き手段
と、間引きデータをデコードすることにより進相データ
を出力する進相検出手段と、間引きデータをデコードす
ることにより遅相データを出力する遅相検出手段と、進
相データと遅相データとをそれぞれバースト期間のみゲ
ートするバーストゲート手段と、バーストゲート手段の
出力により位相誤差電圧を発生する位相誤差電圧発生手
段と、位相誤差電圧に基づいた周波数のクロックを発生
する電圧制御発振手段とを備える構成としたものである
。

作用 本発明は上記した構成により、アナログ−ディジタル変
換手段の出力をバースト信号に同期した分周手段の出力
に基づいて間引いた間引きデータから進相検出手段及び
遅相検出手段によってクロックの位相ずれを検出し、そ
の出力である進相データと遅相データを位相誤差電圧発
生手段に入力することにより位相誤差電圧を発生させる
。そして位相誤差電圧で電圧制御発振手段を制御するこ
とにより、アナログ−ディジタル変換手段のクロックを
発生させる帰還ループが構成され、安定したクロックが
提供される。

実施例 以下、本発明の第１の実施例について、図面を参照しな
がら説明する。

第１図は本発明の第１の実施例におけるクロック発生装
置のブロック図である。同図において第６図に示した従
来のクロック発生装置と同一構成要素には同一符号を付
与している。

第１図に詔いて、１は入力端子、２はＡ−Ｄ変換器、３
は信号処理回路であり、入力端子１に入力された搬送色
信号はＡ−Ｄ変換器２でディジタル色信号データに変換
されて信号処理回路３に送られるが、その際搬送色信号
の中心レベルを最上位ビットが１、それ以外の下位ビッ
トがＯとなるようにディジタル変換されている。４は電
圧制御発振器であり、その発振出力はクロックとしてＡ
−り変換器２及び信号処理回路３に加えられる。

また、この発振出力は分周器５で分周され間引き回路６
に与えられる。間引き回路６はＡ−Ｄ変換器２より出力
されたディジタル色信号データを分周器３の出力に従っ
て間引くことにより間引きデータを出力し、５．進相検
出器７及び遅相検出器８に与える。進相検出器７は、間
引きデータをデコードすることにより、クロックの位相
進み状態を表す進相データを出力する。遅相検出器８は
、間引きデータをデコードすることにより、クロックの
位相遅れ状態を表す遅相データを出力する。進相データ
及び遅相データはそれぞれゲート回路９及び１０にて、
バーストゲートパルス入力端子１１より加えられるバー
ストゲートパルスによってバースト信号部分のみがゲー
ト出力される。ゲート回路９，１０より出力されるバー
スト信号部分のみの進相データ及び遅相データはチャー
ジポンプ１２に与えられ、電圧制御発振器４の出力（分
周器５の出力）とＡ−Ｄ変換器２の出力との位相誤差に
対応する位相誤差電圧を発生する。１３はローパスフィ
ルタ（ＬＰＦ）であり位相誤差電圧の高域成分を減衰さ
せて電圧制御発振器４に与える。

以上のように構成されたクロック発生装置について、以
下その動作を説明する。

まず、Ａ−Ｄ変換器２で電圧制御発振器４より出力され
るクロックを受けて搬送色信号をディジタル色信号デー
タに変換する。このディジタル色信号データを間引き回
路６で分周器５の出力のタイミングで間引いて間引きデ
ータとした後、この間引きデータから進相検出器７及び
遅相検出器８によってクロックの位相進み状態及び進相
状態を検出する。そして、進相検出器７．遅相検出器８
の出力をチャージポンプ１２に入力することにより得ら
れる位相誤差電圧（チャージポンプ１２の出力）を電圧
制御発振器４に帰還することにより位相ロックループが
形成され、バースト信号と位相同期したりａツクを電圧
制御発振器より得ることができる。

第２図及び笥３図は、それぞれ第１図に示した遅相検出
器８及び進相検出器７の具体的な構成の一例を示したブ
ロック図である。

第２図に示した遅相検出器８は、入力された間引きデー
タＤｉｊＤｌｒ　　””ｓ　　Ｄａのうち最上位ビット
データ（以下、ＭＳＢと称す）Ｄ、１以外の下位ビット
データＤｏｓ　　Ｄｉｅ　　””＊　　Ｄ　ｎ−ｓをす
べてＯＲゲート１４に入力し、そのＯＲゲート１４の出
力と最上位ビットデータＤ、とをＡＮＤゲート１５に入
力し、そのＡＮＤゲート出力１６を遅相データとして出
力するように構成されている。このように構成されるこ
とによって、間引きデータのＭＳＢとＭＳＢ以外のいず
れかの下位ビットデータとを論理積して遅相データとす
ることになるが、バースト信号と電圧制御発振器４の出
力（クロック）との位相同期がとれていれば、例えば間
引き回路８より搬送色信号の中心レベルをＡ−Ｄ変換し
たディジタル色信号データ（間引きデータ）が入力され
れば、その間引きデータはＭＳＢが１、それ以外の下位
ビットが０であるから遅相データとしてＯが遅相検出器
８より出力されることになり、位相が少なくとも遅れて
いないことがわかる。そしてバースト信号に対して電圧
制御発振器４の出力（クロック）の位相が遅れていれば
、搬送１色信号の中心レベルのディジタル色信号データ
（間引きデータ）が得られるべき時点においてＭＳＢは
１、それ以外の下位ビットのいずれかも１となるからそ
れらを論理積することにより、遅相データとして１が遅
相検出器８より出力され、位相が遅れていることがわか
る。

また、第３図に示した進相検出器７は、入力された間引
きデータＤ＠ｓ　　Ｄｉｅ　　・・・　Ｄ、のうちＭＳ
ＢＤｌｌをＮＯＴゲート１７に入力し、そのＮＯＴゲー
ト１７の出力１８を進相データとして出力するように構
成されている。このように構成されることによって、間
引きデータのＭＳＢを論理反転して進相データとするこ
とになり、遅相検出器８の場合と同様、位相同期がとれ
ていれば搬送色信号の中心レベルのディジタル色信号デ
ータ（間引きデータ）が得られるべき時点においてＭＳ
Ｂは１であるから論理反転され進相データとしてＯが出
力されることになり、位相が進んでいないことがわかる
。そして位相が進んでいれば、ＭＳＢは０となるから論
理反転され進相データとして１が出力されることになり
、位相が進んでいることがわがる。

また、進相検出器７．遅相検出器８とも搬送色信号の中
心レベルを最上位ビットが１、それ以外の下位ビットが
ＯとなるようにＡ−Ｄ変換したディジタル色信号を分周
器５の出力で間引いた間引きデータが入力されるので、
上述したように搬送色信号の中心レベルをＡ−Ｄ変換し
たディジタル色信号データ（間引きデータ）が得られる
べきタイミングにおいて間引きデータのＭＳＢとそれ以
外の下位ビットのデータをデコードして進相データ、遅
相データを得ている。

以上のように本実施例によれば、クロックによって生成
されたディジタル色信号データからクロックの位相状態
を検出する位相ロックループを形成しているので、クロ
ックを特に移相器等で位相を調整することなく、そのま
まの状態で信号処理回路３に入力することができる。そ
の結果、構成部品のバラツキや温度変化に対して安定で
あるとともに調整不要な高精度のクロックを実現するこ
とができ、また移相器が不要になるなど安価で簡易な構
成とすることができる。

以下、本発明の第２の実施例について図面を参照しなが
ら説明する。

第４図は本発明の第２の実施例を示すクロック発生装置
のブロック図である。第４図において、２はＡ−Ｄ変換
器、３は信号処理回路、４は電圧制御発振器、５は分周
器、６は間引き回路、７は進相検出器、８は遅相検出器
、９．１０はゲート回路、１２はチャージポンプであり
第１図の構成と同様のものである。第１図の構成と異な
るのは、間引き回路８より出力される間引きデータをロ
ック検出器２３に入力し、ロック検出器２３で間引きデ
ータをデコードすることにより位相ロックループの位相
ロック状態を検出してロック検出データとして出力する
。ロック検出データは、ゲート回路２４にて端子１１よ
り加えられるバーストゲートパルスによりバースト信号
部分のみをゲート出力し、ローパスフィルタＣ３４に加
えられる。

ローパスフィルタ３４にてロック検出データは平滑され
てロック判定信号となりスイッチ２５を制御する。ロー
パスフィルタａ２Ｂ及びローパスフィルタｂ２７は両方
とも位相誤差電圧の高域成分を減衰させるためのフィル
タであり、遮断周波数を異ならせである。両フィルタの
出力をスイッチ２５にて切換える。

以上のように構成されたクロック発生装置について、以
下その動作を説明する。ロック検出器２３より出力され
たロック検出データをローパスフィルタＣ３４によって
平滑して作られるロック判定信号によって、位相誤差電
圧の高域成分を減衰させる遮断周波数の異なるフィルタ
ａ２６．フィルタｂ２７を切換えて使用するようになる
。すなわち、クロック発生の位相ロックループが位相ロ
ックしているか否かによってフィルタａ２６及びフィル
タｂ２７を切換えている。位相ロックループが口、りし
ていない場合は遮断周波数の高いフィルタを、ロックし
ている場合は遮断周波数の低いフィルタを選択するよう
に構成する。

第５図は第４図に示したロック検出器２３の具体的な構
成の一例を示したブロック図である。第５図に示したロ
ック検出器２３は、入力された間引きデータが８　ｂｉ
ｔデータの場合であり、間引きデータＤＩＧ　　Ｄｉｅ
　　・・・　Ｄ７のうち最上位ビットデータ（ＭＳＢ）
ＤｔをＡＮＤゲート２９及びＮＯＴゲート１７へ入力し
、Ｄｓ及びＤ６をＯＲゲート２８及びＮＡＮＤゲート３
１に入力し、ＯＲゲート２８の出力をＡＮＤゲート２９
へ入力し、ＮＡＮＤゲート３１及びＮＯＴゲート１７の
出力をＡＮＤゲート３２へ入力し、ＡＮＤゲート２９及
びＡＮＤゲート３２の出力をＯＲゲート３０に入力し、
ＯＲゲート３０の出力３３をロック検出データとじて出
力するように構成されている。このように構成されるこ
とによってロック検出データは、間引きデータが０−’
！５５レベルのうちＯ〜９５（Ｏ〜０１０１．１１１１
）及び１８０〜２５５　（１０１０，００００−１１１
１，１１１１）の状態であるときに出力される。ループ
がロックしている時は間引きデータは１２８（１０００
，００００）となっており、このときのクロックの位相
を０度とし、例えばバースト信号のディジタル色信号レ
ベルが（１２８＋４８）あるいは（１２８−４６）とな
った場合、ロック検出データはクロックの位相が約±４
５度以上ずれた状態のときを示すことになる。

以上のように本実施例によれば、ループの位相ロック状
態に応じてループフィルタである遮断周波数の異なるロ
ーパスフィルタａ２６．ローパスフィルタｂ２７を切換
えることによりループ特性を切換えることができる。こ
の結果、例えばローパスフィルタａ２θがローパスフィ
ルタｂ２７Ｊ。

りも高い遮断周波数のものであれば、ループが位相ロッ
クしていない場合には遮断周波数の高いローパスフィル
タａ２Ｅ３を選択してループの応答周波数を高く設定す
ることにより、ループ引き込みレンジを広くとることが
でき、ループが位相ロックした場合には遮断周波数低い
ローパスフィルタｂ２７を選択してループの応答周波数
を低く設定することにより、ノイズ等によるループのゆ
らぎをおさえクロックのジッタ成分を軽減することがで
きる。このようにしてより安定なりロックを発生するこ
とができる。

なお、第１．第２の実施例ともバーストゲートパルスを
進相データ、遅相データの入力されるＡＮＤ回路である
ゲート回路９，１０に入力することにより、進相検出器
７．遅相検出器８とチャージポンプ１２の間でバースト
信号のみの進相。

遅相の各データがチャージポンプ１２に入力されるよう
構成しているが、これに限らず、（１）間引き回路８の
前段、（２）間引き回路６と進相検出器７、遅相検出器
８との間、（３）チャージポンプ１２の後段のいずれか
においてバースト信号期間のみの各出力が次段の回路に
出力されるよう構成しても同様の効果を得ることができ
る。

発明の詳細 な説明したように本発明によれば、構成部品の温度特性
や特性バラツキ等に対しても安定性の劣化が全く発生し
ないきわめて安定で高精度なりロックを発生することが
でき、その結果高性能な色信号のディジタル処理を可能
とする。

また、本発明は非常に簡易な構成で実現でき、従来みら
れた調整等も不要となることから、その実用的効果は大
である。

【図面の簡単な説明】

第１図は本発・明における第１の実施例のクロック発生
装置のブロック図、第２図は第１図に示した遅相検出器
８のブロック図、第３図は第１図に示した進相検出器７
のブロック図、第４図は本発明の第２の実施例のクロッ
ク発生装置のブロック図、第５図は第４図に示したロッ
ク検出器２３のブロック図、第６図は従来のクロック発
生装置のブロック図である。 ２・・・Ａ−Ｄ変換器、　　３・・・信号処理回路、４
・・・電圧制御発振器、　　５・・・分周器、　　６・
・・間引き回路、　　７；・−進相検出器、　　８・・
・遅相検出器、９．１０・・・ゲート回路、　　１１・
・・バーストゲートパルス入力端子、　　１２・・・チ
ャージポンプ、１３…ローパスフイルタ。

Claims (7)

【特許請求の範囲】
1. （１）搬送色信号の中心レベルを最上位ビットが１、そ
   れ以外の下位ビットが０となるようにクロックに基づい
   て前記搬送色信号をアナログ−ディジタル変換するアナ
   ログ−ディジタル変換手段と、前記クロックを分周する
   分周手段と、 前記アナログ−ディジタル変換手段の出力を前記分周手
   段の出力に基づいて間引いて間引きデータを出力する間
   引き手段と、 前記間引きデータをデコードすることにより進相データ
   を出力する進相検出手段と、 前記間引きデータをデコードすることにより遅相データ
   を出力する遅相検出手段と、 前記進相データと前記遅相データとをそれぞれバースト
   期間のみゲートするバーストゲート手段と、 前記バーストゲート手段の出力により位相誤差電圧を発
   生する位相誤差電圧発生手段と、 前記位相誤差電圧に基づいた周波数のクロックを発生す
   る電圧制御発振手段とを備えたクロック発生装置。
2. （２）搬送色信号の中心レベルを最上位ビットが１、そ
   れ以外の下位ビットが０となるようにクロックに基づい
   て前記搬送色信号をアナログ−ディジタル変換するアナ
   ログ−ディジタル変換手段と、前記アナログ−ディジタ
   ル変換手段の出力をバースト期間のみゲートするバース
   トゲート手段と、前記クロックを分周する分周手段と、 前記バーストゲート手段の出力を前記分周手段の出力に
   基づいて間引いて間引きデータを出力する間引き手段と
   、 前記間引きデータをデコードすることにより進相データ
   を出力する進相検出手段と、 前記間引きデータをデコードすることにより遅相データ
   を出力する遅相検出手段と、 前記進相データ及び前記遅相データから位相誤差電圧を
   発生する位相誤差電圧発生手段と、前記位相誤差電圧に
   基づいた周波数のクロックを発生する電圧制御発振手段
   とを備えたクロック発生装置。
3. （３）搬送色信号の中心レベルを最上位ビットが１、そ
   れ以外の下位ビットが０となるようにクロックに基づい
   て前記搬送色信号をアナログ−ディジタル変換するアナ
   ログ−ディジタル変換手段と、前記クロックを分周する
   分周手段と、 前記アナログ−ディジタル変換手段の出力を前記分周手
   段の出力に基づいて間引いて間引きデータを出力する間
   引き手段と、 前記間引きデータをバースト期間のみゲートするバース
   トゲート手段と、 前記バーストゲート手段の出力をデコードすることによ
   り進相データを出力する進相検出手段と、前記バースト
   ゲート手段の出力をデコードすることにより遅相データ
   を出力する遅相検出手段と、前記進相データ及び前記遅
   相データから位相誤差電圧を発生する位相誤差電圧発生
   手段と、前記位相誤差電圧に基づいた周波数のクロック
   を発生する電圧制御発振手段とを備えたクロック発生装
   置。
4. （４）搬送色信号の中心レベルを最上位ビットが１、そ
   れ以外の下位ビットが０となるようにクロックに基づい
   て前記搬送色信号をアナログ−ディジタル変換するアナ
   ログ−ディジタル変換手段と、前記クロックを分周する
   分周手段と、 前記アナログ−ディジタル変換手段の出力を前記分周手
   段の出力に基づいて間引いて間引きデータを出力する間
   引き手段と、 前記間引きデータをデコードすることにより進相データ
   を出力する進相検出手段と、 前記間引きデータをデコードすることにより遅相データ
   を出力する遅相検出手段と、 前記進相データ及び前記遅相データから位相誤差電圧を
   発生する位相誤差電圧発生手段と、前記位相誤差電圧発
   生手段の出力をバースト期間のみゲートするバーストゲ
   ート手段と、 前記バーストゲート手段の出力に基づいた周波数のクロ
   ックを発生する電圧制御発振手段とを備えたクロック発
   生装置。
5. （５）遅相検出手段が、間引きデータの最上位ビットデ
   ータと最上位ビット以外の下位ビットデータとを論理積
   することにより遅相データとして出力する手段であり、 進相検出手段が、間引きデータの最上位ビットデータを
   論理反転することにより進相データとして出力する手段
   である請求項１または請求項２または請求項４記載のク
   ロック発生装置。
6. （６）遅相検出手段が、バーストゲート手段の出力の最
   上位ビットデータと最上位ビット以外の下位ビットデー
   タとを論理積することにより遅相データとして出力する
   手段であり、 進相検出手段が、バーストゲート手段の出力の最上位ビ
   ットデータを論理反転することにより進相データとして
   出力する手段である請求項３記載のクロック発生装置。
7. （７）位相誤差電圧の高域成分を減衰させる遮断周波数
   の異なる複数のフィルタと、 間引きデータのロック状態を検出するロック検出手段と
   、 前記ロック検出手段の出力により前記フィルタを切換え
   るスイッチ手段とを備えた請求項１または請求項２また
   は請求項３または請求項４記載のクロック発生装置。