JPH036152A

JPH036152A - データ交換装置

Info

Publication number: JPH036152A
Application number: JP1140431A
Authority: JP
Inventors: Shigeru Honda; 本田　茂; Haruo Kitamura; 春夫北村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-06-02
Filing date: 1989-06-02
Publication date: 1991-01-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、音声・データ・画像などのマルチメディア
の情報を高速で交換を行うためのデータ交換装置に関す
るものである。

（従来の技術）第２図は電子情報通信学会技術研究報告（Ｐ１９〜Ｐ２
：ｌ、信学技報Ｖｏ１．８８　Ｎｏ、４０９１９８９年
１月２７日発行）に示された従来のデータ交換装置のス
イッチ網を示し、これはデータをパケットと呼ぶ所定の
単位に分け、このパケットのヘッダ情報をハードウェア
で直接参照して、高速にスイッチングを行う方式の一例
で、共通バッファ型＾ＴＭ交換スイッチと呼ばれるスイ
ッチ網である。

第２図において、（Ｉｌｌ、　（１２）、・・・、　（
Ｉｎ）は入線、（２１）、　　（２２）、・・・、　　
（２ｍ）は出線、（３）は空きバッファ選択手段となる
空きバッファ選択スイッチ回路、（４）はバッファメモ
リ、（５）はヘッダ記憶回路、（６）は出線選択回路、
（７１）は出線対応に設けたバッファ接続スイッチ回路
、（７２）はバッファメモリの識別情報を所定順に記憶
する先入先出（以下、　ＦＩＦＯという）記憶メモリ、
（７３）はバッファ番号エンコード回路である。ここで
は、ヘッダ記憶回路（５）と出線選択回路（８）により
出線選択手段を構成している。

図では入線数をｎ木、パンツアメそり数をに個、出線数
をｍ本とし、従って、（４１）　、　　（４２）　。

・・・、　（４ｋ）はに個のバッファメモリを、　（５
１）。

（５２）、・・・、　（５ｋ）はに個のヘッダ記憶回路
を、（６１）、　（［ｉ２）、・・・、　　（６ｋ）は
に個の出線選択回路を、（７１１）、（７１２）、・、
（７１ｍ）はｍ個のバッファ接続スイッチ回路を、（７
２１）　、　（７２２）　、＝　、　（７２ｓ）はｍ個
のＦＩＦＯ記憶メモリを、（７３１）　、　（７３２）
　ｓ”　、　（７３ａ＋）はｍ個のバッファ番号エンコ
ード回路を示す。また、入線（１）の■〜＠は入線番号
を、バッファメモリ（４）の■〜［相］はバッファ番号
を、出線（２）の■〜■は出線の番号を示す。

なお、ＦＩＦＯ記憶メモリ（７２）の記憶容量はバッフ
ァメモリ数（ｋ個）のバッファ番号を記憶するのに十分
なものとする。

第３図は上記構成例において、バッファメモリ（４１）
と（４ｋ）が空きのときに、入線（１２）と（ｉｎ）か
ら出線（２１）宛パケットを同時に受信した場合の制御
の流れを示したもので、（ａ）は第２図の入線（１２）
における信号フォーマットを、（ｂ）　は入線（Ｉｎ）
における信号フォーマットを、（Ｃ）は出線選択回路（
６１）の出力のうち、出線（２１）に対する出力を、（
ｄ）は出線選択回路（６ｋ）の出力のうち、出線（２１
）に対する出力を、（ｅ）はＦＩＦＯ記憶メモリの出力
を、（ｆ）はバッファメモリ（４１）の出力を、（ｇ）
はバッファメモリ（４ｋ）の出力を、（ｈ）は出線（２
１）に対する出力を示す。

この第２図、第３図において、入力データの一例として
パケットを用いるが、そのパケットは固定長で、そのヘ
ッダ部は出線番号をコード化したもとする。

今、入線（１）　　Ｎｉ１）〜（１ｎ）の総称）にパケ
ットが到看すると、空きバッファ選択スイッチ回路（３
）はバッファメモリ（４）のうち、空きのバッファを選
んで、入線（１）とバッファメモリ（４）を接続する。

入線（１）のパケットは空包のバッファメモリ（４）に
送られるとともにヘッダ記憶回路（５）に供給され、ヘ
ッダ記憶回路（５）はパケットのヘッダ部のみ抽出し、
その内容である出線番号を記憶する。

出線選択回路（６）は上記ヘッダ記憶回路（５）の内容
が指定する出線番号に対応する出力ラインに“１”を他
の出線番号に対応する出力ラインに“Ｏ”を出力し出線
対応に設けたバッファ番号エンコード回路（７３）に供
給する。

次に、バッファ番号エンコード回路（７３）は上記出線
選択回路（６）からの信号“１“を受けると、その出線
選択回路（６）に関連するバッファメモリ（４）の番号
をコード化して、ＦＩＦＤ記憶メモリ（７２）に書き込
む。なお、この際出線選択回路（６）からの信号が“０
″ならバッファ番号エンコード回路（７３）は何も出力
しない。

上記バッファ番号エンコード回路（７３）は複数の出線
選択回路（１３）からの信号“１”を同時に受けると（
即ち同時に複数のパケットを受信した場合）、バッファ
番号のコード化に際し、優先順序付けし、例えば若番順
でバッファ番号をＦＩＦＯ記憶メモリ（７２）に順次書
き込む。

バッファ接続スイッチ回路（７りはＦＩＦＯ記憶メモリ
（７２）から順次コード化されたバッファ番号を取り出
し、その番号に該当するバッファメモリ（４）と出線（
２）　　（（２１）〜（２ｍ）の総称）を接続し、バッ
フアメそり（４）に書き込まれたパケットを出線に出力
する。そして送信完了により、バッファメモリ（４）　
を解放し、空きバッファ選択回路（３）に知らせ次のパ
ケット受信に備える。

次に、第３図を用いて具体的動作を説明する。

バッファメモリ（４１）と（４ｋ）が空きのときに、第
３図（ａ）　、　（ｂ）の如く入線（１２）と（１ｎ）
から同時に出線（２１）宛のパケットを受信した場合、
空きバッファ選択スイッチ回路（３）は入線の若番およ
びバッファの若番類に選んで接続する。従って、入線（
１２）とバッファメモリ（４１）、入線（Ｉｎ）とバッ
ファメモリ（４ｋ）が接続され、それぞれ受信パケット
がバッファメモリに送られる。同時にヘッダ記憶回路（
５１）にパケット１のヘッダ部が入り、出線選択回路（
６１）は出線（２１）に対する出力ラインを第３図（Ｃ
）の如く“１“にする。また、ヘッダ記憶回路（５ｋ）
にパケット２のヘッダ部が入り、出線（２りに対する出
力ラインを第３図（ｄ＞の如く“１”にする。

バッファエンコード回路（７３１）は若番類に、バッフ
ァ番号をＦＩＦＯ記憶メモリ（７２１１に入れる。

従って、ＦＩＦＯ記憶メモリ（７２１）には、バッファ
メモリ番号（４１）の番号■の次にバッフアメそす（４
ｋ）のバッファ番号■が入る。

バッファ接続スイッチ回路（７１１）は、　ＦＩＦＯ記
憶メモリ（７２１）から第３図（ｅ’）の如く、バッフ
ァ番号■を読み出し、バッファメモリ（４１）と出線（
２１）管接続し、バッファメモリ（４１）に書き込まれ
たパケットを出線（２１）に送出する。すなわち、バッ
ファメモリ（４１）の出力である第３図（ｆ）の信号は
、出線（２１）へ第３図（ｈ）のパケット１の如く出力
される。

バッファメモリ（４１）のパケットを送出し終わると、
バッファ接続スイッチ回路（７’ｌｌ）は、次のデータ
をＦＩＦＯ記憶メモリ（７２１）から読み出すので、第
３図（ｅ）の如く、バッファ番号■を読み出し、バッフ
ァメモリ（４ｋ）と出線（２１）を接続する。

そして、すでにバッファメモリ（４ｋ）に入っているパ
ケット２を出線（２１）へ送出する。すなわちバッファ
メモリ（４１）の出力である第３図（ｇ）の信号は出線
（２１）へ、第３図（ｈ）の如くパケット１に続いてパ
ケット２が出力される。

（発明が解決しようとする課題）従来のデータ交換装置は、第２図に示すように各バッフ
ァメモリは、バッファ接続スイッチ回路（７り経由で全
出線に同一のパケット（以下放送パケットという）を送
出できる構成であるが、放送パケットが入線（１）に入
力された時、放送パケットを送出したい出線に対応する
バッファ接続手段（７）のＦＩＦＯ記憶メモリ（７２）
内に送出予定のバッファメモリ（４）を示すバッファ番
号が書き込まれているなら、その放送パケットのバッフ
ァ番号は当該ＦＩＦＯ記憶メモリ（７２）の次の位置に
書き込まれ、その出線へ送信される放送パケットは待た
されることになる。即ち、放送パケットを送出したい複
数の出線に対応するＦＩＦＯ記憶メモリ（７２）内の同
じ位置に放送パケットの格納されているバッファ番号が
書き込まれていないなら、他の放送パケットが送信され
るとバッファメモリ（４）内の放送パケットが消去され
るため、次にＦＩＦＯ記憶メモリ（７２）内の待たされ
ている放送パケットのバッファ番号が取出されても送信
すべき放送パケットが存在しないといった問題点があっ
た。

この発明は、上記のような課題を解消するためになされ
たもので、放送パケットが入線に入力された時に、放送
パケットを送信したいある出線に対応するバッファ接続
手段のＦＩＦＯ記憶メモリ内に他の送信予定のバッファ
メモリを示すバッファ番号が書き込まれていても当該出
線に放送パケットを送信できるデータ交換装置を得るこ
とを目的とする。

〔課題を解決するための手段〕

この発明に係るデータ交換装置は、複数の入線からのデ
ータをデータ単位に一時保管する複数のバッファメモリ
と、入線からのデータ入力時、複数のバッフ１メモリか
ら空いているバッファメモリを選択してそのバッファメ
モリと入線を接続する空きバッファ選択手段と、複数の
出線の各出線に対応して設けられ、データを入力したバ
ッファメモリの識別情報を所定順に記憶する記憶メモリ
と、各バッファメモリに対応して設けられ、入力データ
の行先情報から出線を検出してその出線に対応した記憶
メモリにデータを保管したバッファメモリの識別情報を
書き込む出線選択手段と、各出線に対応して設けられ、
記憶メモリに所定順に記憶されたバッファメモリの識別
情報を入力し、識別されたバッファメモリと出線を接続
するバッファ接続手段とを備えたデータ交換装置におい
て、上記バッファ接続手段を介して出線に送出される放
送パケットを一時保管する放送用バッフ７メモリと、放
送パケットの行先情報から出線を検出し、その出線に対
応した記憶メモリに放送用バッファメモリの識別情報を
書き込む出線選択手段と、放送用バッファメモリの識別
情報をバッファ接続手段へ指示する際に一般バッファメ
モリの識別情報との競合を避けるための切替回路とを備
えたものである。

（作用）この発明によるデータ交換装置は、入線から入力された
放送パケットを−Ｈバッファ接続手段を介して放送用バ
ッフアメそりに書き込み、放送パケットの宛先を示すヘ
ッダに基づき、切替回路を放送用出線選択手段により放
送パケットを送出すべき出線に対応するバッファ接続手
段に切換え、放送用バッファメモリの放送パケットをバ
ッファ接続手段を介して出線へ送出する。

（実施例）以下、この発明による一実施例を図について説明する。

第１図において、従来例の第２図と同一番号は同一要素
を示しており、その説明は省略し、新たに加わった構成
について説明する。（４Ｐ）は放送パケットを一時保管
する放送用バッファメモリ、（５Ｐ）は放送用ヘッダ記
憶回路、（６Ｐ）は放送用出線選択回路で、上記放送用
ヘッダ記憶回路（５Ｐ）と放送用出線選択回路（６Ｐ）
で放送用出線選択手段を構成している。（７４）はコー
ドＰ生成回路と一般パケット用ＦＩＦＯ記憶メそす（７
２）とバッファ接続スイッチ回路（７１）との接続を切
り替えるための切り替え回路、　（７５）はバッファ接
続スイッチ回路（７１）に放送用バッファメモリ（４Ｐ
）との接続を指定するためのコードＰ生成回路である。

次に、第１図構成に係る動作を説明する。

今、放送パケットが入線（１２）に到着した場合、先ず
、空きバッファ選択スイッチ回路（３）が空きバッファ
メモリ（４）を選択し、この場合一般のバッファメモリ
（４２）とすると、入線（Ｉ２）と空きバッファメモリ
（４２）とが接続され、該放送パケットはバッフ１メモ
リ（４２）に格納されると同時に、該放送パケットはヘ
ッダ記憶回路（５２）にも書き込まれ、ヘッダ記憶回路
（５２）は該放送パケットのヘッダ部のみ抽出し、その
内容である出線番号を記憶する。この場合、出線番号は
複数の出線を示す放送番号を示している。

次に、出線選択回路（８２）はヘッダ記憶回路（５２）
の内容が放送番号であることから、対応する出力ライン
としてＰを選択し、Ｐに“１“を、他の出線に対応する
出力ラインに“０”を出力し出線対応に設けたバッファ
番号エンコード回路（７３２）に供給する。

バッファ番号エンコードま回路（７３２）は出線選択回
路（６２）からの信号“１”を受けると、出線選択回路
（６２）に関連する一般バッファメモリ（４２）の番号
をコード化して、ＦＩＦＯ記憶メモリ（７２２）に書ぎ
込む、出線選択回路（６２）からの信号が“０”ならバ
ッファ番号エンコード回路（７３２）は何も出力しない
。

この時、切り替え回路（７４２）はＦＩＦＯ記憶メモリ
（７２２）　　とバッファ接続スイッチ回路（７１２）
　　とを接続しており、　ＦＩＦＯ記憶メモリ（７２２
）　　に書き込まれた一般パッフ１メモリ（４２）のコ
ード化された番号が読み出されると、一般バクファメモ
リ（４２）の内容である該放送パケットはバッファ接続
スイッチ回路（７１２）を介して出Ｈａ　Ｐへ送出され
、放送用バッフアメそり（４Ｐ）に格納されると同時に
放送用ヘッダ記憶回路（５Ｐ）にも書き込まれ、ヘッダ
記憶回路（５２）は該放送パケットのヘッダ部のみ抽出
しその内容である出線番号を記憶する。

次に、放送用出線選択回路（６Ｐ）は放送用ヘッダ記憶
回路（５Ｐ）の内容が示す出線番号に対応する出力ライ
ンに“１”を、他の出線に対応する出力ラインに“０″
を出力し出線対応に設けたコードＰ生成回路（７５）に
供給する。上記コードＰ生成回路（７５）は放送用出線
選択回路（６Ｐ）からの信号“１”を受けると、放送用
出線選択回路（６Ｐ）に関連する放送用バッファメモリ
（４Ｐ）の番号をコード化して、バッファ接続スイッチ
回路（７１）へ供給し、放送用バッファメモリ（４Ｐ）
と所要の複数の放送出線とを接続し、該放送パケットを
同時に送出する。

この時、所要の複数の放送出線に対する切り替え回路（
７４）は同じく対応するコードＰ生成回路の（７５）と
バッファ接続スイッチ（７１）とを接続させる。

〔発明の効果〕

以上のように、この発明によれば、入線から入力された
放送パケットを一旦バッファ接続手段を介して放送用バ
ッファメモリに書き込み、放送パケットの宛先を示すヘ
ッダに基づき、切替回路を放送用出線選択手段により放
送パケットを送出すべき出線に対応するバッファ接続手
段に切換え、放送用バッファメモリの放送パケットをバ
ッファ接続手段を介して出線へ送出するようにしたので
、複数の出線対応のＦＩＦＯ記憶メモリ内の書き込み位
置のずれに起因する放送パケットの喪失を防ぐことがで
きる。また、放送用バッファメモリと出線を接続するバ
ッファ接続スイッチ回路へ放送用バッファメモリを示す
コード（識別番号）を入力する際に一般バッファメモリ
を示すコード（識別番号）を入力するＦＩＦＯ記憶メモ
リからの出力との競合を避けるために、切替回路を設け
たので、−酸パケットと放送パケットとの競合を避ける
ことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるデータ交換装置の構
成図、第２図は従来のデータ交換装置の構成図、第３図
は第２図における各部の信号フォーマット図である。（１）・・・入線、（２）・・・出線、（３）・・・空
きバッファ選択スイッチ回路、（４）・・・一般バッフ
ァメモリ、（４Ｐ）・・・放送用バッファメモリ、（５
）・・・ヘッダ記憶回路、（５Ｐ）・・・放送用ヘッダ
記憶回路、（６）・・・出線選択回路、（６Ｐ）・・・
放送用出線選択回路、（７１）・・・バッファ接続スイ
ッチ回路、（７２）・・・ＦＩＦＯ記憶回路、　（７３
）・・・バッフ１番号エンコード回路、（７４）・・・
切替回路、（７５）・・・コードＰ生成回路。なお、図中同一符号は同−又は相当部分を示す。１！３［

Claims

【特許請求の範囲】

複数の入線からのデータをデータ単位に一時保管する複
数のバッファメモリと、入線からのデータ入力時、複数
のバッファメモリから空いているバッファメモリを選択
してそのバッファメモリと入線を接続する空きバッファ
選択手段と、複数の出線の各出線に対応して設けられ、
データを入力したバッファメモリの識別情報を所定順に
記憶する記憶メモリと、各バッファメモリに対応して設
けられ、入力データの行先情報から出線を検出してその
出線に対応した記憶メモリにデータを保管したバッファ
メモリの識別情報を書き込む出線選択手段と、各出線に
対応して設けられ、記憶メモリに所定順に記憶されたバ
ッファメモリの識別情報を入力し、識別されたバッファ
メモリと出線を接続するバッファ接続手段とを備えたデ
ータ交換装置において、上記バッファ接続手段を介して
出線に送出される放送パケットを一時保管する放送用バ
ッファメモリと、放送パケットの行先情報から出線を検
出し、その出線に対応した記憶メモリに放送用バッファ
メモリの識別情報を書き込む出線選択手段と、放送用バ
ッファメモリの識別情報をバッファ接続手段へ指示する
際に一般バッファメモリの識別情報との競合を避けるた
めの切替回路とを備えたことを特徴とするデータ交換装
置。