JPH036121A - 迅速なターンオン及び低零入力時電流を有するｄｍｏｓｔドライバ用同期型電流ブースト - Google Patents
迅速なターンオン及び低零入力時電流を有するｄｍｏｓｔドライバ用同期型電流ブーストInfo
- Publication number
- JPH036121A JPH036121A JP2125642A JP12564290A JPH036121A JP H036121 A JPH036121 A JP H036121A JP 2125642 A JP2125642 A JP 2125642A JP 12564290 A JP12564290 A JP 12564290A JP H036121 A JPH036121 A JP H036121A
- Authority
- JP
- Japan
- Prior art keywords
- dmost
- current
- transistor
- driver circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title 1
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- 230000001965 increasing effect Effects 0.000 claims abstract description 12
- 230000003071 parasitic effect Effects 0.000 claims abstract description 9
- 230000001052 transient effect Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000009471 action Effects 0.000 description 2
- 230000000763 evoking effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
支斂立上
本発明は、スイッチ型拡散金属酸化物半導体トランジス
タ（ＤＭＯＳＴ）パワー装置に関するものである。この
ようなパワーＤＭＯＳＴ装置は、そのゲート電圧を低下
させ、次いでそのゲート電圧を必要とされる導通度によ
って要求されるレベルへ上昇させることによってスイッ
チオフされる。高パワーＤＭＯＳＴの寄生容量はかなり
なものであるので、そのドライバは、それがスイッチオ
ンされる場合には、大きな過渡的電流を供給することが
可能でなければならない、ＩＩｉ力を節約する観点から
は、ドライバにおける零入力特電流は低いものとすべき
である。
タ（ＤＭＯＳＴ）パワー装置に関するものである。この
ようなパワーＤＭＯＳＴ装置は、そのゲート電圧を低下
させ、次いでそのゲート電圧を必要とされる導通度によ
って要求されるレベルへ上昇させることによってスイッ
チオフされる。高パワーＤＭＯＳＴの寄生容量はかなり
なものであるので、そのドライバは、それがスイッチオ
ンされる場合には、大きな過渡的電流を供給することが
可能でなければならない、ＩＩｉ力を節約する観点から
は、ドライバにおける零入力特電流は低いものとすべき
である。
従】Ｕえ術
本願は、１９８９年５月１１日に出願した［瞬間的電力
制限用回路（Ｉ Ｎ５ＴＡＮＴＡＮＥＯ［ＪＳ ＰＯ
ＷＥＲＬＩＮＩＴＩＮＧ ＣＩＲＣＵＩＴ）Ｊという
名称の米国特許出願に関連している。それは、ｒ）ＭＯ
３Ｔを駆動するために使用され且つＤＭＯＳＴを横断し
ての電圧のみならずそこを流れる電流を検知する集積回
路（ＩＣ）を開示している。その回路は５電圧及び電流
アナログ値を共に乗算し、且つその結果得られるパワー
検知値を所定値以下に保持する手段を有している。
制限用回路（Ｉ Ｎ５ＴＡＮＴＡＮＥＯ［ＪＳ ＰＯ
ＷＥＲＬＩＮＩＴＩＮＧ ＣＩＲＣＵＩＴ）Ｊという
名称の米国特許出願に関連している。それは、ｒ）ＭＯ
３Ｔを駆動するために使用され且つＤＭＯＳＴを横断し
ての電圧のみならずそこを流れる電流を検知する集積回
路（ＩＣ）を開示している。その回路は５電圧及び電流
アナログ値を共に乗算し、且つその結果得られるパワー
検知値を所定値以下に保持する手段を有している。
本発明に関係ある従来技術としては、１９８９年２月７
日に発行されたＴｉｍｏｔｈｙ ＶＳｋｏｖｍａｎｄ
の米国特許第４，８０３，６１２号がある。この特許は
、パストランジスタとして自己分離型ＤＭＯＳＴを使用
する低ドロップアウト電圧調整器を開示している。別の
従来技術としては、１９８８年５月１２日付で出願され
た発明者Ｔｉｍｏｔｈｙ Ｊ、 Ｓｋｏｖｍａｎｄ
の「自己分離型Ｃ／ＤＭＯＳプロセスと適合性のある電
圧乗算器（ＶＯＬＴＡＧＥ ＭＵＬＴＩＰＬＩＥＲＣ
ＯＭＰＡＴＩＢＬＥ ＷＩＴＨ５ＥＬＦ−ＩＳＯＬＡ
ＴＥＤ Ｃ／ＤＭＯ５ＰＲＯＣＥＳＳ）Ｊという名称
の米国特許出願筒１８９．４４２号がある。この特許出
願は、ＤＭＯＳＴゲート駆動を得るための電圧ブースト
回路を達成するためにシステムクロックから動作する電
圧乗算器を開示している。これらの特許及び特許出願は
本願出願人に譲渡されているものである。
日に発行されたＴｉｍｏｔｈｙ ＶＳｋｏｖｍａｎｄ
の米国特許第４，８０３，６１２号がある。この特許は
、パストランジスタとして自己分離型ＤＭＯＳＴを使用
する低ドロップアウト電圧調整器を開示している。別の
従来技術としては、１９８８年５月１２日付で出願され
た発明者Ｔｉｍｏｔｈｙ Ｊ、 Ｓｋｏｖｍａｎｄ
の「自己分離型Ｃ／ＤＭＯＳプロセスと適合性のある電
圧乗算器（ＶＯＬＴＡＧＥ ＭＵＬＴＩＰＬＩＥＲＣ
ＯＭＰＡＴＩＢＬＥ ＷＩＴＨ５ＥＬＦ−ＩＳＯＬＡ
ＴＥＤ Ｃ／ＤＭＯ５ＰＲＯＣＥＳＳ）Ｊという名称
の米国特許出願筒１８９．４４２号がある。この特許出
願は、ＤＭＯＳＴゲート駆動を得るための電圧ブースト
回路を達成するためにシステムクロックから動作する電
圧乗算器を開示している。これらの特許及び特許出願は
本願出願人に譲渡されているものである。
杜−画
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、ＤＭＯＳＴが最初に
スイッチオンされる場合にドライバがブーストした電流
を供給するようにＤＭＯＳＴがスイッチオフ及びスイッ
チオンされるＤＭＯＳＴドライバ回路を提供することを
目的とする。
した如き従来技術の欠点を解消し、ＤＭＯＳＴが最初に
スイッチオンされる場合にドライバがブーストした電流
を供給するようにＤＭＯＳＴがスイッチオフ及びスイッ
チオンされるＤＭＯＳＴドライバ回路を提供することを
目的とする。
本発明の別の目的とするところは、スイッチ型ＤＭＯＳ
Ｔドライバ回路な低零入力時電流で動作し且つＤＭＯＳ
Ｔが最初にスイッチオンされる場合に駆動電流を一時的
に増加させる手段を設けたドライバ回路を提供すること
である。
Ｔドライバ回路な低零入力時電流で動作し且つＤＭＯＳ
Ｔが最初にスイッチオンされる場合に駆動電流を一時的
に増加させる手段を設けたドライバ回路を提供すること
である。
本発明の更に別の目的とするところは、零入力特電流が
低く且つＤＭＯＳＴがスイッチオンされた直後に所定の
比により乗算され且つその後暫くの期間に亘り高電流状
態に留まるようにスイッチ型ＤＭＯＳＴドライバ回路内
の電流を制御することである。
低く且つＤＭＯＳＴがスイッチオンされた直後に所定の
比により乗算され且つその後暫くの期間に亘り高電流状
態に留まるようにスイッチ型ＤＭＯＳＴドライバ回路内
の電流を制御することである。
豊−滅
本発明によれば、接合分離型パワーＤＭＯＳＴが電源と
出力端子との間に結合されており、且つ制御信号に応答
してそれをスイッチオフ及びスイッチオンするための手
段が設けられている。ＤＭＯＳＴゲートは、ｆｆ１１目
卸されたテール（ｔａｉｌ）電流を有する差動増幅器か
ら駆動される。零入力時において、ＤＭＯＳＴがオンで
ある場合には、テール電流は、かなりの寄生容量を持っ
たＤＭＯＳＴゲートを制御する場合に一貫性を有するよ
うに可及的に低く維持される。ＤＭＯＳＴがターンオン
される場合、差動増幅器のテール電流は、定常状態条件
下においてゲート電圧を維持するために必要とされる電
圧と比較して大きいものである。この電流は、差動増幅
器がＤＭＯＳＴゲートを迅速に充電して、高速のドライ
バのターンオンを与えることを可能とする。短い時間期
間の後に、このテール電流は零入力時の値へ低下される
。この零入力時電流は、差動増幅器テール電流源を修正
型電流ミラーの一部とすることにより制御される。この
電流ミラーへの入力は、該修正型電流ミラーにおける二
つのトランジスタの間に差電圧ΔＶ１を発生する抵抗を
流れる制７卸された電流として発生される。このΔＶａ
ｔは、修正型電流ミラー出力端における電流が入力電流
よりも著しく低いものであるように制御することが可能
である。従って、零入力時電流は低い状態に維持される
。
出力端子との間に結合されており、且つ制御信号に応答
してそれをスイッチオフ及びスイッチオンするための手
段が設けられている。ＤＭＯＳＴゲートは、ｆｆ１１目
卸されたテール（ｔａｉｌ）電流を有する差動増幅器か
ら駆動される。零入力時において、ＤＭＯＳＴがオンで
ある場合には、テール電流は、かなりの寄生容量を持っ
たＤＭＯＳＴゲートを制御する場合に一貫性を有するよ
うに可及的に低く維持される。ＤＭＯＳＴがターンオン
される場合、差動増幅器のテール電流は、定常状態条件
下においてゲート電圧を維持するために必要とされる電
圧と比較して大きいものである。この電流は、差動増幅
器がＤＭＯＳＴゲートを迅速に充電して、高速のドライ
バのターンオンを与えることを可能とする。短い時間期
間の後に、このテール電流は零入力時の値へ低下される
。この零入力時電流は、差動増幅器テール電流源を修正
型電流ミラーの一部とすることにより制御される。この
電流ミラーへの入力は、該修正型電流ミラーにおける二
つのトランジスタの間に差電圧ΔＶ１を発生する抵抗を
流れる制７卸された電流として発生される。このΔＶａ
ｔは、修正型電流ミラー出力端における電流が入力電流
よりも著しく低いものであるように制御することが可能
である。従って、零入力時電流は低い状態に維持される
。
修正型電流ミラーのこれら二つの要素の間にＦＥＴスイ
ッチが接続されており、従って、それがターンオンされ
ると、ΔＶ ＢＥがバイパスされ、且つ該電流ミラーは
単位比回路へ変換される。従って、この条件の場合、差
動増幅器のテール電流は、入力トランジスタ内を流れる
電流と等しくなる点へ急激に増加される。該ＦＥＴゲー
トは、制御信号から駆動される増幅器から駆動される小
さなコンデンサによって電圧源へ結合されている。
ッチが接続されており、従って、それがターンオンされ
ると、ΔＶ ＢＥがバイパスされ、且つ該電流ミラーは
単位比回路へ変換される。従って、この条件の場合、差
動増幅器のテール電流は、入力トランジスタ内を流れる
電流と等しくなる点へ急激に増加される。該ＦＥＴゲー
トは、制御信号から駆動される増幅器から駆動される小
さなコンデンサによって電圧源へ結合されている。
従って、ＤＭＯＳＴがターンオンされる場合、該コンデ
ンサは、ターンオンパルスなＦＥＴスイッチのゲートへ
供給し、従って該ＦＥＴスイッチがターンオンする。そ
のオン状態の期間は、該コンデンサに対する充電電流に
よって制御される。この時間は短く維持されるが、差動
増幅器がＤＭＯＳＴゲートをその所望の電位へ迅速に駆
動するのに充分な大きさである。該コンデンサが充電さ
れると、該ＦＥＴスイッチはターンオフし、且つ低零入
力時電流の流れが発生される。
ンサは、ターンオンパルスなＦＥＴスイッチのゲートへ
供給し、従って該ＦＥＴスイッチがターンオンする。そ
のオン状態の期間は、該コンデンサに対する充電電流に
よって制御される。この時間は短く維持されるが、差動
増幅器がＤＭＯＳＴゲートをその所望の電位へ迅速に駆
動するのに充分な大きさである。該コンデンサが充電さ
れると、該ＦＥＴスイッチはターンオフし、且つ低零入
力時電流の流れが発生される。
１胤１
以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。
について詳細に説明する。
以下の説明においては、バイポーラトランジスタは高β
構成を有するものと仮定する。ベース電流は、通常、関
連するコレクタ電流の１％以下であるので、回路解析は
、ベース電流を無視可能なものと仮定する３図示した如
く、電源Ｖ、の＋側が端子１０へ接続されており、且つ
一側が接地端子１１へ接続されている。出力端子１２は
、端子１２と接地との開に接続されている負荷（不図示
）を駆動するためのものである。ＤＭＯＳＴ１３は、端
子１２からのソース電流へ接続されている公知の構成を
有するＮチャンネル接合分離型パワートランジスタであ
る。ＤＭＯＳＴ１３のゲートは、シングルエンデド出力
を与久るべく構成されている電流ミラー負荷１６を具備
する差動増幅器１４から駆動される。差動増幅器１４は
、制御されたインクリメント（増分）だけ＋ｖ３より高
い電位で動作されるＶ、。。ｉｔ端子１５がら動作され
る。この「ブースト」作用は、出力端子１２が＋ Ｖ
ｓに近い電位へ駆動することが可能であるような条件の
ために必要である。このような出力状態が必要とされる
場合には、ＤＭＯＳＴゲートが＋Ｖｓレベルをはるかに
超えるレベルヘブルアップされねばならないことが判別
した。これらの条件は、米国特許第４，８０３，６１２
号に記載されている。
構成を有するものと仮定する。ベース電流は、通常、関
連するコレクタ電流の１％以下であるので、回路解析は
、ベース電流を無視可能なものと仮定する３図示した如
く、電源Ｖ、の＋側が端子１０へ接続されており、且つ
一側が接地端子１１へ接続されている。出力端子１２は
、端子１２と接地との開に接続されている負荷（不図示
）を駆動するためのものである。ＤＭＯＳＴ１３は、端
子１２からのソース電流へ接続されている公知の構成を
有するＮチャンネル接合分離型パワートランジスタであ
る。ＤＭＯＳＴ１３のゲートは、シングルエンデド出力
を与久るべく構成されている電流ミラー負荷１６を具備
する差動増幅器１４から駆動される。差動増幅器１４は
、制御されたインクリメント（増分）だけ＋ｖ３より高
い電位で動作されるＶ、。。ｉｔ端子１５がら動作され
る。この「ブースト」作用は、出力端子１２が＋ Ｖ
ｓに近い電位へ駆動することが可能であるような条件の
ために必要である。このような出力状態が必要とされる
場合には、ＤＭＯＳＴゲートが＋Ｖｓレベルをはるかに
超えるレベルヘブルアップされねばならないことが判別
した。これらの条件は、米国特許第４，８０３，６１２
号に記載されている。
差動増幅器１４は、差動的に接続されたトランジスタ１
７及び１８から構成されている。これらのトランジスタ
のベースは、１９８９年５月１１日付で出願した上掲し
た米国特許出願に記載されている電力制限用回路から駆
動することが可能である。差動増幅器１４のテール電流
工、は、トランジスタ１９によって与えられ、その制御
について以下に説明する。
７及び１８から構成されている。これらのトランジスタ
のベースは、１９８９年５月１１日付で出願した上掲し
た米国特許出願に記載されている電力制限用回路から駆
動することが可能である。差動増幅器１４のテール電流
工、は、トランジスタ１９によって与えられ、その制御
について以下に説明する。
本発明は、ＤＭＯＳＴ１３のターンオン動作をスピード
アップ即ち高速化する技術に関するものである。上述し
た如く、ＤＭＯＳＴ１３はパワー装置であり、その典型
的な構成は、多数の個別的な小型面積装置を並列接続し
たものを有している。これは、大きな寄生容量を発生す
る傾向となる１例＾ば、ゲート対ソース容量２１及びゲ
ート対ドレイン容量２２は、ＤＭＯＳＴ１３と関連する
ゲート容量を有している。それらの値及び動作は従来公
知である。添付の図面に示したこれらの容量は点線で示
しである。なぜならば、それらは、実際には寄生的なも
のだからである。トランジスタをスイッチオンさせるた
めにはゲート容量を充電せねばならない、ターンオンの
高速化は、本回路が制御信号に応答して最初にターンオ
ンする場合に５−時的に差動増幅器１４のテール電流で
ある１１を増加させることによって達成される。
アップ即ち高速化する技術に関するものである。上述し
た如く、ＤＭＯＳＴ１３はパワー装置であり、その典型
的な構成は、多数の個別的な小型面積装置を並列接続し
たものを有している。これは、大きな寄生容量を発生す
る傾向となる１例＾ば、ゲート対ソース容量２１及びゲ
ート対ドレイン容量２２は、ＤＭＯＳＴ１３と関連する
ゲート容量を有している。それらの値及び動作は従来公
知である。添付の図面に示したこれらの容量は点線で示
しである。なぜならば、それらは、実際には寄生的なも
のだからである。トランジスタをスイッチオンさせるた
めにはゲート容量を充電せねばならない、ターンオンの
高速化は、本回路が制御信号に応答して最初にターンオ
ンする場合に５−時的に差動増幅器１４のテール電流で
ある１１を増加させることによって達成される。
本回路は、Ｎチャンネルトランジスタ２４のゲートへ直
接的に接続されているＯＮ端子２３によってターンオフ
及びターンオンされる。端子２３が高状態であると、ト
ランジスタ２３はオンであり、ＤＭＯＳ７１３のゲート
を接地近くヘブルし、その際にそれをターンオフさせる
。端子２３が高状態から低状態へ移行する場合に、ＤＭ
ＯＳＴ１３を迅速にターンオンさせるためには、差動増
幅器１４は、大きな電流を該ゲートへ供給せねばならず
、このことはテール電流１１を一時的に増加させること
によって行われる。好適実施例において示した回路にお
いては、■１は、短い時間期間に対し１００倍増加され
る。その結果、ワンショットマルチバイブレーク動作が
以下の如き態様で喚起される。
接的に接続されているＯＮ端子２３によってターンオフ
及びターンオンされる。端子２３が高状態であると、ト
ランジスタ２３はオンであり、ＤＭＯＳ７１３のゲート
を接地近くヘブルし、その際にそれをターンオフさせる
。端子２３が高状態から低状態へ移行する場合に、ＤＭ
ＯＳＴ１３を迅速にターンオンさせるためには、差動増
幅器１４は、大きな電流を該ゲートへ供給せねばならず
、このことはテール電流１１を一時的に増加させること
によって行われる。好適実施例において示した回路にお
いては、■１は、短い時間期間に対し１００倍増加され
る。その結果、ワンショットマルチバイブレーク動作が
以下の如き態様で喚起される。
ターンオンスピードアップは、従来の温度安定化電圧調
整器回路（不図示）により５゜２ｖ近辺に保持されてい
るＶ ＩＩ Ｉ Ｑ端子２５から電力が供給されるａＶ
ｌｌＥ１３供給電圧は単一段インバータ２６を動作する
。従って、そのインバータ出力は、ＯＮ信号を表わし、
それは、本回路がスイッチオンされる場合に高状態であ
る。Ｖ Ｒ１Ｇ端子２５は、更に、トランジスタ１９の
ベースへ直列的に接続されている抵抗２７−２９へ電流
を供給する。トランジスタ３０のベースは、抵抗２７゛
及び２８の接続部へ接続されており、且つそのコレクタ
は抵抗２８と２９の接続部へ接続されている。コンデン
サ３１は、インバータ２６の出力端を、Ｎチャンネルト
ランジスタ３２のゲートへ結合しており、トランジスタ
３２はその制御された導通電極をスパン抵抗２８及び２
９へ接続している。トランジスタ３２は、スイッチとし
て作用し、それはそのゲートが高状態であるとターンオ
ンされ、且つそのゲートが低状態であるとターンオフさ
れる。トランジスタ３３のコレクタは、トランジスタ３
２のゲートへ接続されており、そのエミッタは接地接続
されており、且つそのベースはトランジスタ３０のコレ
クタへ接続されている。トランジスタ３３は、ターンオ
ンされると、コンデンサ３１に対する充電用電流経路を
提供する。トランジスタ３０は、二つのエミッタを有し
ており、その一方は接地接続され、且つ他方はトランジ
スタ３２のゲートへ接続されている。
整器回路（不図示）により５゜２ｖ近辺に保持されてい
るＶ ＩＩ Ｉ Ｑ端子２５から電力が供給されるａＶ
ｌｌＥ１３供給電圧は単一段インバータ２６を動作する
。従って、そのインバータ出力は、ＯＮ信号を表わし、
それは、本回路がスイッチオンされる場合に高状態であ
る。Ｖ Ｒ１Ｇ端子２５は、更に、トランジスタ１９の
ベースへ直列的に接続されている抵抗２７−２９へ電流
を供給する。トランジスタ３０のベースは、抵抗２７゛
及び２８の接続部へ接続されており、且つそのコレクタ
は抵抗２８と２９の接続部へ接続されている。コンデン
サ３１は、インバータ２６の出力端を、Ｎチャンネルト
ランジスタ３２のゲートへ結合しており、トランジスタ
３２はその制御された導通電極をスパン抵抗２８及び２
９へ接続している。トランジスタ３２は、スイッチとし
て作用し、それはそのゲートが高状態であるとターンオ
ンされ、且つそのゲートが低状態であるとターンオフさ
れる。トランジスタ３３のコレクタは、トランジスタ３
２のゲートへ接続されており、そのエミッタは接地接続
されており、且つそのベースはトランジスタ３０のコレ
クタへ接続されている。トランジスタ３３は、ターンオ
ンされると、コンデンサ３１に対する充電用電流経路を
提供する。トランジスタ３０は、二つのエミッタを有し
ており、その一方は接地接続され、且つ他方はトランジ
スタ３２のゲートへ接続されている。
零入力時条件下において、トランジスタ３２のゲートは
低状態であり、従ってそれは通常オフしている。抵抗２
７を流れる電流は、トランジスタ３０のベースを■ａｔ
ヘプルアップし、それをターンオンさせる。好適実施例
における場合のように、Ｖ□。が約５．２ｖであると、
抵抗２７を横断しての電圧が約４．５ｖであることを理
解することが可能である。従って、４５にΩの抵抗は、
約１００μＡの電流を通過させ、それは主にトランジス
タ３０のコレクタ内を流れる。抵抗２８が好適実施例に
おける如く約１．２にΩであると、それは約１２０ｍＶ
の電圧降下を発生する。従って、トランジスタ３０のコ
レクタは、約５８０ｍＶにあり、それは低レベルにおい
てトランジスタ１９及び３３をターンオンさせるのに充
分である。（注意すべきことであるが、トランジスタ１
９及び３３の両方は、それらのベースをトランジスタ３
０のコレクタへ結合させている。）トランジスタ１９の
ベースへ流れる電流は、非常に小さいので、抵抗２９を
横断して認知可能な電圧降下が発生することはない、ト
ランジスタ１９゜３０．３３の全ては、同一の面積であ
り、抵抗２８を横断しての電圧降下は、トランジスタ３
０とトランジスタ１９及び３３の各々との間に八ｖ１を
導入する。３００°Ｋにおいて、このようなΔ■、は、
１００対１の相体的電流密度となる。従って、トランジ
スタ１９内をＬｕＡの電流が流れる。同一の値の電流が
トランジスタ３３内を流れようとし、それはトランジス
タ３２のゲートを低レベルに保持すべく作用する。
低状態であり、従ってそれは通常オフしている。抵抗２
７を流れる電流は、トランジスタ３０のベースを■ａｔ
ヘプルアップし、それをターンオンさせる。好適実施例
における場合のように、Ｖ□。が約５．２ｖであると、
抵抗２７を横断しての電圧が約４．５ｖであることを理
解することが可能である。従って、４５にΩの抵抗は、
約１００μＡの電流を通過させ、それは主にトランジス
タ３０のコレクタ内を流れる。抵抗２８が好適実施例に
おける如く約１．２にΩであると、それは約１２０ｍＶ
の電圧降下を発生する。従って、トランジスタ３０のコ
レクタは、約５８０ｍＶにあり、それは低レベルにおい
てトランジスタ１９及び３３をターンオンさせるのに充
分である。（注意すべきことであるが、トランジスタ１
９及び３３の両方は、それらのベースをトランジスタ３
０のコレクタへ結合させている。）トランジスタ１９の
ベースへ流れる電流は、非常に小さいので、抵抗２９を
横断して認知可能な電圧降下が発生することはない、ト
ランジスタ１９゜３０．３３の全ては、同一の面積であ
り、抵抗２８を横断しての電圧降下は、トランジスタ３
０とトランジスタ１９及び３３の各々との間に八ｖ１を
導入する。３００°Ｋにおいて、このようなΔ■、は、
１００対１の相体的電流密度となる。従って、トランジ
スタ１９内をＬｕＡの電流が流れる。同一の値の電流が
トランジスタ３３内を流れようとし、それはトランジス
タ３２のゲートを低レベルに保持すべく作用する。
端子２３におけるＯＮ信号を低下させることにより本回
路をスイッチオンさせる場合、過渡的間隔が以下の如く
に喚起される０本回路がオフされており今スイッチオン
されるものと仮定する。従って、０ＭＯ５Ｔ１３のゲー
トは低状態にあり、且つそれがプルアップされて本回路
をターンオンさせる。この時点において、インバータ２
６の出力は低状態から高状態へ移行する。コンデンサ３
１は、この正の過渡的状態をトランジスタ３２のゲート
へ供給し、該トランジスタを完全にターンオンさせる。
路をスイッチオンさせる場合、過渡的間隔が以下の如く
に喚起される０本回路がオフされており今スイッチオン
されるものと仮定する。従って、０ＭＯ５Ｔ１３のゲー
トは低状態にあり、且つそれがプルアップされて本回路
をターンオンさせる。この時点において、インバータ２
６の出力は低状態から高状態へ移行する。コンデンサ３
１は、この正の過渡的状態をトランジスタ３２のゲート
へ供給し、該トランジスタを完全にターンオンさせる。
このスイッチ動作は、トランジスタ１９のベースを、ト
ランジスタ３０のベースへ直接的に結合させる。抵抗２
９が作用して、トランジスタ１９のベースを、トランジ
スタ３０のコレクタ及びトランジスタ３３のベースから
分離し、トランジスタ３３のベースにおけるこのバイア
ス電圧を比較的一定の状態とさせる。トランジスタ１９
及び３０は同一の面積であり、且つ１００μＡの電流が
トランジスタ３０内を流れるので、トランジスタ１９は
、ｌＯＯμＡの電流を通過させ、それは零入力時の電流
の１００倍である。
ランジスタ３０のベースへ直接的に結合させる。抵抗２
９が作用して、トランジスタ１９のベースを、トランジ
スタ３０のコレクタ及びトランジスタ３３のベースから
分離し、トランジスタ３３のベースにおけるこのバイア
ス電圧を比較的一定の状態とさせる。トランジスタ１９
及び３０は同一の面積であり、且つ１００μＡの電流が
トランジスタ３０内を流れるので、トランジスタ１９は
、ｌＯＯμＡの電流を通過させ、それは零入力時の電流
の１００倍である。
従って、差動増幅器１４は、ＤＭＯ５７１３のゲート上
の電荷を変化させるためにその零入力時電流能力の１０
０倍を有し、従って極めて迅速にターンオンする。トラ
ンジスタ１９内の電流はこの過渡的条件においてブース
トされるが、トランジスタ３３は、未だに、そのベース
をトランジスタ３０のコレクタへ接続したままであるこ
とを理解することが可能である。従って、トランジスタ
３３は、その公称的ｌμＡの電流を導通させ、それはコ
ンデンサ３１を一定且つ直線的割合で充電すべく作用す
る。このコンデンサの電荷は、次式の如く時間ｔ（μ・
秒）に亘って発生する。
の電荷を変化させるためにその零入力時電流能力の１０
０倍を有し、従って極めて迅速にターンオンする。トラ
ンジスタ１９内の電流はこの過渡的条件においてブース
トされるが、トランジスタ３３は、未だに、そのベース
をトランジスタ３０のコレクタへ接続したままであるこ
とを理解することが可能である。従って、トランジスタ
３３は、その公称的ｌμＡの電流を導通させ、それはコ
ンデンサ３１を一定且つ直線的割合で充電すべく作用す
る。このコンデンサの電荷は、次式の如く時間ｔ（μ・
秒）に亘って発生する。
尚、Ｃは容量値（ｐＦ）であり、ΔＶは電荷変化（Ｖ）
であり、且つＩは電流（μＡ）である。
であり、且つＩは電流（μＡ）である。
従って、９ｐＦのコンデンサを使用する好適実施例は、
約３０μ秒の過渡的タイミングを与える。このような時
間間隔において、ＤＭＯＳＴＬ３の寄生容量２２は、完
全にターンオンすることが可能であり、且つそのターン
オンが完了する。
約３０μ秒の過渡的タイミングを与える。このような時
間間隔において、ＤＭＯＳＴＬ３の寄生容量２２は、完
全にターンオンすることが可能であり、且つそのターン
オンが完了する。
コンデンサ３１が充電された後に、トランジスタ３２が
ターンオフし、且つ本回路はその零入力時条件へ復帰し
、且つ本回路がオンしている限りその状態に留まる。し
かしながら、本回路がその後スイッチオフされると、コ
ンデンサ３１は、トランジスタ３２のゲートノードを負
へ駆動しようとする。このようなＩＣにおける負の電圧
は不所望である。これは、トランジスタ３０の二番目（
又は上側）エミッタが効果を発揮する点である。それは
、トランジスタ３２のゲートを接地電位近くにクランプ
すべく作用する。なぜならば、それは、そのベース電位
以下のＶ、へ駆動される場合に、導通状態となるからで
ある。従って、本回路がターンオフされた後の短い期間
以外においては、トランジスタ３０における第二エミッ
タは不活性である。
ターンオフし、且つ本回路はその零入力時条件へ復帰し
、且つ本回路がオンしている限りその状態に留まる。し
かしながら、本回路がその後スイッチオフされると、コ
ンデンサ３１は、トランジスタ３２のゲートノードを負
へ駆動しようとする。このようなＩＣにおける負の電圧
は不所望である。これは、トランジスタ３０の二番目（
又は上側）エミッタが効果を発揮する点である。それは
、トランジスタ３２のゲートを接地電位近くにクランプ
すべく作用する。なぜならば、それは、そのベース電位
以下のＶ、へ駆動される場合に、導通状態となるからで
ある。従って、本回路がターンオフされた後の短い期間
以外においては、トランジスタ３０における第二エミッ
タは不活性である。
１体１
添付の図面に示した回路を、従来のリニアシリコン、モ
ノリシック、ブレーナ、エピタキシャル、ＰＮ接合分離
型構成に基づいて適合型ＣＭＯ８／リニア製造プロセス
を使用して構成した。ＤＭＯＳＴパワー装置はＰＮ接合
分離型であり、且つ他のＭＯ５装置は従来のものである
。以下の表に示した部品を使用した。
ノリシック、ブレーナ、エピタキシャル、ＰＮ接合分離
型構成に基づいて適合型ＣＭＯ８／リニア製造プロセス
を使用して構成した。ＤＭＯＳＴパワー装置はＰＮ接合
分離型であり、且つ他のＭＯ５装置は従来のものである
。以下の表に示した部品を使用した。
これらのＮＰＮ トランジスタの全ては、βイ直が１０
０を超えるものであった。ＤＭＯＳＴ１３は、約０，８
Ωの直列オン抵抗を持っており、約ＩＡの電流能力を持
っており、且つ約１７５９Ｆの全寄生ゲート容量を有し
ていた。供給電圧は約１２Ｖであり、且つＶａｏｏｓｖ
は約３２Ｖであった。■□。は約５．２ｖにおいて動作
された。過渡的間隔は約３０μ秒であり、その期間中、
ＤＭＯ３７１３は完全にターンオンされた。出力駆動
においては、負荷に依存して、本回路はこの過渡的間隔
の期間中に、端子１２をＶ３の最大で８２０ｍＶ以内ヘ
ブルアップすることが可能であった。
０を超えるものであった。ＤＭＯＳＴ１３は、約０，８
Ωの直列オン抵抗を持っており、約ＩＡの電流能力を持
っており、且つ約１７５９Ｆの全寄生ゲート容量を有し
ていた。供給電圧は約１２Ｖであり、且つＶａｏｏｓｖ
は約３２Ｖであった。■□。は約５．２ｖにおいて動作
された。過渡的間隔は約３０μ秒であり、その期間中、
ＤＭＯ３７１３は完全にターンオンされた。出力駆動
においては、負荷に依存して、本回路はこの過渡的間隔
の期間中に、端子１２をＶ３の最大で８２０ｍＶ以内ヘ
ブルアップすることが可能であった。
以上、本発明の具体的実施の態様について詳細に説明し
たが１本発明はこれら具体例にのみ限定されるべきもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形が可能であることは勿論である。
たが１本発明はこれら具体例にのみ限定されるべきもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形が可能であることは勿論である。
第１図は１本発明の一実施例に基づいて構成された回路
を示した概略図、である。 ｌ ２ ： ｌ ３ ： １４ ： ｌ ５ ： １６ ： （符号の説明） 出力端子 ＭＯ３Ｔ 差動増幅器 ■、。。３□端子 電濃ミラー負荷
を示した概略図、である。 ｌ ２ ： ｌ ３ ： １４ ： ｌ ５ ： １６ ： （符号の説明） 出力端子 ＭＯ３Ｔ 差動増幅器 ■、。。３□端子 電濃ミラー負荷
Claims (1)
- 【特許請求の範囲】 １、寄生ゲート容量を持ったパワーＤＭＯＳＴが制御信
号に応答してスイッチオン及びスイッチオフされるＤＭ
ＯＳＴドライバ回路において、前記ＤＭＯＳＴゲートへ
結合されており前記制御信号に応答して本回路をオフ状
態及びオン状態とさせる手段、前記制御信号オン状態直
後の期間において前記制御信号に応答して過渡的間隔を
発生する手段、前記ＤＭＯＳＴターンオン時間が減少さ
れるように前記過渡的間隔期間中に前記ＤＭＯＳＴのゲ
ート駆動を増加させる手段、を有することを特徴とする
ＤＭＯＳＴドライバ回路。 ２、特許請求の範囲第１項において、前記増加したゲー
ト駆動が電流源によって達成されることを特徴とするＤ
ＭＯＳＴドライバ回路。 ３、特許請求の範囲第２項において、前記過渡的時間期
間が前記パワーＤＭＯＳＴ寄生容量がターンオンレペル
へ駆動されるのに充分な時間を与えるべく制御されてい
ることを特徴とするＤＭＯＳＴドライバ回路。 ４、特許請求の範囲第２項において、前記 ゲート駆動が、一定入力電流で電流ミラー入力として動
作する第二トランジスタへペースを結合した第一トラン
ジスタ、前記第一トランジスタが前記第二トランジスタ
よりも一層低い制御された電流で動作するようにΔＶ＿
Β＿Σが発生されるべく前記第二トランジスタよりも低
いベース電圧において前記第一トランジスタを動作させ
る手段を有するテール電流源を持った差動増幅器により
動作することを特徴とするＤＭＯＳＴドライバ回路。 ５、特許請求の範囲第４項において、本回路内にスイッ
チが組込まれており、前記ΔＶ＿Β＿Σは、前記スイッ
チがオンであり且つ前記第一トランジスタが増加した電
流で動作する場合には、バイパスされることを特徴とす
るＤＭＯＳＴドライバ回路。 ６、特許請求の範囲第５項において、前記スイッチは、
本回路のターンオン直後の時間増分の間ターンオンされ
ることを特徴とするＤＭＯＳＴドライバ回路。 ７、特許請求の範囲第６項において、前記時間増分は、
制御された電流で動作される第三トランジスタを介して
充電されるコンデンサによって発生されることを特徴と
するＤＭＯＳＴドライバ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US35312389A | 1989-05-17 | 1989-05-17 | |
| US353,123 | 1989-05-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036121A true JPH036121A (ja) | 1991-01-11 |
Family
ID=23387856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2125642A Pending JPH036121A (ja) | 1989-05-17 | 1990-05-17 | 迅速なターンオン及び低零入力時電流を有するｄｍｏｓｔドライバ用同期型電流ブースト |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0398170A3 (ja) |
| JP (1) | JPH036121A (ja) |
| KR (1) | KR900019384A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007252719A (ja) * | 2006-03-24 | 2007-10-04 | Fujika:Kk | 発射器具 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2689708B2 (ja) * | 1990-09-18 | 1997-12-10 | 日本モトローラ株式会社 | バイアス電流制御回路 |
| US5177374A (en) * | 1990-10-03 | 1993-01-05 | International Business Machines Corporation | Current mode gate drive for power mos transistors |
| EP0555648A3 (en) * | 1992-01-16 | 1994-09-28 | Kopp Heinrich Ag | Circuit for controlling field-controlled power switches |
| US6407594B1 (en) | 1993-04-09 | 2002-06-18 | Sgs-Thomson Microelectronics S.R.L. | Zero bias current driver control circuit |
| DE69428782T2 (de) * | 1994-05-25 | 2002-05-08 | St Microelectronics Srl | Anstiegszeitsteuerung und Optimierung des Leistungsverbrauchs in einer Leistungsstufe |
| US6509781B2 (en) * | 2001-03-20 | 2003-01-21 | Koninklijke Philips Electronics N.V. | Circuit and method for controlling a dynamic, bi-directional high voltage analog switch |
| GB2449063A (en) | 2007-04-27 | 2008-11-12 | Cambridge Semiconductor Ltd | A saturation control loop for a BJT or IGBT in a switching power supply |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4471245A (en) * | 1982-06-21 | 1984-09-11 | Eaton Corporation | FET Gating circuit with fast turn-on capacitor |
| JPS5997223A (ja) * | 1982-11-27 | 1984-06-05 | Nissan Motor Co Ltd | 負荷駆動回路 |
| DE3405936A1 (de) * | 1984-02-18 | 1985-08-22 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Einrichtung zur ansteuerung eines leistungs-feldeffekt-schalttransistors |
| US4553082A (en) * | 1984-05-25 | 1985-11-12 | Hughes Aircraft Company | Transformerless drive circuit for field-effect transistors |
| US4603269A (en) * | 1984-06-25 | 1986-07-29 | Hochstein Peter A | Gated solid state FET relay |
| FR2596931B1 (fr) * | 1986-04-04 | 1993-03-26 | Thomson Csf | Multiplicateur de tension continue pouvant etre integre a une structure semi-conductrice |
| JPS6422109A (en) * | 1987-07-16 | 1989-01-25 | Nec Corp | Semiconductor device |
| IT1216481B (it) * | 1988-02-29 | 1990-03-08 | Sgs Thomson Microelectronics | Potenza. dispositivo circuitale a basso assorbimento per comandare in accensione un transistore di |
| US4888505A (en) * | 1988-05-02 | 1989-12-19 | National Semiconductor Corporation | Voltage multiplier compatible with a self-isolated C/DMOS process |
| US4803612A (en) * | 1988-06-08 | 1989-02-07 | National Semiconductor Corporation | Clock ripple reduction in a linear low dropout C/DMOS regulator |
-
1990
- 1990-05-11 EP EP19900108868 patent/EP0398170A3/en not_active Ceased
- 1990-05-16 KR KR1019900006964A patent/KR900019384A/ko not_active Application Discontinuation
- 1990-05-17 JP JP2125642A patent/JPH036121A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007252719A (ja) * | 2006-03-24 | 2007-10-04 | Fujika:Kk | 発射器具 |
| JP4686389B2 (ja) * | 2006-03-24 | 2011-05-25 | 株式会社フジカ | 発射器具 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900019384A (ko) | 1990-12-24 |
| EP0398170A2 (en) | 1990-11-22 |
| EP0398170A3 (en) | 1991-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0630030B2 (ja) | 直流電圧調整装置 | |
| US5317254A (en) | Bipolar power supply | |
| JPH0677741A (ja) | Ｍｏｓパワートランジスタの最大電流を制御するための回路 | |
| US4471245A (en) | FET Gating circuit with fast turn-on capacitor | |
| JPH036121A (ja) | 迅速なターンオン及び低零入力時電流を有するｄｍｏｓｔドライバ用同期型電流ブースト | |
| JPH03185916A (ja) | パワーｆｅｔ用適応ゲート充電回路 | |
| JPS5989573A (ja) | 電子スイツチ装置 | |
| US4115707A (en) | Circuit for single-line control of GTO controlled rectifier conduction | |
| US7102335B1 (en) | Rail—rail current sense amplifier | |
| JPH07212156A (ja) | リミッタ回路 | |
| JPH0732362B2 (ja) | Ｔｔｌ型ゲート用可変スピードアツプ回路 | |
| EP0343731B1 (en) | Unity-gain current-limiting circuit | |
| US5140515A (en) | Inductive load current controller | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| JP2637294B2 (ja) | センスアンプ回路 | |
| US5939907A (en) | Low power, high speed driving circuit for driving switching elements | |
| JP2002057287A (ja) | 半導体装置 | |
| JPH03100814A (ja) | 定電圧回路 | |
| JPS63314011A (ja) | リミッタ回路 | |
| JP3736453B2 (ja) | 負荷駆動回路 | |
| JP2815434B2 (ja) | 出力回路装置 | |
| JP2661546B2 (ja) | 定電圧電源回路 | |
| JP2618950B2 (ja) | 半導体集積回路における熱遮断回路 | |
| GB2046547A (en) | Circuit for controlling a current source transistor | |
| JPH08331757A (ja) | 過電流制限回路 |