JPH0359708A - 接続制御装置 - Google Patents
接続制御装置Info
- Publication number
- JPH0359708A JPH0359708A JP1196054A JP19605489A JPH0359708A JP H0359708 A JPH0359708 A JP H0359708A JP 1196054 A JP1196054 A JP 1196054A JP 19605489 A JP19605489 A JP 19605489A JP H0359708 A JPH0359708 A JP H0359708A
- Authority
- JP
- Japan
- Prior art keywords
- connection control
- communication
- circuit
- control device
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 17
- 238000012544 monitoring process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ホストコンピュータと端末装置を、オンライ
ン接続により接続するための、接続制御装置に関するも
のである。
ン接続により接続するための、接続制御装置に関するも
のである。
［従来の技術］
従来、オンライン接続制御装置で端末装置を制御してい
る時に、端末装置の故障などにより、端末装置にリセッ
トを掛けるために、オンライン接続制御装置全体にリセ
ットを掛けることが行なわれている。
る時に、端末装置の故障などにより、端末装置にリセッ
トを掛けるために、オンライン接続制御装置全体にリセ
ットを掛けることが行なわれている。
［発明が解決しようとしている課題］
しかしながら、上記従来例では、オンライン状態でリセ
ットを行なうと、ホストコンピュータにまで影響が及ん
でしまうという問題があった。
ットを行なうと、ホストコンピュータにまで影響が及ん
でしまうという問題があった。
［課題を解決するための手段及び作用］本発明によれば
、ホスト機能を有する情報処理装置と、該情報処理装置
と情報の授受を行なう単数または複数の端末装置の各々
との接続を制御する接続制御装置において、接続制御装
置全体を初期化する全体初期化手段と、前記単数または
複数の端末装置のいずれかと、前記情報処理装置とが通
信中であるか否かを判断する判断手段と、前記判断手段
によって通信中と判断された場合に、前記全体初期化手
段を無効とする様に制御する制御手段とを有することに
より、通信中に接続制御装置全体が初期化されることを
防止可能としたものである。
、ホスト機能を有する情報処理装置と、該情報処理装置
と情報の授受を行なう単数または複数の端末装置の各々
との接続を制御する接続制御装置において、接続制御装
置全体を初期化する全体初期化手段と、前記単数または
複数の端末装置のいずれかと、前記情報処理装置とが通
信中であるか否かを判断する判断手段と、前記判断手段
によって通信中と判断された場合に、前記全体初期化手
段を無効とする様に制御する制御手段とを有することに
より、通信中に接続制御装置全体が初期化されることを
防止可能としたものである。
［実施例］
第１図は、本発明の１実施例のブロック図であり、図中
、０は各種情報を処理し、他の機器に命令を与えるホス
トコンピュータであり、オンライインインターフェース
１を介して、他の機器とデータや制御信号をやりとりす
る。２は内部バスであり、各機器間での信号の授受に用
いられる。
、０は各種情報を処理し、他の機器に命令を与えるホス
トコンピュータであり、オンライインインターフェース
１を介して、他の機器とデータや制御信号をやりとりす
る。２は内部バスであり、各機器間での信号の授受に用
いられる。
６．７．８はそれぞれ独立に印刷を行なうプリンタであ
る。
る。
３．４．５はデバイス制御部であり、それぞれプリンタ
６．７．８を制御する。９．１Ｏ１１１は主制御部であ
り、各種制御を司る。１２．１３．１４はそれぞれデバ
イス制御部３．４．５をリセットするためのリセット回
路であり、１５．１６．１７はそれぞれデバイス制御部
３．４．５でのメモリエラーの発生を検出するためのメ
モリエラー検出器である。また、１８は、通信状態であ
るか否かを知るための通信監視回路、１９は、デバイス
制御部３〜５の全てをリセットするための全体リセット
回路である。
６．７．８を制御する。９．１Ｏ１１１は主制御部であ
り、各種制御を司る。１２．１３．１４はそれぞれデバ
イス制御部３．４．５をリセットするためのリセット回
路であり、１５．１６．１７はそれぞれデバイス制御部
３．４．５でのメモリエラーの発生を検出するためのメ
モリエラー検出器である。また、１８は、通信状態であ
るか否かを知るための通信監視回路、１９は、デバイス
制御部３〜５の全てをリセットするための全体リセット
回路である。
上記構成を持つ実施例の接続制御装置におけるリセット
動作について、以下に説明する。
動作について、以下に説明する。
ホストコンピュータＯのチャネルのＢＵＳケーブルとＴ
ＡＧケーブルは、オンラインインターフェース１に接続
される。一般に、ＢＵＳケーブルはデータの送受信に使
われ、ＴＡＧケーブルは制御信号の送受信に使われる。
ＡＧケーブルは、オンラインインターフェース１に接続
される。一般に、ＢＵＳケーブルはデータの送受信に使
われ、ＴＡＧケーブルは制御信号の送受信に使われる。
オンラインインターフェース１でホストコンピュータＯ
から受信されたデータには、送信先のデバイスのアドレ
スが指定されている。
から受信されたデータには、送信先のデバイスのアドレ
スが指定されている。
第１図において、デバイス制御部３．４．５のアドレス
を、それぞれり、Ｍ、Ｎとすると、例えば、アドレスＭ
のデータはデバイス制御部４に送られ、次いでプリンタ
７に送られる。
を、それぞれり、Ｍ、Ｎとすると、例えば、アドレスＭ
のデータはデバイス制御部４に送られ、次いでプリンタ
７に送られる。
一般に、デバイスに比べ、ホストコンピュータのＣＰＵ
の処理速度は数段速いため、本実施例において、デバイ
ス制御部３．４．５に次々とデータが送られ、プリンタ
６．７．８が一斉に印刷動作に入ることも可能である。
の処理速度は数段速いため、本実施例において、デバイ
ス制御部３．４．５に次々とデータが送られ、プリンタ
６．７．８が一斉に印刷動作に入ることも可能である。
ここで、デバイス制御部３．４．５には、それぞれリセ
ット回路１２．１３．１４及び、メモリエラー検出器１
５．１６．１７が設けられているので、例えばデバイス
制御部３でメモリエラーが発生すれば、メモリエラー検
出器１５で検出され、リセット回路９がデバイス制御部
３にリセットを掛ける。
ット回路１２．１３．１４及び、メモリエラー検出器１
５．１６．１７が設けられているので、例えばデバイス
制御部３でメモリエラーが発生すれば、メモリエラー検
出器１５で検出され、リセット回路９がデバイス制御部
３にリセットを掛ける。
方、デバイス制御部４．５は正常動作を続けることがで
きる。他のデバイス制御部をリセットする場合も同様で
ある。
きる。他のデバイス制御部をリセットする場合も同様で
ある。
次に、全体リセット回路の動作について説明する。全体
リセット回路によるリセットの実行が指示されると、通
信監視回路１８でホストコンピュータ０とプリンタ６．
７．８のいずれかとの間で、通信が行なわれているか否
かを判断し、通信中の場合は、全体リセット回路１９を
動作させず、通信中でない時のみ、全体リセット回路１
９を有効に動作させる。尚、全体リセット回路１９は、
コマンドあるいは外部スイッチにより、作動するものと
する。
リセット回路によるリセットの実行が指示されると、通
信監視回路１８でホストコンピュータ０とプリンタ６．
７．８のいずれかとの間で、通信が行なわれているか否
かを判断し、通信中の場合は、全体リセット回路１９を
動作させず、通信中でない時のみ、全体リセット回路１
９を有効に動作させる。尚、全体リセット回路１９は、
コマンドあるいは外部スイッチにより、作動するものと
する。
上記実施例では、オンライン接続されるデバイスは全て
プリンタとしたが、他のデバイスでもよく、複数種のデ
バイスが混在してもよい。
プリンタとしたが、他のデバイスでもよく、複数種のデ
バイスが混在してもよい。
また、通信監視回路は、オンライン／オフライン切換ス
イッチで構成し、オフラインの時のみ、全体リセット回
路を有効としてもよい。
イッチで構成し、オフラインの時のみ、全体リセット回
路を有効としてもよい。
上記実施例では、エラー検出器はメモリエラー検出器と
したが、他のエラー検出器でもよく、また、複数種のエ
ラーが検出できる機能を有していてもよい。
したが、他のエラー検出器でもよく、また、複数種のエ
ラーが検出できる機能を有していてもよい。
また、各デバイス制御部に対するリセット回路は、上記
実施例のごとくエラー検出器のエラー検出により自動的
に作動するもののほか、各デバイス制御部に直接操作可
能なスイッチを設しフ、このスイッチにより作動するよ
うにしてもよい。更に、自動・手動のどちらでも作動可
能な仕様にしてもよい。
実施例のごとくエラー検出器のエラー検出により自動的
に作動するもののほか、各デバイス制御部に直接操作可
能なスイッチを設しフ、このスイッチにより作動するよ
うにしてもよい。更に、自動・手動のどちらでも作動可
能な仕様にしてもよい。
［発明の効果］
以上説明したように、本発明によれば、接続制御装置全
体をリセットするための全体リセット回路を、いずれか
の端末装置がホストコンピュータと通信中の場合には、
その動作を無効とすることにより、通信中の端末がある
時に、誤って接続制御装置全体がリセットされることを
防止する効果がある。
体をリセットするための全体リセット回路を、いずれか
の端末装置がホストコンピュータと通信中の場合には、
その動作を無効とすることにより、通信中の端末がある
時に、誤って接続制御装置全体がリセットされることを
防止する効果がある。
第１図は、本発明の１実施例のブロック図である。
Ｏ・・・・ホストコンピュータ
ト・・・オンラインインターフェース
２・・・・内部バス
３．４・、５・・・デバイス制御部
６．７．８・・・プリンタ
１１・・・王制ｉ卸部
１４・・・リセット回路
１７・・・メモリエラー検出器
通信監視回路
全体リセット回路
Claims (2)
- （１）ホスト機能を有する情報処理装置と、該情報処理
装置と情報の授受を行なう単数または複数の端末装置の
各々との接続を制御する接続制御装置において、 接続制御装置全体を初期化する全体初期化手段と、 前記単数または複数の端末装置のいずれかと、前記情報
処理装置とが通信中であるか否かを判断する判断手段と
、 前記判断手段によって通信中と判断された場合に、前記
全体初期化手段を無効とする様に制御する制御手段とを
有することを特徴とする接続制御装置。 - （２）前記単数または複数の端末装置に対応する単数ま
たは複数の接続制御手段の各々を初期化する初期化手段
を有することを特徴とする請求項１記載の接続制御装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196054A JPH0359708A (ja) | 1989-07-27 | 1989-07-27 | 接続制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196054A JPH0359708A (ja) | 1989-07-27 | 1989-07-27 | 接続制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0359708A true JPH0359708A (ja) | 1991-03-14 |
Family
ID=16351433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1196054A Pending JPH0359708A (ja) | 1989-07-27 | 1989-07-27 | 接続制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0359708A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100896096B1 (ko) * | 2001-06-20 | 2009-05-06 | 다이니폰 인사츠 가부시키가이샤 | 전지용 포장재료 |
-
1989
- 1989-07-27 JP JP1196054A patent/JPH0359708A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100896096B1 (ko) * | 2001-06-20 | 2009-05-06 | 다이니폰 인사츠 가부시키가이샤 | 전지용 포장재료 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0359708A (ja) | 接続制御装置 | |
| JPH0359744A (ja) | 接続制御装置 | |
| JPS61295738A (ja) | 伝送制御装置 | |
| JP3107521B2 (ja) | プリンタ制御装置 | |
| JPS589458B2 (ja) | デ−タ処理システムにおけるタイマ制御方式 | |
| JPS6057091B2 (ja) | 共通メモリの記憶保護方式 | |
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JPS6023382B2 (ja) | 共有入出力バス制御装置 | |
| JPS60136452A (ja) | 予備切替制御方式 | |
| JPH0537308Y2 (ja) | ||
| JP2778691B2 (ja) | バス監視回路 | |
| JPH02271449A (ja) | バス障害検出方式 | |
| JP2725107B2 (ja) | 割り込み装置 | |
| JP2642489B2 (ja) | マルチポート切換え制御方式 | |
| JP2893033B2 (ja) | Ｄｍａチャネル識別制御方式 | |
| JPS6137660B2 (ja) | ||
| JPH0264829A (ja) | スレーブボード障害通知方式 | |
| JPH08249200A (ja) | 冗長系計算機システム | |
| JPS62120536A (ja) | コンソ−ルインタフエ−ス | |
| JP2000322218A (ja) | 印刷装置 | |
| JPS62205420A (ja) | プリンタ診断方式 | |
| JPH01269581A (ja) | プリンタ | |
| JPH05165583A (ja) | ポート切替装置 | |
| JPH04302021A (ja) | 印字装置 | |
| JPS62182960A (ja) | 入出力制御装置の接続検知装置 |