JPH0357029A - デバッグ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分ＩＦ］ 本発明は、デバッグ技術さらにはデバッグ対象とされる
マイクロコンピュータ・システｌ１を評価する技術に関
し、例えばエミュレータに適用してイ』′効な技術に関
するものである。

［従来の技術］ マイクロコンピュータ応用機器の開発において、その応
用システムのデバッグやそのシステムの詳細な評価を行
なうため，インサーキット・エミュレータが使用されて
いる。インサーキット・エミュレータは、ソフトウエア
開発用の親計算機（ホストコンピュータ）やコンソール
などからむるシステム開発装置と開発中の応用機器との
間に接続され、その応用機器に含まれるマイクロコンピ
ュータ（以下ターゲットコンピュータと材：する）の機
能を代行する一方でデバッガーとしての機能を持つ。

斯るインサーキット・エミュレー夕は、その本体から延
長されたケーブルの先端のプラグが、応用機器に設けら
れたターゲットマイクロコンピュータ用ソケットに結合
されることにより、エミュレーション用マイクロコンピ
ュータがターゲットマイクロコンピュータの機能を代行
するようなエミュレーション機能を価える．更に、エミ
ュレーション実行中に各種データやステータス信号など
を実峙間でサンプリングし，それをトレースメモリ部な
どに格納する丈時間トレース機能や，エミュレーション
用マイクロコンピュータによる応用機器の制御動作をｆ
：．質的に停止させるブレーク機能等各種デバッグ機能
を備えている（昭和５６年１１月３０日オーム社発行、
ｒＬＳＩハンドブックＪ　Ｐ５６２〜Ｐ５６３参照）． ところで，従来のエミュレータではトレース機能により
トレースする信号は、スレーブマイクロコンピュータの
アドレスバス，データバスやステータス信シ冫など基本
クロックに同期した｛ｉｉ　珍である。また、サンプリ
ングタイミングも上記基本クロックに同期させていた。

さらに、ブレーク機能における応用機器の制御動作の伴
止の条イ′１もスレーブマイクロコンピュータの７１−
レスバス，データパスやステータス信号などの組合せた
ものであった． ［発明が解決しようとする問題点］ 上記のように従来のエミュレータでは，トレース機能や
ブレーク機能をターゲットマイクロコンピュータのアド
レスバス、データパス，ステータス｛ｉ　ｒ；，などの
基本クロツクに同期した信４〕を川いて実現している．
そのため、最近のマイクロコンピュータのように，ＤＭ
ＡＣ　（ダイレクト・メモリ・アクセス・コントロール
）機能やシリアル通｛３機能などが付加されていろもの
は、それらの機能が通幇、基本クロックとは非同期で動
イ１するので，従来のエミュレータにおいては非同期の
機能に関するトレースやブレークが的確に行ね・えず、
デバッグ効率が向上しなくなるおそれがあることが明ら
かになった． 本発明の目的は、ターゲットマイクロコンピュータの基
本クロックとは非同期の信号をトレースしたり、あるい
は、非同期の信号に基づいてプログラムをブレークでき
るようにして、デバッグ効率を向上させることができる
ようなエミュレー夕を堤供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図而から明らかに
なるであろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば，下記のとおりである．すなわち、ターゲ
ットマイクロコンピュータの基本クロックとは非同期の
信号をそれに同期したクロツクにてサンプリングするト
レース用メモリをエミュレータに付加し、非同期信号を
トレースするメモリにターゲットマイクロコンピュータ
から出力されるアドレス等のプログラム実行状態を示す
情報も保持させるようにするものである。

［作用］ 上記した手段によれば，シリアル通信機能のようなター
ゲットマイクロコンピュータの基本クＯックとは非同期
で動作する信号を、その非同ｊｌｌｌ　ｆ，ｇ動作クロ
ックでサンプリングし、トレース用メモリに格納できる
。また、そのメモリには、ターゲットマイクロコンピュ
ータのアドレスバス等の情報も格納されているため、タ
ーゲットマイクロコンピュータの実行しているプログラ
ムの状態と対応して非同期信号をトレースでき，それに
よって、シリアル通信機能を制御しているプログラムの
デバノグも可能となり，ターゲットマイクロコンピュー
タを含んだ応用機器のデバッグ効率のｌｉ’＋Ｊ　ｉ：
を図るという上記目的を達或することができる。

［実施例］ 以下、本発明の一実施例を図面を用いて説明する。第１
図には、本発明をエミュレー夕に適用した場合の実施例
が示されており，それらの回路は、特に制限されないが
、公知の半導体集積回路製造技術によって形成されてい
る． 第１図に示されるエミュレータには、ユーザによって開
発されたマイクロコンピュータ応用機器に含まれている
ターゲットマイクロコンピュータの機能を代行してその
応用機器の動作制御即ちエミュレーションを行なうため
のスレーブマイクロコンピュータＳ　Ｍ　Ｃ　ｔＪと、
各種デバッグ機能を達成するための制御を司るマスクマ
イクロコンピュータＭＭＣＵが含まれる。上記スレーブ
マイクロコンピュータＳＭＣＵは、代行制御という性質
上、少なくとも図示しないユーザシステム内のターゲン
トマイクロコンピュータと同等の機能を有し、スレーブ
データパスＳＤＲ、スレーブアドレスバスＳＡＢ、及び
スレーブ制御バス（図示省Ｗ８）を内ノ式してＩ戊るケ
ーブルによってマイクロコンピュータ応用機器のターゲ
ットマイクロコンピュータ搭載エリア（ソケット）に接
続されている。

マイクロコンピュータ応用機器にはそのシステム構成に
応じて種々のデバイスが搭載され、それらは、ユーザプ
ログラムに基づいて動作されるスレーブマイクロコンピ
ュータＳＭＣＵの代行制御を受けるようにむっている。

エミュレー夕に接続されてシステムデバッグや評価の対
独となろマイクロコンピュータ応用機器は、未だシステ
ｌ、開発途中にあるから、その開発途−トのマイグロコ
ンピュータ応用機器には，その動作に必要な充分な数の
ユーザメモリが搭載されていない場合がある。そのため
エミュレータには、ユーザメモリの不足分を補うための
ユーザ代行メモリＳＭが用意され，上記スレーブマイク
ロコンピュータＳＭＣＵ、マスタマイクロコンピュータ
ＭＭＣＵのいずれの側からもアクセスできるように，ア
トレスマルチプレクサＡ−ＭＰＸＩおよびデータマルチ
プレクサ１）　−　Ｍ　Ｐ　Ｘ上を介してマスク側とス
レーブ側のアドレスバスＭＡＩ３とＳＡＢおよびデータ
バスＭＤＢとＳＤＢに接続されている．このユーザ代行
メモリＳＭはＲＡＭ　（ランダム・アクセス・メモリ）
のような書換え「げ能な半導体記ｔｅ装置によって構成
されている。

本実施例のエミュレータは、エミュレーション実行中に
各種データやステータス信号などを基本クロックに同期
してプローブによってサンプリングし、それをトレース
用メモリなどに格納するリアルタイムトレース回路ＴＲ
Ｃおよびスレーブマイク口コンピュータＳＭＣＵによる
応用機器の制御動作を停止させるブレーク制御回路ＢＲ
Ｋなどを有し、通７１ｔのエミュレータが持つ各種デバ
ッグ機能を備えている。

代行メモリＳＭはもちろんトレース回路ＴＲＣもブレー
ク制御回路ＢＲＫもマスタとスレーブのいずれの側から
もアクセスできるように、エミュレーション制御部と同
様マルチプレクサＡ−ＭＰＸ２，３およびＩ）−ＭＰＸ
２．３を介しテマスタ側バスＭＡＢ，ＭＤＢとスレーブ
側バスＳＡＢ，ＳＤＢに接続されている。

むお，上記リアルタイムトレース回路ＴＲＣはプローブ
によりサンプリングした信診の他、スレーブバスＳＡＢ
，ＳＤＢ上の信騒もトレースできるようにされている． また、図示しないが、マスタおよびスレーブの両方のバ
ス間にターゲットマイクロコンピュータの機能を代行す
るエミュレーション機能を実行するための制御を行なう
エミュレーション制御部が接続され、マスク側のバスＨ
ＡＢ，ＩＩＤＢには親計算機やコンソールとの間でデー
タ通信を行なえるようにするためのシリアルインタフェ
ースが接続されている。

さらに，この実施例のエミュレータには、上記スレーブ
マイクロコンピュータＳＭＣＵの基本クロックとは非同
期に動作するシリアル通信機能のシリアル信号の内容を
トレースするシリアルデータトレース回路ＳＲＴと、そ
のシリアルデータトレース機能を制御する回路が付加さ
れている。本実施例では、スレーブマイクロコンピュー
タＳ　ＭＣＵの基本動作クロックＣＫとは非同期に変化
するシリアル信Ｓ　ＳＤをパラレル信号に変換する直並
列変換回路ＳＰＣと、スレーブマイクロコンピュータＳ
ＭＣＵまたはユーザシステｌ、がら出力されるシリアル
通信用のクロックを監視し、上ｉ己直並列変換回路ＳＰ
Ｃの制御信号φＣや上記シリアルデータトレース回路Ｓ
ＲＴへのサンプリングタイミング信号φＳを作成するス
トローブ作成回路Ｓ　Ｔ　Ｂを設けてある。このサンプ
リングクロツクφＳはマルチブレクサＡ−ＭＰＸを介し
てシリアルデータトレース回路ＳＲＴに供給さ．れ、内
部のアドレスカウンタをインクリメントさせて、並直列
変換回路ＳＰＣで変換されたシリアルデータを取り込む
。

このように、この実施例ではシリアルデータトレース回
路Ｓ　Ｒ　Ｔが、基本クロックＣＫとは非同期のクロツ
クφＳにてサンプリングを行なっているので、ソフトウ
ェアの流れをシリアル通信状態がそれぞれ２つのトレー
ス回路ＴＲＣとＳＲＴ内のメモリに別々に格納されてい
るだけで，同時性が分かりにくい。これを解決するため
，この実施例では、マルチプレクサＤ−ＭＰＸ４を介し
て，リアルタイムトレース回路ＴＲＣにトレースされる
アドレスを、上記パラレル変換後のシリアルデータとと
もにシリアルデータトレース回路ＳＲＴに書き込むよう
に構戊されている． これにより、トレース終了後に、マスタマイクロコンピ
ュータＭＭＣＵがシリアルデータＩ・レース口路Ｓ　Ｒ
　ＴをマルチプレクサＡ−ＭＰＸ４を介してアクセスす
ることでトレースしたシリアルデータとアドレスデータ
を読み出すことで、シリアル通信機能のデータが、プロ
グラムのどの部分でどう変化するかを把握できる． さらにこの実施例では、シリアル信号をパラレルＧＩ４
冫に変換する直並列変換回路ｓｐｃの出力をマルチプレ
クサＡ−１１ＰＸ３を介してブレーク条件判定同路ＢＲ
Ｋに入力し、シリアルデータが所定のデータパターンに
一致したこと等を険出して、スレーブマイクロコンピュ
ータＳＭＣＵに対するブレーク信号を発生するようにし
ている。また、ストローブ作成回ｍｓＴＢにストローブ
４Ｊｉ　ｆヤ送受信データの異常検出を行なう回路を付
加し、その検出信号にて、プログラムのブレークを行な
うようにすると，シリアル機能の評価・デバッグがより
効率良く行なえる。

以上、シリアル通信機能について記したが、それ以外の
ＤＭＡ転送機能など他のマイクロコンビュータの付ｐＡ
機能に適用可能である．以上説明したように上記実施例
は、ターゲットマイクロコンピュータの基本クロックと
は非同期の信号をそれに同期したクロックにて．サンプ
リングするトレース用メモリをエミュレー夕に付加し、
非同期信弼をトレースするメモリにターゲットマイクロ
コンピュータから出力されるアドレス等も保持させるよ
うにしたので、シリアル通信機能の，ようなターゲット
マイクロコンピュータの基本クロックとは非同期で動作
する信号を、その非同期な動作クロックでサンプリング
し，トレース用メモリに格納できる。また、そのメモリ
には、夕一ゲッ１〜マイクロコンピュータのアドレスバ
ス等の情報も格納されているため、ターゲットマイクロ
コンピュータの実行しているプログラムの状態と対応し
て非同期信号をトレースでき，それによって，シリアル
通信機能を制御しているプログラムのデバッグも可能と
なる． また非同期の信珍と予め上記第２マイクロコンピュータ
により設定された値とを比較し，一致を検出した場合に
、上記第１マイクロコンピュータによるプログラムの実
行を中止させる信ｌ・を発生させる制御手段を設けたの
で、シリアル通信のような非同期の機能における所定の
条イ′１の成立によってプログラムの実行を停止させる
ことができるようになる。その結果，エミュレー夕によ
るマイクロコンピュータ応用機器のデバッグ効率が向Ｌ
するという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明１ｊ、上記実施例に限定され
るものではなく，その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば上記実施例で
は、エミュレー夕にシリアル信号のトレース同路を設け
、シリアルイ』−フとともにターゲットマイクロコンピ
ュータから出力されるアドレスもトレースするようにし
ているが、シリアル信ｙのみ｝ヘレースするようにして
もよい。

また、上記実施例では、ユーザプ臼グラムを実行するタ
ーゲットマイノノ口コンピュータとシステム全体を制御
するマス９マイクロコンビコータからなる２ＣＰＵ方式
のエミュレー夕に本発明を適用したが、ターゲットマイ
クロコンピュータのみで全ての制御を行なうＩｃＰＵ方
式のエミュレータについても同様に本発明を適用するこ
とができる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるインサーキットエミ
ュレー夕に適用したものについて説明したが，この発明
はそれに限定されるものでなく、ロジックアナライザの
ようなデバッグッールやシミュレータその他エミュレー
ション機能を有するデータ処理システムに利用すること
ができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、エミュレーション対象となるマイクロコンピ
ュータの基本クロックとは非同期の信号をトレースした
り、あるいは，非同期の信号に基づいてプログラムをブ
レークできるようにして、デバッグ効率を向上させるこ
とができる。

【図面の簡単な説明】

第１図は本発明をエミュレータに適．用した場合の一実
施例を示すブロック図である。 Ｍ　Ｍ　Ｃ　Ｕ・・・・マスタマイクロコンピュータ、
ＳＭ．　Ｃ　ｔＪ・・・・スレーブマイクロコンピュー
タ、ＳＭ・・・・代行メモリ、ＴＲＣ・・・・リアルタ
イムトレース回路、ＢＲＫ・・・・ブレーク制御回路、
ＳＲＴ・・・・シリアルデータトレース同路。

Claims (1)

1. 【特許請求の範囲】 １、デバッグ対象とされる機器のマイクロコンピュータ
   の機能を代行する第１マイクロコンピュータ及びデバッ
   グのための制御を司る第２マイクロコンピュータを有す
   るデバッグ装置であって、上記第１マイクロコンピュー
   タによるプログラムの実行中に、その実行クロックと非
   同期の信号をそれに同期した別のクロックにて、順次取
   り込んで保持する記憶手段を備えていることを特徴とす
   るデバッグ装置。 ２、上記記憶手段は、第１マイクロコンピュータによる
   プログラムの実行状態も併せて保持可能にされているこ
   とを特徴とする特許請求の範囲第１項記載のデバッグ装
   置。 ３、上記非同期の信号と、予め上記第２マイクロコンピ
   ュータにより設定された値とを比較し、一致を検出した
   場合に上記第１マイクロコンピュータによるプログラム
   の実行を中止させる信号を発生させる制御手段を有する
   ことを特徴とする特許請求の範囲第１項または第２項記
   載のデバッグ装置。