JPH0355299A - カラー静電プロッタにおける単一画素中間調制御 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は静電プロッタ乃至はプリンタに関するものであ
って、更に詳細には、プリント媒体上の単一画素位置に
おいて複数個のレベルの中間調乃至は複数個の着色レベ
ルを発生する装置及び方法に関するものである。

従来技術 公知の静電プロッタは、静電潜像を前もって形或した絶
縁性プリント媒体へ選択したカラートナーを付与する複
数個の現像ステーションを使用することによってカラー
を形或している。カラートナーは、静電潜像を可視化さ
せ且つ適宜着色する。

コスト的には、現像ステーションの数は最小とすべきで
あり、且つカラー認識理論からは、許容可能な範囲のカ
ラーを発生するのに必要な最小数の現１象ステーション
（本明細書においては、着色ステーションとも呼称する
）は三つであり、その場合使用されるカラーは減法三原
色であり、即ちマゼンタ、シアン及びイエローである。

実際的には、４番目のカラーとしてブラック（黒色）が
使用される。なぜならば、人間の視覚機能は特に黒色の
品質に対して敏感であり、ほつ市販されているマゼンタ
とシアンとイエローとを結合させることによって得られ
るブラック即ち黒色は特に品質の悪いものだからである
。

この様な態様でプロッタを使用する場合には、プリント
媒体は各原色で逐次的な態様でプリント即ち印字が行な
われ、プリント媒体上の各画素位置は着色なし（即ち、
白色）であるか、又は全ての減法三原色（即ち、黒色）
であるか、又は減法三原色、即ちマゼンタとシアンとイ
エローとの何らかの結合したものを有する。従来の静電
プリンタにおいては、与えられた画素位置において特定
の原色が存在するか又は存在しないかという態様でプリ
ントされているので、スタンダードな単一画素位置にお
いて得られるカラーの範囲は、八つのカラーからなるも
のであり、即ちホワ・ｆト（白色）、ブラック（黒色）
、マゼンタ、シアン、イエロー、レッド（赤色）、グリ
ーン（緑色）及びブルー（青色）である。この技術は簡
単な「デジタルプリンティング」と呼ばれ、当該技術分
野において公知である。最後の三つのカラーは、三つの
減法三原色のうちの任意の二つの組合わせである。

より広い範囲のカラー色相が所望される場合には（即ち
、八つのカラーを超える範囲）、これらのカラーは、「
スーパー画素」、即ち二つ以上の隣接するスタンダード
画素の結合したものを使用することにより得ることが可
能である。各スタンダード画素は、スーパー画素におけ
る減法三原色の特定の混合に依存してスーパー画素にお
けるカラーの組合わせが観察者に対してより範囲の広い
知覚されたカラーを与えるように選択されたカラーを有
している。スーパー画素内において、各スタンダード画
素は上述した如くにプリントされたカラーを有している
、理論的には、スーパー画素を使用することにより、プ
リンタはマゼンタとシアンとイエローの組合わせから全
てのカラー及び色相を形成することが可能である。スー
パー画素を使用することは、「デジタル中間調処理」と
呼ばれ、当該技術において公知である。

黒白でのプリントの場合には、デジタル中間調処理の効
果は、スーパー画素位置においてグレーレベル即ち中間
調を発生させることである。カラープリントにおいては
、「グレーレベル（中間調）」という用語が使用される
が、それは画素位置における原色の飽和状態の変化又は
画素又はスーバ−画素泣置における飽和した原色の占有
面積における変化の何れかを意味する。

静電プリント媒体上にカラーをプリントする技術は公知
であり、例えば、米国特許第４，６７２，４００号及び
第４，７３１，５４２号に記載されている。一方、米国
特許第４，４８５，９８２号及び第４．５６９，５８４
号は、静電プリント媒体上にカラーを形戊する別の技術
を開示している。

上述した技術の全ては、「デジタルプリンティング」を
使用しており、その場合、プリント媒体上の与えられた
画素位置において飽和された原色が存在するか又は存在
しないかの何れがである。スタンダード画素においてそ
のようにプリントすることが可能なカラーの全範囲は、
トナーステーション（現像ステーション）によって与え
られる特定の原色に制限されているか、又は上述したデ
ジタル態様においてこれらの原色を混合することにより
得られるカラーに制限されている。「デジタルブリンテ
ィング」の場合には、単一画素位置においてトナーステ
ーションによりプリント媒体へ付与される各カラーの量
における段階的変化は可能ではなく、従ってスーパー画
素を使用しない限り広範囲のカラー色相を発生すること
は不可能である。しかしながら、スーパー画素を使用し
た場合には分解能が低下する。従って、スーバ−画素を
使用した場合には分解能が低下するので、分解能を維持
し且つ広範囲の着色度合（即ち、広範囲の色相）を与え
るために単一画素レベルにおいてグレーレベル即ち中間
調を与えることが望ましい。

「中間調を有するビデオ画像の静電プリンタ（Ｅｇｅｃ
ｔｒｏｓｔａｔｉｃ　　ＰｒｉｎｔｅｒＯｆ　　Ｖｉｄ
ｅｏ　　Ｐｉｃｔｕｒｅｓ　　Ｗｉｔｈ　　Ｇｒｅｙ　
　Ｔｏｎｅｓ）Ｊという名称の１９８５年６月４日に発
行された米国特許第４．５２１，７９０号は、単一画素
グレーレベル（中間調）制御が可能である方法を開示し
ている。この特許においては、矩形状断面を持ったスタ
イラスを使用することによりプリントヘッド内のスタイ
ラスを多重化動作させ且つプリント媒体が１画素長だけ
スタイラスに対して移動する間に全多重化サイクルが完
了し且つヘッド内の全てのスタイラスが活性化されるよ
うに多重化動作されるスタイラスに対してプリント媒体
を移動させることによって所望の結果を達成している。

プリント媒体がスタイラスに対して１画素長移動する期
間中に静電プリントヘッドを横断して多数の多重化サイ
クルが完了される。この特許によれば、１画素長だけプ
リント媒体が移動する期間中に完了される多重化サイク
ルの数は、得ることの可能な異なった中間調即ちグレー
レベルの数を決定する。この特許によれば、記録電極当
り単一の電圧ドライバを使用することが可能であるが、
単一の電圧ドライバを複数個のスタイラスに対して使用
することが可能な多重化構戊を使用することがより廉価
であることを示している。しかしながら、その場合には
、スタイラス下側の記録媒体即ち用紙の移動速度はより
遅くなる。この特許の一実施例においては、黒色と白色
と１４個のグレーレベル即ち中間調を発生する能力を有
するものが示されている（コラム３、４４−５２行）。

この特許によれば、完全にその利点を得るためには、プ
リント媒体（例えば、絶縁性用紙）は、マイクロステッ
プ状で記録電極に対して移動させねばならない（−実施
例においては、ステップ当り約２３ミクロンはこの特許
の実施例におけるスタイラスの２３ミクロン幅に対応し
ている）。この特許の記載するところによれば、その技
術は、スタンダードな静電プリン夕と比較して実効的に
用紙速度を減少させるものである。

上記特許を検討すると、それは１インチ当り約７０個の
ドットの分解能であることが理解される。

スタイラスを駆動するのに必要とされるドライバの数を
減少するために多重化構戊とすることにより、プリント
媒体上に種々のグレートーン即ち中間調をプリントする
のに必要な時間が増加し、従ってヘッドに対するプリン
ト媒体の移動速度を低下させる。更に、プリンタの分解
能を増加させる場合には、多重化動作されるスタイラス
のグループの数は増加し、従って１ラインをプリントす
るのに必要とされる時間は比例的に増加する。このこと
は、更にプリント処理を低速化させることとなる。この
様なマイクロステッププリンタにおいては、可及的に高
速でプリント媒体を移動させるためには、各多重化動作
されるグループのスタイラスのプリント時間は最小に維
持することが必要である。しかしながら、プリント時間
が減少されると、例えばゴースト現象、尖端（即ち、ス
タイラス）グループ境界細溝及び偶発的書込みなどのよ
うな多重化プリント動作の場合の悪影響を最小とするた
めに付加的な条件が課される。このことは好ましいこと
ではない。

上掲した米国特許に記載される如き単一画素グレーレベ
ルのプリントは、プリンタの分解能が４００ドット／イ
ンチの程度であり且つスタイラスが、例えば、本願出願
と同一に出願されシナージコンピュータグラフィックス
コーポレーションへ譲渡されている「静電プリンタヘッ
ド構成体及びスタイラス形状（ＩＪｌｅｃｔｒｏｓｔａ
ｔｉｃＰｒｉｎｔｅｒ　　Ｈｅａｄ　　Ｓｔｒｕｃｔｕ
ｒｅａｎｄ　　Ｓｔｙｇｉ　　Ｇｅｏｍｅｔｒｙ）Ｊと
いう名称の特許出願に記載されるように約５ミクロンに
スタイラスの厚さが減少された場合の高分解能プリント
動作に対しては良好に適用可能なものではない。プリン
ト媒体をスタイラスの幅の認識可能な割合に亘って移動
させるのに必要とされるよりもかなり短い時間間隔に亘
って高電圧をこの様なスタイラスに印加した場合には、
スタイラスによってプリント媒体上に発生される電荷画
像はスタイラスの正確な幾何学的寸法よりも大きなもの
となる。このことは、スポット寸法或長と呼称される。

この様な条件下で動作すると、スタイラスはその形状及
び寸法の多数の個別的電荷画像を発生する能力を喪失し
、従って上述したスポット寸法或艮のために一つの画素
位置において多数のグレーレベル即ち中間調を発生する
能力を喪失する。

スタイラス上により低い電圧を使用すると、スポット寸
法成長が減少し、従ってグレーレベルを増加させること
を可能とする。しかしながら、より低い電圧においては
、形成されるトナー画像は低光学的密度を有するもので
ある。この低光学的密度は、大きな着色面積をプリント
する場合に特に明らかである。

上掲した特許は、一つの画素位置において再生すること
が可能な多数の異なったグレーレベル即ち中間調を有す
る画素レベルグレースケール（中間調）を開示している
が、この結果を得ることが可能な電圧は、それを高分解
能（即ち、４００ドット／インチ）で使用する場合には
、スポット寸法或長を防止するために低下させねばなら
ない。

この様に電圧を低下させると、プリント品質に影響が波
及し、従って可視化画像の光学的密度が低下する。より
高い電圧においては密度が増加され且つ可視化画像の一
貫性が改善されるが、スポット寸法或長が発生し、従っ
て単一画素位置においてうろことが可能なグレーレベル
即ち中間調の数は減少する。

目　　的 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、異なった電圧レベル
と異なった時間期間の両方を使用することにより単一の
スタイラスで単一画素位置において種々のグレーレベル
即ち中間調を与えることを可能としたカラープリンタを
提供することを目的とする。

構成 本発明によれば、画素レベルにおいて多数のグレー区域
を発生させることが可能であり、しかも高品質の塗り潰
した高密度画像を発生することを可能としている。この
ことは、所望の画像を得るために電圧レベルと時間間隔
の両方を変化させることを可能とすることによって達成
されている。

ほとんどの画素に亘って塗り潰した即ち濃淡のない一様
な画像が所望される場合には、スタイラス上の電圧を最
大として一様で鮮明且つ高密度の画像を提供する。スポ
ット寸法或長が発生するが、所望の画素画像寸法は大き
いのでほとんど問題はない。画素のより小さな部分を帯
電させ且つ爾後に現像（即ちトナー付与）することが望
まれる場合には、スタイラス上の電圧を減少させてスポ
ット寸法成長を減少させる。結果的に得られるスタイラ
ス画像はより低い密度であるが、それはより高い電圧、
より高い密度のスタイラス画像よりも寸法が実質的に小
さなものであり、所望の画素グレーレベルが低いので、
そのより低い電圧レベルにおける画像の知覚される品質
の劣化を発生させることはない。スタイラスを付勢する
時間間隔も変化させて、面積の占有部分を変化させ、前
述した従来技術の特許に開示されている場合よりも、単
一画素位置におけるグレーレベルにおいてより広範な変
化を与えている。スタイラスが付勢される複数個の時間
間隔と共に使用される最低電圧と使用される最高電圧と
の間において複数個の中間電圧レベルを使用することに
より、最も効率的な態様で広範なグレーレベル即ち中間
調が発生される。本発明によれば、電圧レベルとその電
圧レベルがスタイラスヘ印加される時間間隔との間のバ
ランスは、画像品質において顕著な劣化を発生すること
なしに所望のグレースケール即ち中間調画像乃至はカラ
ー色相の範囲が得ることが可能であることを確保するた
めにある基準によって支配されている。これらの基準は
、特定のスタイラス幾何学的形状、プリントヘッド分解
能、及びその他の装置及びプリント媒体に依存するファ
クタに依存するものであり、従って本質的に経験的なも
のである。

実施例 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。

第ＩＡ図は、第１Ｂ図に断面で示したスタイラス１１へ
異なった時間期間に亘り異なった電圧レベルを印加した
場合に単一画素において得ることが可能なプリント媒体
上の種々の電荷画像の寸法を示している。実際のシステ
ムにおいては、スタイラス１１は静止状態のままであり
、プリント媒体がスタイラス１１に対して左側へ移動す
るが、第ＩＡ図においては、便宜上、スタイラス１１は
スタイラス１１と相対的なプリント媒体の移動を表わす
ためにプリント媒体と相対的な二つの異なった位置にお
いて示してある。第ＩＡ図の上部左側において、電圧ｖ
１の印加期間中にプリント媒体が測定可能な量移動する
ことがないような期間である時間Ｔ１に対して印加した
電圧■１によって発生される画像は、点線１２　（１．
１）で示した寸法を有しており、それはスタイラス１１
の断面積Ａ，より．もかなり大きい。画像１２　（１．
１）の幅Ｗ（１．１）及び高さｈ　（１．　　１）は、
前述したスポット寸法戊長減少によりスタイラスｌ１の
対応する寸法よりもかなり大きい。しかしながら、電圧
Ｖ，が時間ＴＮの間スタイラス１１へ印加されると、第
ＩＡ図の上部右側に示した如き画１象１２　（１，　Ｎ
）が得られる。画像１２　（１．　Ｎ）は、幅ｗ（１，
Ｎ）及び高さｈ　（１，Ｎ）を有している。第ＩＡ図に
示した如く、画像１２（１，Ｎ）は、プリント媒体が電
極１１を通過してトラバースするので、電極１１によっ
てカバーされるプリント媒体の面積ＡＮよりもかなり大
きい。このトラバースは、一度は電極１１として且つも
う一度は電極１１Ｎとして電極即ちスタイラス１１を二
度示すことによって図示してある。これら二つの亀極１
１及び１ｉＮの相対的な位置は、プリント媒体がスタイ
ラス１１と相対的に移動する場合に電圧がスタイラス１
１へ印加されている間にスタイラス１１によってカバー
されるプリント媒体上の面積の左側限界及び右側限界を
表わしている。この場合にも画像１２　（１，Ｎ）の寸
法は、スポット寸法戊長により時間Ｔ９に亘って電極１
１と相対的に掃引されるプリント媒体の面積に亘って拡
大されている。

第ＩＡ図の中間には高さｈ　（ｍ，　ｎ）と幅Ｗ（ｍ，
ｎ）を持った画像１２　（ｍ，　　ｎ）を示してあり、
スポット１２　（ｍ，ｎ）は面積Ａ．に亘って更に拡大
されているが、スタイラス１１上の電圧Ｖ．．が低いこ
ととその結果得られるスポット寸法或長が低いことのた
めに、而積１２　（１，ｎ）程大きなものではない。１
１で示したスタイラスは、電圧■．がスタイラス１１に
最初に印加された時におけるプリント媒体と相対的なス
タイラスの位置を表わしており、且つｌｌｎで示したス
タイラスは、スタイラス１１に印加した電圧Ｖ．が終了
したときの時間Ｔ７におけるプリント媒体に対するスタ
イラスの位置を表わしている。

第ＩＡ図の下部左側には、スタイラス１１が示されてお
り、それは時間Ｔ１の間スタイラス１１に対して電圧Ｖ
Ｍを印加している明間中のスポット寸法成長の量はより
低いので、スタイラス１１の高さとほぼ等しい高さｈ　
（Ｍ，　　１）及びスタイラス１１の厚さよりも多少厚
い幅ｗ（Ｍ，１）を持った電荷画像１２（Ｍ，１）を発
生する。電圧ＶＭは電圧Ｖ．よりも低く、電圧Ｖ．は電
圧Ｖ，よりも低い。時間Ｔ１は時間Ｔ，よりも短く、時
間Ｔ．は時間ＴＮよりも短い。第１Ａ図は、スタイラス
１１に対しての異なった電圧レベルｖ，，Ｖ，，ＶＭの
各々の印加に対しての異なった時間ＴＩ　，Ｔ．，ＴＮ
を示している。従って、スタンダード画素位置において
ＭｘＮ個の異なった寸法の電荷画像を発生するために電
極１１へ印加するための全部でＭＸＮ個の可能な電圧と
時間の組合わせが存在している。注意すべきことである
が、電圧又は時間期間における変化が小さ過ぎると、電
荷画像の寸法における差異が小さ過ぎ、従ってプリント
されたグレーレベル即ち中間調においてほとんど変化を
知覚することができなくなる。

第２図は、静電プリントヘッドにおけるスタイラスへ時
間の関数として電圧を印加するための一般的な構或を概
略ブロック図で示してある。第２図に示した如く、コン
トローラ２０がバス２１一１によって制御回路２２−１
へ接続されている。

制御回路２２−１は、Ｐ個の制御回路（２２−１乃至２
２−Ｐ）の一つであり、尚Ｐは静電プリントヘッド内の
スタイラス２３の数に等しい選択した整数である。制御
回路２２−１は、バス２１−２によって制御回路２２−
２　（不図示）へ接続されている。制御回路２２−（ｐ
−１）（不図示）は、バス２１−ｐによって、制御回路
２２−ｐへ接続されており、ｐは１≦ｐ≦Ｐで与えられ
る整数である。制御回路２２−ｐは、バス２１−（＋）
＋１）によって、制御回路２２−（ｐ＋１）（不図示）
へ接続されており、且つ最終的に制御回路２２−　（Ｐ
−１）（不図示）は、バス２１−Ｐによって、制御回路
２２−Ｐへ接続されている。

バス２１−１は、各スタイラスヘ印加されるべき特定の
電圧（Ｖ＋乃至ＶＭ）及びこの電圧が印加されている期
間中に特定時間（　Ｔ　ｒ乃至ＴＮ）を選択するのに必
要な信号を担持する。一実施例においては、Ｍ−４及び
Ｎ−４であり、四つの異なった電圧を各スタイラスヘ印
加させることが可能である。これら四つの電圧は、各々
、最大四つの異なった時間に印加することが可能である
。このことは、スタンダード画素内にＭＸＮ乃至は１６
個の異なった組合わせの電荷画像寸法を形或することを
可能としている。それはＭ−Ｎであることを必要とする
ものではなく、電圧、時間の組合わせによって発生され
る全ての画素画像が独特であり且つそれらのそれぞれの
電圧、時間の組合わせによって発生されるその他の全て
の画素画像から完全に弁別されるものではない場合もあ
るので、与えられたＭｘＮマトリクス内の全ての可能な
組合わせが使用されることは必要ではない。従って、マ
トリクスＭＸＮ−Ｔ組合わせのうちで、Ｒ個の選択のみ
が有用なものである場合がある（尚、Ｒ＜Ｔ）。従って
、Ｍ−４，Ｎ−４，Ｔ−１６の場合、選択プロセスは、
明らかに弁別され且つ所望の画像密度に適合するグレー
レベル即ち中間調の妥当な直線的段階的変化を形成する
ものとしてＲ一１０レベルを選択するだけでよい。

第２図の構戊において、各スタイラス２３−１乃至２３
−Ｐは、対応する制御回路２２−１乃至２２−Ｐによっ
て制御される。各スタイラスは、バックプレート２４−
１乃至２４−Ｐの対応する一つと対向している。好適実
施例においては、バックプレート２４は、単一の導電性
バックプレートから構戊されており、それは通常接地電
位である所定の電圧レベルに維持されている。動作につ
いて説明すると、コントローラ２０が公知の態様でメモ
リから各スタイラス２３−１乃至２３−Ｐの１サイクル
動作を制御する特定ビットを選択する。１個のスタイラ
スを制御するのに必要とされるビット数は、Ｍ個の電圧
状態を表わすのに必要とされるビット数（ｑ）＋Ｎ個の
時間状態を表わすのに必要とされるビット数（ｒ）であ
る。これらのビットは、ｑ＋ｒビットのグループでコン
トローラ２０から直列的な態様で送信される。各グルー
プ内の第一組のｑビットは特定のスタイラスへ印加され
るべき電圧を制御し、且つ各グループにおける第二組の
ｒビットは、この電圧が対応するスタイラスヘ印加され
る時間を制御する。この様なデータピットの配列は任意
的であり、且つその他の有用なデータピットの配列を置
換させることが可能である。４００ドット／インチ分角
ｑ能を有する３６インチの静電プリントヘッドは、１４
．４００個のスタイラスを有している（即ち、Ｐ−１４
．４００）。従って、Ｍ−４及びＮ−４である場合には
、Ｍを表わすために二つの二進ビットが必要とされ（即
ち、ｑ−２）又スタイラス制御回路２２−１乃至−２２
−Ｐの各々へ直列的データ転送におけるＮを表わすため
に二つが必要とされる（即ち、ｒ−２）。従って、スタ
イラス２３−１乃至２３−Ｐを使用して１サイクルのプ
リント動作を制御するためにコントローラ２０から制御
回路２２−１乃至２２−Ｐへ５７，６００個のビットを
直列的に送信することが必要である。コントローラ２０
からのビットは、最初にバス２１−１上を回路２２−１
へ直列的に送信され、次いで回路・２２−１内に設けら
れているシフトレジスタを介して（第４Ａ図に関連して
後述する）、最初のグループのｑ＋ｒビットがＰ−１個
のコントロール回路を介してシフトし且つ制御回路２２
−Ｐ（尚、Ｐ−１４，４００）に到達するまで、直列的
に並んだバス２１−２を介して次の回路２２２（不図示
）へ転送される。１４，４００個のグループの４ビット
が１０メガヘルツの速度で送信される場合には、Ｐ個の
制御回路２２−１乃至２２−Ｐをロードするのに５．７
６ミリ秒必要とされる。一つのプリントサイクル（即ち
、プリント媒体上の１ライン）に対するデータ転送が完
了すると、各制御回路２２−１乃至２２−Ｐ内のｑ＋ｒ
ビットの組が各制御回路内の一組のラッチへ（第４Ａ図
に関連して後述する）へ同時的に転送され、ｎつそのラ
インのプリントが開始する。次のプリントサイクル用の
データ（５７，６００ビット）が再度直列ライン２１を
介して制御回路２２−１乃至２２−Ｐへ送信される間、
プリント動作が継続する。

第４Ａ図は制御回路２２−ｐの各々における回路を更に
詳細に示しており、回路２２−１乃至２２−Ｐの各々を
制御するためにコントローラ２０から送信されるビット
は、最初に、シフトレジスタ４２−ｐ内に配置される。

ｐ−ｔの場合、シフトレジスタ４２−１は第２図に示し
た制御回路２２−１内に位置されている。制御回路２２
−ｐの場合、該ビットはバス２１−ｐ上をシフトレジス
タ４２−ｐ内へ送信され且つシフトレジスタ４２−ｐを
介してバス２１　（ｐ＋１）上の次のシフトレジスタ４
２−（ｐ＋１）へ送信される（第２図参照）。従って、
ビットは、最初は、シフトレジスタ４２−１を介して直
列的に送信され、次いで、対応するスタイラス２３−ｐ
（第２図）へ印加されるべき電圧Ｖ．とその電圧をスタ
イラス２３−ｐへ印加する時間期間Ｔ．の両方を制御す
べく位置されている特定のシフトレジスタ４２−ｐに各
グループの（ｑ＋ｒ）ビットが到達するまで、爾後のシ
フトレジスタを介して送信される。第４Ａ図に示した如
く、この制御は、一実施例においては、リード４１上の
ストローブ信号に応答して、シフトレジスタ４２−ｐ内
に存在するデータを、高電圧デジタル・アナログ（Ｄ／
Ａ）変換器４５及び書込み可能ワンショット（ＯＳ）マ
ルチバイブレータ４６へ接続されている公知のｔＲｈ５
．のラッチ回路４５ａ及び４６ａ内へラッチさせること
によって行なわれる。このラッチ動作は、ラッチ４５ａ
の入力リードへ接続されているＡＮＤゲート４３−１乃
至４３−ｑの各々の一つの入力リードへストローブリー
ド４１上のストローブ信号を印加することにより行なわ
れ、従ってラッチ４５ａは、Ｄ／Ａ変換器４５の動作を
制御するためにシフトレジスタ４２−ｐ内に存在してい
たデータの一部を収納することとなる。同時的に、リー
ド４１上のストロープ信号が、ラッチ４５ａの人力リー
ドへ接続されているＡＮＤゲート４４−１乃至４４−ｒ
の各々の一つの入力リードヘ印如され、従ってラッチ４
５ａは、書込み可能ＯＳマルチバイブレータ４６が対応
するスタイラス２３−ｐへ電圧を印加することを可能と
する時間期間を制御するためにシフトレジスタ４２−ｐ
内に存在していたデータの一部を収納することとなる。

ラッチ４５ａ及び４６ａ内へデータをラッチした後に、
プリントヘッドの次の動作サイクル用のデータをシフト
レジスタ４２−１乃至４２−Ｐ内にシフト人力し、一方
同時的に、回路２２−１乃至２２−Ｐの各々におけるラ
ッチ４５ａ及び４６ａ内に前に配置させた信号によって
プリント媒体上に電荷を付与させるべくスタイラス２３
−１乃至２３−Ｐを制御する。

ラッチ４５ａ内に格納されたビットは、ＭＯＳトランジ
スタ４９ａのドレインｒｄＪへ印加するための電圧Ｖ．
を選択する。同時的に、ラッチ４６ａ内に格納されてい
るビットは、時間遅延４７からトリガ信号によって書込
み可能ワンショットマルチバイプレータ４６がターンオ
ンされてその際にＭＯＳ｝ランジスタ４９ｂのゲートｒ
ｇＪへ及びレベル変換器４８を介してＭＯＳ｝ランジス
タ４９ａのゲーｈｒｇＪへ電圧を印加する時間期間を制
御する。尚、これら二つのトランジスタは、時間期間Ｔ
．の間スタイラス２３−ｐへ電圧Ｖ．を印加するための
分圧器として機能すべく直列に接続されている。書込み
可能ワンショットマルチパイブレーク４６がトリガされ
ると、出力信号が、ＭＯＳトランジスタ４９ｂのゲート
ｒｇＪへ供給され且つレベル変換器４８を介してＭＯＳ
トランジスタ４９ａのゲート「ｇ」へ供給される。トラ
ンジスタ４９ａのゲートへ印加された電圧は、トランジ
スタ４９ａが導通状態となりその際にスタイラス２３−
ｐ上の電圧をほぼＤ／Ａ変換器４５からの出力電圧のレ
ベルへ上昇させることを可能とするのに十分である。ト
ランジスタ４９ｂは、同時的にターンオフされ、トラン
ジスタ４９ａを介して流される電流を小さな値へ制限す
るための高インピーダンスとして作用する。この条件は
、書込み可能ＯＳマルチバイブレータ４６の出力が高状
態にある期間中存在する。従って、スタイラス２３−ｐ
は、書込み可能ＯＳマルチバイブレータ４６からの出力
信号によって制御される選択された時間期間Ｔ．の間Ｄ
／Ａ変換器４５からの出力電圧に対応した選択した電圧
Ｖ．へ帯電される。

その際に、スタイラス２３−ｐは、第ＩＡ図に示したパ
ターンによって示される規則に従ってスタイラス２３−
ｐに隣接するプリント媒体上に選択した電荷画像を形成
させる。実際の電荷画像パターンは、時間Ｔ，，の間ス
タイラス２３−ｐへ印加された電圧Ｖ．によって決定さ
れる。注意すべきことであるが、ｍは１≦ｍ５Ｍによっ
て与えられるカウント整数であり、且つｎは１≦ｎ５Ｎ
によって与えられるカウント整数である。整数ｍ及びｎ
は、単一画素レベルにおけるグレーレベル即ち中間調に
おける電荷に影響を与えるのに必要とされる電圧又は時
間間隔ステップに関係している。

第３図は、選択したスタイラス３３−１．１乃至３３−
Ｄ，Ｋへ印加した電圧がバックプレート３４−１乃至３
４−Ｄを使用することによりグループ当りＫ個のスタイ
ラスからなるＤｉのグループにおいて多重化される構成
を概略ブロック図で示してある。第３図に示した如く、
各駆動回路３２−１乃至３２−Ｋは、Ｄ個の対応するス
タイラスを駆動し、尚Ｋ及びＤは、Ｄ×Ｋ−Ｐによって
関係付けられた選択された整数であり、尚Ｐは多重化さ
れるべきスタイラスの全数である。従って、スタイラス
３３は、グループ当りＫ個のスタイラスからなるＤ個の
グループへ群別されており、尚各グループのｋ番目のス
タイラスは一つ置きのグループのｋ番目のスタイラスへ
電気的に接続されており、共通的に接続されたＤ個のス
タイラスからなる組を形成している。Ｄ個のスタイラス
からなる各組は、制御回路３２−１乃至３２−Ｋの対応
する一つによって駆動される。Ｋ個のスタイラス３３−
１，．１乃至３３−１，Ｋからなる第一グループは、フ
ィールドプレート３４−１　（バックプレートとも呼称
される）に隣接している。その他の全てのバックプレー
ト（スタイラス３３−２″１乃至３３−２、Ｋに隣接す
るバックプレート３４−２（不図示）乃至スタイラス３
３−Ｄ，１乃至３．３−Ｄ，Ｋに隣接するバックプレー
ト３４一Ｄ）を公称的にＯｖに維持する一方、スイッチ
ング回路３５−１を介してバックプレート３４−１へ電
圧（典型的には、＋２７５Ｖ）を印加することにより、
これらのＫ個のスタイラスに隣接するプリント媒体上に
電荷を付与する。従って、個別的な制御回路３２−１乃
至３２−Ｋによって対応するスタイラスヘ印加される電
圧及び対応するバックプレート３４−ｄ上の電圧（尚、
ｄは１≦ｄ≦Ｄによって与えられる整数）によってυ１
御される量、スタイラス３３−１．１乃至３３−Ｄ．Ｋ
の各々に隣接するプリント媒体上に電荷が付与されるか
又は付与されることがない。スタイラス３３を多重化す
るということは、Ｋ個のスタイラスのＤ個のグループに
隣接してプリント媒体上に電荷を付与するためにはＤ回
のサイクルが必要とされることを意味している。従って
、コントローラ３０は、制御回路３２−１乃至３２−Ｋ
と関連してＤ回のサイクルのシフトレジスタのローディ
ングを行ない、それらの適宜のグループにビットでＰ個
の画素からなる一つのラインをプリントする。

しかしながら、第２図の実施例に示した（Ｐ／Ｄ）＋Ｋ
個の制御回路２２を使用することによりコストが低下さ
れている。

第３図にブロック３２−１乃至３２−Ｋで示した回路Ｂ
を、更に詳細に、第４Ｂ図に示してある。

第４Ｂ図における回路は、それが第４Ａ図の書込み可能
ワンショットマルチバイブレーク４６を省略していると
いう点を除いて、第４Ａ図に示した回路と同一であり且
つ同一の態様で動作する。このことは、第３図の回路の
多重化動作期間中に、プリント媒体はスタイラス３３−
１．１乃至３３−Ｄ，　Ｋと相対的に実効的に静止状態
にあり、従ってスタイラスへの電圧の印加の時間におけ
る変動（ある最小時間を超えるもの）が第ＩＡ図に示し
た電荷区域１２（ｍ，ｇ）上にほとんど影響を与えるこ
とがないか又は全く影響を与えることがない。

動作について説明すると、ｑビットのデータが、バス３
１−１　（第３図及び第４Ｂ図）上でコントローラ３０
から第一制御回路３２−１内へ直列的にスイッチ動作さ
れる。全部で、各ｑビットのＫ個の組がバス３１−１上
において回路３２−１内へ直列的にスイッチ動作され、
且つ回路３２−１からｑビットの最初の組が制御回路３
２−Ｋの一部であるシフトレジスタ４２−Ｋ　（第４Ｂ
図参照）に到達するまで、回路３２−ｋ　（尚、第３図
におけるｋは１≦ｋ≦Ｋによって与えられる整数）を介
して直列的に送られる。従って、第４Ｂ図に示した如く
、一般的には、クロック信号に応答してバス３１−ｋ上
のビットがシフトレジスタ４２一ｋ内へエンタし、且つ
次のシフトレジスタ４２−（ｋ−｝１）へ出力直列バス
３２−　（ｋ＋１）上へシフトレジスタ４２−ｋを出力
する。ｑビットの第一グループが制御回路３２−Ｋ　（
第３図）に関連するシフトレジスタ４２−Ｋに到達する
と、ストローブ信号４１が各シフトレジスタ（４２−１
乃至４２−Ｋ）内のビットを、対応するＡＮＤゲ−｝４
３−１乃至４３−ｑを介して、対応するラッチ４５ａ内
にラッチさせる。次いで、Ｋ９ｌの個別的高電圧Ｄ／Ａ
変換器４５の各々は、出力電圧を発生し、その出力電圧
はスタイラス３３−１，ｋ乃至３３−Ｄ，ｋへ同時的に
印加される。注意すべきことであるが、典型的な多重化
動作される静電プリントシステムは、ＤＸＫ−Ｐ　（尚
、４００ドット／インチの３６インチのヘッドの場合Ｐ
−１４，４００）であるようにＤ個のバックプレートと
Ｋ個のドライバ回路とを使用する。従って、ドライバ回
路の数を（Ｐ／Ｄ）＋Ｋ個のドライバへ減少することに
より著しいコスト低下が図られるが、スタイラスに対す
るプリント媒体の速度は１／Ｄのファクタだけ低速化さ
れる。スタイラスに対してのプリント媒体の移動に関し
、スタイラスがターンオンされる時間は短い。プリント
した画素を引出すことは、各プリントサイクルに対し画
素長の一部に亘リプリント媒体を移動させることにより
前述した米国特許第４，５２１．７９０号に従って行な
われる。プリントサイクルを繰返し適用することにより
画素が構築される。この様：こ、時間要素が最終的な画
素の密度に組込まれている。

第５図は、本発明の一実施例を概略ブロック図で示して
あり、その場合、各々がＵ個のスタイラスからなるｖ個
の組が並列的に活性化され且つ各組のスタイラス内のＵ
個のスタイラスの各々へデータが直列的に読取られると
共にＶ個の組のスタイラスの各々へ同時的に読み込まれ
る。第５図に示した如く、コントローラ２０は、スタイ
ラス２３−１乃至２３−Ｐの各々によってプリントされ
るべきグレースケール即ち中間調をｉｉｌｊｖＩＤする
ために使用されるデータピットを供給する。説明の便宜
上、一般的なスタイラス２２−ｖ，ｕについて説明する
が、■は１≦Ｖ≦Ｖによって定義される整数であり且つ
Ｕは１≦Ｕ≦Ｕによって定義される整数であって、尚Ｖ
はスタイラスの組の数を表わし且つＵは各組におけるス
タイラスの数を表わすものである。スタイラスの数Ｐは
、積Ｕ−Ｖで表わされる。データピットは、リード２１
−１乃至２１−ｖ上をコントローラ２０から各組Ｖのス
タイラス内へ同時的にロードされる。リード２１−１は
、スタイラス制御回路２２−１．１乃至２２−１，ｕへ
直列的にデータを供給する。リード２１−■及び２１−
■は、スタイラス制御回路２２−ｖ，１乃至２２−ｖ．
Ｕへ直列的にデータを供給し、且つスタイラス制御回路
２２−Ｖ．１７Ｍ至２２−Ｖ，Ｕへ供給する。該データ
はＶ個の組のスタイラスの各々へリード２１−１乃至２
１一Ｖの各々の上を同時的に直列的に送信される。デー
タをスタイラス制御回路２２−１．１乃至２２〜Ｖ，　
Ｕ内ヘロードするのに必要な時間における減少は、Ｐ個
のスタイラスをＵ個のスタイラスからなるＶ個のグルー
プへ群別することによって達成されている。Ｖ−４の場
合、スタイラスを群別することなしにデータをロードす
るのに必要とされる時間と比較して、１／４の時間でデ
ータが口−ドされる。このローディング時間における減
少は、ハードウエアの複雑性を僅かに増加させるだけで
うろことが可能である（即ち、コントローラ２０及び付
加的ライン２１−２乃至２１〜Ｖの複雑性が増加する）
。

この実施例は以下の二つの利点を有している。

（１）与えられたデータ速度に対しより速い実効的デー
タ速度とすることを可能としており、その際により高速
のプリンタとすることを可能としている。

（２）同一の実効データ速度に対してクロック速度を低
速とすることを可能としている（これは、回路によって
消費される電力を減少させる）。

データ速度は、ライン当りのビット数×プリンタによっ
てプリントされる１秒当りのライン数である。

前述した実施例における如く、スタイラス２３−１乃至
２３−Ｐの各々は同時的に活性化されるが、スタイラス
２３−１乃至２３−Ｐと関連するスタイラス制御回路２
２−１．１乃至２２−Ｖ．Ｕをロードするのに必要な時
間は１／Ｖの量だけ著しく減少される。

ｍ６Ａ図及び第６Ｂ図は、本発明の別の実施例を示して
いる。第６Ａ図は、スタイラス２３−１乃至２３−Ｐの
各々がスタイラス制御回路２２−１乃至２２−Ｐの対応
する一つによって駆動される本発明の別の実施例を概略
ブロック図で示している。しかしながら、スタイラス制
御回路２２一１乃至２２−Ｐの各々は、コントローラ２
０からのスタイラス制御ビットで並列的にロードされる
。

説明の便宜上、四つのリード２１−１乃至２１−４が並
列的な四つのビットを担持すべく示されている。従って
、第６Ａ図に示した構成によって、全部で１６個のグレ
ースケール即ち中間調レベルを得ることが可能である。

しかしながら、注意すべきことであるが、４ビット以上
のビットを使用することが可能であり、与えられたスタ
イラスに関連するスタイラス制御回路を示した第６Ｂ図
においては、全部で２５６個の可能なグレースケールレ
ベル即ち中間調レベルに対しグレースケール（中間調）
を制御するために８ビットを使用した場合を示している
。人間の目によって認識可能な中間調の異なったレベル
の数は、実質的には、２５６以下である。

第６Ｂ図は、与えられたスタイラス制御回路２２−ｐの
構成を示しており、ｐは１≦ｐ≦Ｐによって与えられる
整数である。この回路においては、入力データ（第６Ａ
図に示した４個のビットではなく８個のビットから構成
するものとして示されている）が並列的にリード２１−
１乃至２１−８上をビット格納レジスタ４２−１，ｐ乃
至４２−８．ｐ内へ入力される。レジスタ４２−１，ｐ
乃至４２−，８，ｐの各々は、１ビットを格納し、且つ
Ｐビットシフトレジスタの一部であり、各レジスタにお
ける他の格納セルは１対１の態様でスタイラス２３−１
乃至２３−Ｐの組における他のスタイラスに対応してい
る。全てのシフトレジスタをデータでロードするために
Ｐ個のサイクルを必要とする。しかしながら、８ビット
のデータが並列的にロードされるので、８個のシフトレ
ジスタをロードするのに必要な時間は、全てのデータが
第２図の構成における如く直列的にロードされる場合に
かかる時間の１７８に減少されている。第６Ｂ図に示し
た回路の残部は、第４Ａ図に示した回路と同一の態様で
動作する。従って、この回路のこの部分の動作の説明は
割愛する。

以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
種々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１Ａ図は、スタイラスヘ印加した電圧における変動及
びスタイラスへの電圧の印加時間における変動の関数と
して画素画像寸法における差異を示した概略図、第ＩＢ
図は本発明に基づいて使用されるスタイラスの矩形状断
面の幅ｒｗＪ及び高さｒｈＪを示した概略図、第２図は
各スタイラスへ印加した電圧及びその電圧の印加時間を
制御するために使用される構成体の一実施例を示した概
略ブロック図、第３図は本発明の概念を多重化型静電プ
リントヘッドへ適用した場合の本発明の第二実施例を示
した概略図、第４Ａ図は第２図に示した回路２２−１乃
至２２−Ｎの構成を詳細に示した概略図、第４Ｂ図は第
３図に示した回路３２−１乃至３２−Ｋの構成を詳細に
示した概略図、第５図は各々がＵ個のスタイラスからな
るＶ個の組を並列的に活性化させｆｌっＶ番目の組のス
タイラス内のスタイラス制御回路２２−ｖ，ｕの各々及
び同時的にＶ個の組のスタイラスの各々へデータを直列
的に読込む場合の本発明の一実施例を示した概略ブロッ
ク図、第６Ａ図はスタイラス２３一１乃至２３−Ｐの各
々がスタイラス制御回路２２−１乃至２２−Ｐの対応す
るーっによって駆動され、各スタイラス制御回路がその
制御回路によって制御されるスタイラスに隣接するプリ
ント媒体上に付与されるべき電荷を制御するために必要
とされるコントローラ２０からの全てのスタイラス制御
ビットで並列的にロードされる場合の本発明の一実施例
を示した概略ブロック図、第６Ｂ図は第６Ａ図に示した
スタイラス駆動回路２２−１乃至２２−Ｐの各々を詳細
に示した概略図、である。 （符号の説明） １１：スタイラス（電極） １２：画像（スポット） ２２：制御回路 図面の澄）（内容に変更なし） ■立Ｕ田口旦 Ｅ匹匡軽旦ユ ロエ生出藍１ υｘ　ｖ，．ｐ ０旦Ｕ輿江Δ

Claims (1)

1. 【特許請求の範囲】 １、複数個のスタイラス、前記スタイラスへ印加した電
   圧の結果として電荷をプリント媒体上に付与することを
   可能とするために前記スタイラスに十分近接させてプリ
   ント媒体を移動させる手段、各スタイラスがそれに印加
   した電圧及び時間の両方の関数である電荷量を前記プリ
   ント媒体上に独立的に付与するように各スタイラスへ印
   加される電圧レベル及び時間の両方を制御する手段、を
   有することを特徴とする静電プリンタ。 ２、特許請求の範囲第１項において、前記電圧レベルは
   、電圧Ｖ＿１及び電圧Ｖ＿Ｍとの間の多数の電圧レベル
   から選択されるものであり、尚Ｍは選択した整数であり
   、且つＶ＿１はＶ＿Ｍよりも大きく、且つ前記電圧レベ
   ルの各々の印加時間は時間Ｔ＿１から時間Ｔ＿Ｎの間で
   変化され、尚ＮはＭと等しいか又は等しくない２番目の
   選択した整数であり、且つＴ＿ＮはＴ＿１よりも大きい
   ことを特徴とする静電プリンタ。 ３、特許請求の範囲第２項において、Ｍが４で、あるこ
   とを特徴とする静電プリンタ。 ４、特許請求の範囲第２項において、Ｎが４であること
   を特徴とする静電プリンタ。 ５、特許請求の範囲第２項において、Ｍが４であり且つ
   Ｎが４であることを特徴とする静電プリンタ。 ６、特許請求の範囲第１項において、前記スタイラスと
   前記プリント媒体の両方に隣接して複数個のバックプレ
   ートが設けられており、前記複数個のスタイラスはグル
   ープ当りＫ個のスタイラスからなるＤ個のグループに群
   別されており、且つ選択されたグループのＫ個のスタイ
   ラスが活性化されて前記選択したグループのＫ個のスタ
   イラスに対応するバックプレート上の電圧を変化させる
   ことにより前記プリント媒体上に電荷を付与することを
   特徴とする静電プリンタ。 ７、特許請求の範囲第６項において、前記Ｄ個のバック
   プレートの各々が、Ｄ個のグループのスタイラスの各々
   におけるに個のスタイラスの選択したものから前記プリ
   ント媒体上へ電荷を付与すべく活性化される前記バック
   プレートの特定の一つに対向するグループのスタイラス
   におけるＫ個のスタイラスの選択したものと同時的に順
   次活性化されることを特徴とする静電プリンタ。 ８、特許請求の範囲第７項において、Ｄ×Ｋ個の全ての
   スタイラスから前記プリント媒体上へ電荷を付与する期
   間中、前記プリント媒体が静止状態に保持されることを
   特徴とする静電プリンタ。 ９、複数個のスタイラスを具備する静電プリントヘッド
   、各スタイラスへ印加される電圧及び前記電圧が前記ス
   タイラスへ印加されている時間の両方を変化させる手段
   、を有することを特徴とする静電プリンタ。 １０、複数個のスタイラス、前記スタイラスへ電圧を印
   加することによりプリント媒体上に電荷を付与すること
   を可能とするために前記スタイラスに十分近接してプリ
   ント媒体を移動させる手段、前記スタイラスへ印加した
   電圧の関数である電荷量を前記プリント媒体上へ各スタ
   イラスが独立的に付与するように各スタイラスへ印加す
   る電圧レベルを制御する手段、を有することを特徴とす
   る静電プリンタ。 １１、特許請求の範囲第１０項において、前記電圧レベ
   ルが電圧Ｖ＿１と電圧Ｖ＿Ｍとの間の多数の電圧レベル
   から選択されるものであり、尚Ｍは選択された整数であ
   り、且つＶ＿１はＶ＿Ｍよりも大きいものであることを
   特徴とする静電プリンタ。 １２、特許請求の範囲第１１項において、Ｍが４である
   ことを特徴とする静電プリンタ。 １３、特許請求の範囲第１０項において、前記スタイラ
   ス及び前記プリント媒体の両方に隣接して複数個のバッ
   クプレートが設けられており、前記複数個のスタイラス
   はグループ当りＫ個のスタイラスからなるＤ個のグルー
   プへ群別されており、且つ選択されたグループのＫ個の
   スタイラスは、その選択されたグループのＫ個のスタイ
   ラスに対応するバックプレート上の電圧を変化させるこ
   とによって前記プリント媒体上に電荷を付与すべく活性
   化されることを特徴とする静電プリンタ。 １４、特許請求の範囲第１３項において、前記Ｄ個のバ
   ックプレートの各々は、Ｄ個のグループのスタイラスの
   各々におけるＫ個のスタイラスの選択したものから前記
   プリント媒体上に電荷を付与すべく活性化される前記バ
   ックプレートの特定の一つに対向するグループのスタイ
   ラス内のＫ個のスタイラスの選択したものと同時的に順
   次活性化されることを特徴とする静電プリンタ。 １５、特許請求の範囲第１４項において、前記プリント
   媒体は、全てのスタイラスから前記プリント媒体上に電
   荷を付与する期間中、静止状態に保持されることを特徴
   とする静電プリンタ。 １６、Ｐ（Ｐは選択した整数）複数個のスタイラス、プ
   リント媒体上に付与される電荷量を制御するために前記
   Ｐ個のスタイラスの対応する一つに各々が接続されてい
   る対応するＰ複数個のスタイラス制御回路、前記Ｐ複数
   個のスタイラス制御回路の各々へデータを転送する手段
   、を有しており、前記データ転送手段が、前記スタイラ
   ス制御回路の各々へ最大でｎ個のビットを転送する手段
   を具備しており、その際に前記Ｐ個のスタイラスの各々
   へ２＾ｎ個の可能な電圧レベルを印加することが可能で
   あることを特徴とする静電プリンタ。 １７、特許請求の範囲第１６項において、前記Ｐ個のス
   タイラスは各々がＵ個のスタイラスからなるＶ個のグル
   ープへ群別されており、尚Ｕ及びＶは各々選択された整
   数であり、且つ前記スタイラス制御回路の各々へｎ個の
   制御ビットを転送する手段が、Ｖ組のスタイラスの各々
   におけるＵ個のスタイラスを制御するＵ個のスタイラス
   制御回路へ制御ビットを直列的に転送し且つ前記制御ビ
   ットを前記Ｖ組のスタイラス制御回路の全てへ並列的に
   転送する手段を有することを特徴とする静電プリンタ。 １８、特許請求の範囲第１６項において、前記スタイラ
   ス制御回路へビットを転送する手段が、最大でｎビット
   のデータをＰ個のスタイラスに対応するＰ個のスタイラ
   ス制御回路の各々へ並列的に転送する手段を有しており
   、尚ｎは選択した整数であり、前記Ｐ組のｎビットのデ
   ータの各々はスタイラス制御回路へ直列的に転送される
   ことを特徴とする静電プリンタ。