JPH0352684B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、テープレコーダ、VTR等における
音量調整装置に関し、更に詳細には、複数のスイ
ツチを使用して音量をステツプ状即ちデジタル的
に切り換える装置に関する。

従来技術 リモートコントロールによる音量調整のための
デジタルボリウユームは既に知られている。とこ
ろで、この種のデジタルボリウユームによる音量
調整は、例えば50ｍｓ間隔で順次に送出される切
換信号に基づいて行われる。このため、音量信号
の不特定の位置でレベルが変化し、波形歪み及び
音量変化音が発生する。第１図はこの状態を説明
的に示すものであつて、音声信号のレベルは、t₁
時点で１段低減され、次に50ｍｓ後のt₂時点でも
う１段低減されている。従つて、t₁、t₂時点で波
形歪みが生じ、音量変化音が生じる。

この種の問題を解決するために音声信号のゼロ
クロスを検出し、ゼロクロスに同期して音量切換
を行う方式が既に知られている。

ところで、このゼロクロス制御方式において、
ゼロクロスが発生しないと音量切換が不可能とな
り、音量切換の応答性が悪くなる。

発明の目的 そこで、本発明の目的は、応答性の低下を伴わ
ずに波形歪み及び音量変化音の発生を防止するこ
とが出来る音量調節装置を提供することにある。

発明の構成 上記目的を達成するための本発明は、音声信号
のレベルを調節するための複数の信号レベル調整
抵抗と、前記複数の信号レベル調整抵抗を音声信
号伝送路におけるレベル調整回路に選択的に接続
するための複数の制御スイツチと、前記音声信号
のゼロ又はその近傍時点を検出するゼロクロス検
出回路と、前記制御スイツチの切換指令信号を送
出する切換指令信号発生回路と、前記ゼロクロス
検出回路から得られる前記ゼロ又はその近傍時点
を示す信号の発生時点に一致させて前記切換指令
信号を前記制御スイツチの制御端子に供給する同
期化回路と、前記ゼロクロス検出回路に接続さ
れ、前記ゼロクロス検出回路からゼロクロスを示
す信号が一定時間以内に発生しなかつたことを示
すゼロクロス非発生信号を出力するゼロクロス非
発生検出回路と、前記切換指令信号が前記同期化
回路をバイパスするように前記切換指令信号発生
回路と前記複数の制御スイツチの制御端子との間
にそれぞれ設けられた複数のバイパス信号ライン
と、前記切換指令信号を選択的に通過させるため
に前記複数のバイパス信号ラインにそれぞれ設け
られ、前記ゼロクロス非発生信号に応答して前記
切換指令信号を通過させる複数のゲート回路とを
備えていることを特徴とする音量調整装置に係わ
るものである。

発明の作用効果 本発明によれば、ゼロクロス検出回路からゼロ
クロスを示す信号が発生している時には、制御ス
イツチがゼロクロスに同期して動作し、波形歪み
及び音量変化音の発生を防ぐ。一方、音声信号に
直流成分が多い等のためによつて一定時間以内に
ゼロクロスが発生しない時にはゼロクロス非発生
検出回路の出力でゲート回路が制御され、切換指
令信号がバイパス信号ラインを通つて制御スイツ
チに与えられる。従つて、ゼロクロスの発生を待
たずに音量調整を行うことが可能になり、速応性
が良くなる。

次に、第２図〜第４図を参照して本発明の実施
例に係わる音量調整装置を説明する。第２図はス
テレオ信号伝送路におけるゼロクロス方式による
音量調整回路を示す。但し、この第２図において
は本発明に係わるゼロクロス非発生検出回路、バ
イパス信号ライン及びゲート回路の図示が省略さ
れている。第３図は第２図の各部の波形を示す。
第４図は第２図の回路にゼロクロス非検出発生回
路としてのリトリガ可能な単安定マルチバイブレ
ータ２１と、バイパス信号ラインと、ANDゲー
ト１９と、電圧源＋Ｂと、スイツチ２０とを付加
した状態を示す。

まず、第２図及び第３図によつてゼロクロス検
出による制御方式を説明する。第２図において、
１，２は左右の音声信号入力端子、３，４は左右
の増幅器、S₁からS₁₂まではスイツチ駆動回路を
含むFETスイツチ、R₁からR₁₂までは音量調整抵
抗、５，６は左右の演算増幅器、R₁₃，R₁₄は帰
還抵抗、７，８は左右の出力端子である。左チヤ
ンネルのレベル調整回路は、演算増幅器５と、ス
イツチS₁〜S₆と、抵抗R₁〜R₆と、帰還抵抗R₁₃と
から成り、入力抵抗R₁〜R₆と帰還抵抗R₁₃との比
を変えて利得調整（音量調整）を行うように構成
されている。なお、演算増幅器５の入力ラインに
スイツチS₁〜S₆で選択的に接続される抵抗R₁〜
R₆の値の一例を示すと、R₁は5.1kΩ、R₂は10kΩ、
R₃は20kΩ、R₄は39kΩ、R₅は82kΩ、R₆は
160kΩ、R₁₃は5.1kΩである。

９，１０は左右のゼロクロス検出回路、１１は
左右共通の切換指令信号発生回路、１２，１３は
左右のゼロクロス同期化回路としてのＤ型フリツ
プフロツプである。左右のゼロクロス検出回路
９，１０は、電圧コンパレータ１４，１５と、非
他的ORゲート１６，１７と、抵抗R₁₅，R₁₆と、
コンデンサC₁，C₂とから成る。

次に、第１図の各部の状態を示す第３図を参照
して更に詳しく説明する。但し、左チヤンネルと
右チヤンネルとは同一構成であるので、左チヤン
ネルについてのみ説明する。ゼロクロス検出回路
９のゼロクロス検出用電圧コンパレータ１４の一
方の入力端子は増幅器３の出力端子に接続され、
他方入力端子は微小基準電源１５に接続されてい
る。基準電源１５はノイズをカツトしてゼロクロ
ス近傍を検出するためのものであり、極めて低い
電位を与えるのみであるから、他方の入力端子は
実質的に接続されている。従つて、第３図はコン
パレータ１４が完全なゼロクロス検出器として動
作した状態が示されている。コンパレータ１４の
非反転入力端子に第３図Ａに示す音声信号が増幅
器３の出力段の信号伝送ラインから入力すれば、
この音声信号がゼロレベルを横切る毎にコンパレ
ータ１４の出力が反転し、第３図Ｂの比較出力が
得られる。今、t₁時点で第３図Ａの波形がゼロレ
ベルを下から上に向つて横切つたとすれば、第３
図Ｂに示す如くコンパレータ１４の出力は低レベ
ルから高レベルに転換する。コンパレータ１４の
出力端子は排他的ORゲート１６の一方の入力端
子に直接に接続されていると共に他方の入力端子
に抵抗R₁₅とコンデンサC₁とから成る遅延回路を
介して接続されているので、t₁からt₂までの遅延
時間の間だけ非他的ORゲート１６の出力が第３
図Ｃに示す如く高レベルになり、ゼロクロス検出
パルスが発生する。第３図の例ではt₁時点でスイ
ツチ切換指令信号がまだ発生していないので、ゼ
ロクロスが検出されてもスイツチの切り換えは行
われない。排他的ORゲート１６の出力端子はＤ
型フリツプフロツプ１２のクロツプ入力端子CL
に接続されている。Ｄ型フリツプフロツプ１２
は、６個のスイツチS₁〜S₆に対応して６個のＤ型
フリツプフロツプを含み、６個のデータ入力端子
D₁〜D₆と６個の出力端子Q₁〜Q₆を有し、クロツ
ク入力端子CLに入力するクロツクパルス（ゼロ
クロス検出パルス）の前縁に同期して入力データ
をラツチし、そのラツチ出力を出力端子Q₁〜Q₆
から各スイツチS₁〜S₆に送る。

切換指令信号発生回路１１は、６個の出力端子
A₁〜A₆を有し、これがフリツプフロツプ１２の
入力端子D₁〜D₆にそれぞれ接続されている。こ
の切換指令信号発生回路１１はマイクロコンピユ
ータを含み、音量切換操作に応答して出力端子
A₁〜A₆から必要な音量を得るためのスイツチ切
換指令信号を発生する。今、音量切換操作に応答
してマイクロコンピユータがスイツチS₁からS₆に
向つて順にオンするような指令を出したと仮定す
れば、出力端子A₁から第３図Ｄに示す切換指令
信号がt₂〜t₆区間で発生し、次に出力端子A₂から
第３図Ｅに示す切換指令信号がt₆〜t₈区間で発生
する。t₃時点で切換指令信号が発生しても、この
時点でクロツク入力端子CLにゼロクロス検出パ
ルスが入力していないので、出力端子Q₁から直
ちに切換指令信号はスイツチS₁に送られない。し
かし、t₄時点になると、第３図Ａの音声信号は上
から下に向つてゼロレベルを横切るので、コンパ
レータ１４の出力が反転し、第３図Ｃに示す如く
ゼロクロス検出パルスが発生し、このゼロクロス
検出パルスの前縁ではデータ入力端子D₁に高レ
ベルの切換指令信号が入力しているので、これが
ラツチされ、第３図Ｆに示す如く高レベルの切換
指令信号が出力端子Q₁からスイツチS₁に送られ、
スイツチS₁はオンになる。スイツチS₁のオンは音
声信号のゼロクロスに同期しているので、波形歪
み及び音量変化は生じない。

しかる後、t₅時点でもゼロクロス検出パルスが
発生するが、Ｄ型フリツプフロツプ１２に高レベ
ル入力が継続して与えられているため、ラツチの
内容は変化しない。t₆時点で、第３図Ｄに示す入
力端子D₁に入力している切換指令信号が低レベ
ルになり、代つて入力端子D₂の切換指令信号が
高レベルになつても、この時点でスイツチS₁とス
イツチS₂との切換は行われない。t₆時点後の最初
のゼロクロス検出パルスがt₇時点で発生すると、
この検出パルスをクロツク入力として入力端子
D₁及びD₂の入力のラツチが行われ、第３図Ｆ，
Ｇに示す如くＤ型フリツプフロツプ１２の出力端
子Q₁，Q₂の状態が転換し、スイツチS₁にオフ切
換指令信号が供給され、スイツチS₂にオン切換指
令信号が供給される。従つて、この切換時点にお
いても、第３図Ａの音声信号の波形歪み及び音量
変化が生じない。

t₈時点で入力端子D₂の入力は低レベルに転換
し、他のスイツチの切換指令信号が発生するが、
直ちにスイツチ切換制御は行われず、t₉時点のゼ
ロクロス検出パルスに同期して行われる。

上記の如く切換操作を進め、所望の音量が得ら
れた点で操作を停止すると、この時点でオン操作
されているスイツチがオン状態に保持され、音量
設定が終了する。

第３図を参照した説明において、理解を容易に
するために、スイツチS₁からS₆に向つて順次に切
換制御が行われるように説明したが、実際には、
６個の抵抗R₁〜R₆の複数個の種々の組み合せに
よつて種々の抵抗値を得るように切換制御する。
即ち、切換指令信号発生回路１１はマイクロコン
ピユータによつて所望の組み合せを決定し、この
組み合せに対応した切換指令信号を発生し、この
信号がゼロクロス検出パルスに同期してスイツチ
S₁〜S₆に送られる。

ところで、直流成分が多い等のためにゼロクロ
ス検出パルスの発生間隔が長くなり、この期間に
音量調整が不能になることがある。この種の問題
を解決するために第４図では同期化用Ｄ型フリツ
プフロツプ１２のバイパス信号ラインが設けら
れ、ここにANDゲート回路１９が接続されてい
る。第４図では１つのバイパス信号ラインと１つ
のANDゲート回路１９が示されているが、切換
指令信号発生回路１１の全出力端子Ａ１〜Ａ６と
全部スイツチＳ１〜Ｓ６の制御端子との間にそれ
ぞれ設けられている。ゼロクロス非発生検出回路
としてのリトリガ可能な単安定マルチバイブレー
タ２１はゼロクロス検出回路９に接続され、ゼロ
クロス検出パルスが一定時間以内に発生しなかつ
たことを検出し、この検出信号をANDゲート回
路１９に与える。スイツチ２０は単安定マルチバ
イブレータ２１に頼らないでANDゲート回路１
９を信号伝送状態にするためにANDゲート回路
１９の入力端子を電源端子＋Ｂに選択的に接続す
るためのものである。

第４図に示すように構成することにより、一定
時間以内にゼロクロスが発生しないと、ANDゲ
ート回路１９を切換指令信号が通過することが、
可能になり、スイツチＳ１〜Ｓ６の切換が可能に
なる。従つて、ゼロクロス非検出発生期間におけ
る音量調整が可能になり、速応性が良くなる。

変形例 本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。

(A) 抵抗Ｒ１〜Ｒ６を並列に接続する代わりに、
直列接続し、選択されたもののみを伝送ライン
に接続するようにしてもよい。

(B) 演算増幅黄５の入力ライン以外に抵抗Ｒ１〜
Ｒ６を配置することができる。

【図面の簡単な説明】

第１図は従来の音量調整による信号変化を示す
波形図である。第２図は本発明の実施例に係わる
音量調整装置の一部を示す回路図、第３図は第２
図の各部の状態を示す波形図である。第４図は実
施例の音量調整装置の一部を示す回路図である。 S₁〜S₁₂……スイツチ、R₁〜R₁₂……音量調整
抵抗、９……ゼロクロス検出回路、１１……切換
指令信号発生回路、１２……同期化用Ｄ型フリツ
プフロツプ、１４……コンパレータ。

Claims (1)

1. 【特許請求の範囲】 １ 音声信号のレベルを調節するための複数の信
   号レベル調整抵抗と、 前記複数の信号レベル調整抵抗を音声信号伝送
   路におけるレベル調整回路に選択的に接続するた
   めの複数の制御スイツチと、 前記音声信号のゼロ又はその近傍時点を検出す
   るゼロクロス検出回路と、 前記制御スイツチの切換指令信号を送出する切
   換指令信号発生回路と、 前記ゼロクロス検出回路から得られる前記ゼロ
   又はその近傍時点を示す信号の発生時点に一致さ
   せて前記切換指令信号を前記制御スイツチの制御
   端子に供給する同期化回路と、 前記ゼロクロス検出回路に接続され、前記ゼロ
   クロス検出回路からゼロクロスを示す信号が一定
   時間以内に発生しなかつたことを示すゼロクロス
   非発生信号を出力するゼロクロス非発生検出回路
   と、 前記切換指令信号が前記同期化回路をバイパス
   するように前記切換指令信号発生回路と前記複数
   の制御スイツチの制御端子との間にそれぞれ設け
   られた複数のバイパス信号ラインと、 前記切換指令信号を選択的に通過させるために
   前記複数のバイパス信号ラインにそれぞれ設けら
   れ、前記ゼロクロス非発生信号に応答して前記切
   換指令信号を通過させる複数のゲート回路と を備えていることを特徴とする音量調整装置。