JPH0352466A - マトリクスディスプレイの駆動方法 - Google Patents
マトリクスディスプレイの駆動方法Info
- Publication number
- JPH0352466A JPH0352466A JP18816489A JP18816489A JPH0352466A JP H0352466 A JPH0352466 A JP H0352466A JP 18816489 A JP18816489 A JP 18816489A JP 18816489 A JP18816489 A JP 18816489A JP H0352466 A JPH0352466 A JP H0352466A
- Authority
- JP
- Japan
- Prior art keywords
- frame memory
- parallel
- matrix display
- data
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title claims description 8
- 230000015654 memory Effects 0.000 abstract description 18
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野』
本発明は画素数の多いマトリクスディスプレイの駆動方
法に関するものである. 『従来の技術」 例えば第2図に示すようにHD(高品位)TVでは、水
平走査時間t,は29.6μsecで、水平走査周波数
f,は33.75KHzである.ここで1画素を走査す
る周波数fエは1ラインの画素数を1800個とすると
、f 1= 1800 x 33.75=60M也とな
る.したがって、この種のマトリクスディスプレイの1
ラインの書込みクロック周波数は60MHzとなる.『
発明が解決しようとする課題」 しかるに,このような60MHzの信号は、従来のTT
L論理集積回路では処理できないという問題があった. 本発明は60MHzの信号であっても従来のTTLによ
って処理可能な駆動方法を提供することを目的とするも
のである. 『課題を解決するための手段」 本発明は、1水平走査ライン毎のビデオ信号を複数個に
分割して読み出し,これをそれぞれ独立した複数個の信
号供給回路に書込み、これら複数個の信号を同時並列に
読出してディスプレイを走査駆動するようにした駆動方
法である.『実施例』 以下、本発明の一実施例を図面に基き説明する.(1)
はフレームメモlバラインメモリまたはフィールドメモ
リであってもよい)で,このフレームメモリ(1)は縦
方向にn個に分割されている.こ?らの分割された小区
割メモリ(1■)〜(in)は記憶内容がディジタル信
号であるときにはD/A変換回j!(2.)〜(2n)
を介してn個の独立した信号供給回路(31)〜(3o
)に結合されている.これらの信号供給回路(3■)〜
(3n)はマトリクス方式ディスプレイ(4)のビデオ
信号線にn個に区分してそれぞれ結合されている.また
、ディスプレイ(4)の走査線には走査寵動回路(5)
が結合されている. 以上のような構成において,フレームメモリ(1)への
書込みは第2図に示すように左端部から右端部へと順次
繰返えしなされる. つぎに読出しに際しては第3図に示すように,縦方向に
n分割した小区割メモリ(l1)・・・(1n)毎に行
なわれる.例えば従来の方法では書込みと同様に読出し
を行うものとすると,60M&のクロック周波数が必要
である.しかし,本発明ではTTLに対応させるため1
0MIhの周波数であるべきとすると,小区割メモリ(
11)・・・(in)は6分割する.もしクロック周波
数が6MHzであれば10分割することとなる。
法に関するものである. 『従来の技術」 例えば第2図に示すようにHD(高品位)TVでは、水
平走査時間t,は29.6μsecで、水平走査周波数
f,は33.75KHzである.ここで1画素を走査す
る周波数fエは1ラインの画素数を1800個とすると
、f 1= 1800 x 33.75=60M也とな
る.したがって、この種のマトリクスディスプレイの1
ラインの書込みクロック周波数は60MHzとなる.『
発明が解決しようとする課題」 しかるに,このような60MHzの信号は、従来のTT
L論理集積回路では処理できないという問題があった. 本発明は60MHzの信号であっても従来のTTLによ
って処理可能な駆動方法を提供することを目的とするも
のである. 『課題を解決するための手段」 本発明は、1水平走査ライン毎のビデオ信号を複数個に
分割して読み出し,これをそれぞれ独立した複数個の信
号供給回路に書込み、これら複数個の信号を同時並列に
読出してディスプレイを走査駆動するようにした駆動方
法である.『実施例』 以下、本発明の一実施例を図面に基き説明する.(1)
はフレームメモlバラインメモリまたはフィールドメモ
リであってもよい)で,このフレームメモリ(1)は縦
方向にn個に分割されている.こ?らの分割された小区
割メモリ(1■)〜(in)は記憶内容がディジタル信
号であるときにはD/A変換回j!(2.)〜(2n)
を介してn個の独立した信号供給回路(31)〜(3o
)に結合されている.これらの信号供給回路(3■)〜
(3n)はマトリクス方式ディスプレイ(4)のビデオ
信号線にn個に区分してそれぞれ結合されている.また
、ディスプレイ(4)の走査線には走査寵動回路(5)
が結合されている. 以上のような構成において,フレームメモリ(1)への
書込みは第2図に示すように左端部から右端部へと順次
繰返えしなされる. つぎに読出しに際しては第3図に示すように,縦方向に
n分割した小区割メモリ(l1)・・・(1n)毎に行
なわれる.例えば従来の方法では書込みと同様に読出し
を行うものとすると,60M&のクロック周波数が必要
である.しかし,本発明ではTTLに対応させるため1
0MIhの周波数であるべきとすると,小区割メモリ(
11)・・・(in)は6分割する.もしクロック周波
数が6MHzであれば10分割することとなる。
フレームメモリ(1)をn分割した小区割メモリ(11
)・・・(1n)にて並列に同時に読み出される.記録
データがディジタルの場合にはそれぞれD/A変換回路
(21)〜(2n)でアナログ信号に戻され信号供給回
路(31)〜(3n)へ送られる。
)・・・(1n)にて並列に同時に読み出される.記録
データがディジタルの場合にはそれぞれD/A変換回路
(21)〜(2n)でアナログ信号に戻され信号供給回
路(31)〜(3n)へ送られる。
そしてビデオ信号端子から並列にマトリクスディスプレ
イ(4)の全ての小区割メモリ(41)・・・(4rl
)に同時入力され、走査駆動回路(5)のスキャニング
信号で上方から順次表示される. 「発明の効果」 本発明は上述のように、フレームメモリの内容を複数個
に分割して並列に同時読出しをしてこれをディスプレイ
のビデオ信号線に複数個同時に供給するようにしたので
、クロック数を数分の1から数十分の1など大巾に下げ
ることができる.したがって、多画素のディスプレイで
あっても藤動回路として従来のTTLをそのまま利用で
きる.また、クロック数の低下によって耐ノイズ性が増
大し,ノイズ発生源としての外部への悪影響が少?くな
ってノイズ対策が容易で,長い配線が使用でき、さらに
、安価な素子が使用できる.
イ(4)の全ての小区割メモリ(41)・・・(4rl
)に同時入力され、走査駆動回路(5)のスキャニング
信号で上方から順次表示される. 「発明の効果」 本発明は上述のように、フレームメモリの内容を複数個
に分割して並列に同時読出しをしてこれをディスプレイ
のビデオ信号線に複数個同時に供給するようにしたので
、クロック数を数分の1から数十分の1など大巾に下げ
ることができる.したがって、多画素のディスプレイで
あっても藤動回路として従来のTTLをそのまま利用で
きる.また、クロック数の低下によって耐ノイズ性が増
大し,ノイズ発生源としての外部への悪影響が少?くな
ってノイズ対策が容易で,長い配線が使用でき、さらに
、安価な素子が使用できる.
第1図は本発明の駆動方法を説明するためのブロック図
,第2図はフレームメモリの書込みの説明図、第3図は
本発明による読出しの説明図である.
,第2図はフレームメモリの書込みの説明図、第3図は
本発明による読出しの説明図である.
Claims (1)
- (1)1水平走査ライン毎のビデオ信号を複数個に分割
して読み出し、これをそれぞれ独立した複数個の信号供
給回路に書込み、これら複数個の信号を同時並列に読出
してディスプレイを走査駆動するようにしたことを特徴
とするマトリクスディスプレイの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18816489A JPH0352466A (ja) | 1989-07-20 | 1989-07-20 | マトリクスディスプレイの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18816489A JPH0352466A (ja) | 1989-07-20 | 1989-07-20 | マトリクスディスプレイの駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0352466A true JPH0352466A (ja) | 1991-03-06 |
Family
ID=16218873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18816489A Pending JPH0352466A (ja) | 1989-07-20 | 1989-07-20 | マトリクスディスプレイの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0352466A (ja) |
-
1989
- 1989-07-20 JP JP18816489A patent/JPH0352466A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0291252A3 (en) | Method of video display and video display device therefor | |
US4369504A (en) | Serial-parallel signal converter | |
JPH0426273B2 (ja) | ||
US5339160A (en) | Character display device for synchronizing operation of video ram to operation of CPU | |
US5005073A (en) | Demultiplexer for providing a color television signal having an increased image frequency | |
JPH0352466A (ja) | マトリクスディスプレイの駆動方法 | |
JPH068990B2 (ja) | パタ−ン表示信号発生装置 | |
JP2924842B2 (ja) | 液晶表示装置 | |
JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
JPS63185174A (ja) | 液晶表示制御装置 | |
JP2001249644A (ja) | 液晶表示装置 | |
SU1714662A1 (ru) | Устройство дл отображени информации | |
JPS61213897A (ja) | 画像表示装置 | |
JPH07199864A (ja) | 表示装置 | |
JPH0126226B2 (ja) | ||
JPS60134284A (ja) | 画面反転表示方式 | |
SU1462405A1 (ru) | Устройство дл отображени информации | |
EP0805428A1 (en) | Vehicular navigation display system with clock selection depending on the display format | |
RU1783509C (ru) | Устройство дл ввода информации | |
JPH06118899A (ja) | 映像信号処理回路 | |
JP2694942B2 (ja) | ディスプレイ装置 | |
JPH0510873B2 (ja) | ||
JP2781924B2 (ja) | スーパーインポーズ装置 | |
JP2982029B2 (ja) | 映像表示装置 | |
JPH0832874A (ja) | 4画面表示装置 |