JPH0352246A - 集積回路パッケージのための低反射入力構造 - Google Patents

集積回路パッケージのための低反射入力構造

Info

Publication number
JPH0352246A
JPH0352246A JP2174615A JP17461590A JPH0352246A JP H0352246 A JPH0352246 A JP H0352246A JP 2174615 A JP2174615 A JP 2174615A JP 17461590 A JP17461590 A JP 17461590A JP H0352246 A JPH0352246 A JP H0352246A
Authority
JP
Japan
Prior art keywords
integrated circuit
package
characteristic impedance
signal
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2174615A
Other languages
English (en)
Inventor
Jerry E Prioste
ジェリー・イー・プリオステ
Keith Nelson
キース・ネルソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0352246A publication Critical patent/JPH0352246A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〉 本発明は一般的に集積回路パッケージに関する。
さらに詳しくは、本発明は高速信号導電体を有するピン
格子配列（ＰＧＡ　）集積回路パッケージに関する。
（従来の技術および解決すべき課題） 集積回路を製造する上で重要なことは、パッケージ自身
により集積回路の電気的性能を低下させたり、制限しな
いように回路を実装することである。パッケージは、パ
ッケージの外部に延びるピンと集積回路のボンディング
・パッドとの間を電気的に結合する。集積回路の動作速
度は、特に操作速度が１ＧＨｚ以上である通信の応用分
野にあいて、劇的に速くなった。同時に、回路はより複
唯になり、集積回路との信号を伝達するために、より多
くのパッケージ・ピンを必要とするようになった。パッ
ケージ・ピンの数が増えると、パッケージが大型化し、
ピンは集積回路からざらに遠く離れる。ピンを集積回路
に結合するために、半導体パッケージ内部に導電線が形
成ざれ、パッケージの大型化のため導電線は長くなって
いる。導電線が長くなると、以下に述べる理由のために
、パッケージの動作速度が落ち、そのためパッケージ内
部の集積回路の動作速度を制限してしまう。
普通の集積回路パッケージは、基板上に格子状に配列さ
れる複数の端子またはピンを含むために、ビン格子配列
（ＰＧＡ）型と呼ばれる。通常、基板は誘電材料とパタ
ーン化ざれた金属層との、多層サンドイツチ構造である
。基板は、通常、その中心に、集積回路が装着される穴
を有している。集積回路とパッケージ・ピンを結合させ
る導電線は、パターン化ざれた金属層により形成される
。従来においては、１本の導電線が、基板の内端に形成
されたパッケージ・ボンド・パッドと各ピンを結合して
、ワイヤ・ボンド（ｗｉｒｅ　ｂｏｎｄ　）が集積回路
上のボンド・パッドとパッケージ・ポンド・パッドを結
合していた。外部信号はピンを介してパッケージに入り
、信号線とワイヤ・ボンドを介して集積回路に搬送され
る。ＰＧＡパッケージには多層金属が用いられているた
めに、導電線は２つの接地而間に挟まれ、誘電材用の層
により接地面からは絶縁ざれているストリップ線導電体
を形成した。これらのストリップ線導電体は、信号線ま
たは伝送線とも呼ばれる。ストリップ線導電体の設計に
より、信号がパッケージ・ピンから集積回路に移動する
際の信号のひずみは減少したが、或端抵抗を追加するこ
とが困難なため、ストリップ線は成端されずに、信号が
高速のエッジ速度を有する場合は大きな反射信号を生じ
た。
より高い動作周波数を得るには、クロツク信号とデータ
信号のエッジ速度がより高くなければならない。ひずみ
を最小限におさえてエッジ速度の高い信号を伝えるため
には、通常５０オームである一定の特性インピーダンス
Ｚｏを有する信号線を通って半導体パッケージに伝えね
ばならず、ざらに、信号線は信号線に整合するインピー
ダンスにより戊端せねばならない。これは、速いエッジ
速度を有する信号がさまざまなインピーダンスを有する
信号線上を伝達されるときに、インピーダンス不整合の
起きるたびに、信号の一部が信号源方向に対して反剣ざ
れ、信号の他の部分のみが、信号線上を前進するからで
ある。反射電圧の大きさは、信号のエッジ速度と伝送回
線或端のキャパシタンスとの関数である。戊端抵抗は、
信号線と接地基準または負電源もしくは正電源との間で
結合される。信号はｔｃ端伝送線に結合した分岐信号線
により、集積回路の受信線とも呼ばれる受信ゲートに結
合ざれている。或端伝送線から分岐する、非或端信号線
もまた、反躬電圧を起こし、その大きさは信号速度と非
成端分岐線のキャパシタンスの関数である。非或端分岐
線はまた、「スタブ」または「開放線」とも呼ばれる。
インピーダンス整合された或端信号線は、非戊端信号線
とは異なり、スタブのキャパシタンスを増さない。
３種類の基本的な信号線が、一般的に用いられる：或端
された一定の特性インピーダンス線、非成端の一定のイ
ンピーダンス線、および非或端の可変インピーダンス線
である。或端可変インピーダンス線は可能であるが、通
常は可変インピーダンスを有する信号線を成端させるた
めの追加費用に値しない。半導体パッケージを外部回路
構或と結合させる外部信Ｎ線は、通常は或端した、一定
インピーダンス型である。現在までのところ、外部信号
線と集積回路を結合する内部信号線は、他の２種類であ
った。そのため、今までは、半導体パッケージは成端外
部信号線に結合ざれ、外部信号線上ではパッケージがス
タブとなっていた。エッジ速度が比較的遅く、この非或
端分岐線のキャパシタンスが比較的小ざい場合は、この
スタブによって起こされる反射電圧は些細なものであっ
た。
しかし、最近になって、パッケージによって起こされる
反射電圧は、エッジ速度とパッケージのサイズの両方を
制限する要因となってきた。
パッケージ信＠線のキャパシタンスは、パッケージ・キ
ャバシタンスと集積回路の受端グートのキャバシタンス
との合計である。集積回路の受端ゲートは外部信号線と
インピーダンス整合していないので、“必然的にキャパ
シタンス・スタブとなる。典型的な信号線は４ないし１
ＱｐＦのキャパシタンスを持っており、そのうち受端ゲ
ートによるものはわずか１ないし２ｐＦであった。この
ため、パッケージ自身によりパッケージ信号線にキャバ
シタンスの大部分が付加ざれた。第三に、反射波により
信号線内に定常波が起こり、パッケージのキャパシタン
スと信号周波数によっては、信号の振幅を増減させ、ノ
イズ・マージンをざらに狭めた。これらの問題はすべて
、信号のエッジ速度が増加すると、悪化した。ノイズ・
マージンが狭まったために、ときには、受端ゲートが確
実に動作しない場合もあった。
クロツク信号のような信号をいくつかの半導体パッケー
ジに与えるには、単一の信号外部線を用いることが望ま
しい場合が多い。従来においては、信号線に結合された
各パッケージが信号線上に反射ノイズを生み出していた
。各パッケージからのノイズが信号線上に蓄積するため
、外部信号線に付加される各パッケージのノイズ・マー
ジンは劇的に減少した。このような方法で２つ以上のパ
ッケージが結合されるときは、減少したノイズ・マージ
ンを補償するために、動作周波数が大幅に減少した。
これらの問題の主な原因は、半導体パッケージ内の導電
線によって形成される非成端伝送線のキャバシタンスで
ある。従来においては、最も直接的な解決法は必要なピ
ンの数が少なくても済むように集積回路を設計すること
であった。この方法により、ピンを集積回路に近づけて
配置することはできたが、明らかに回路設計上の制約と
なった。
他の解決法は、パッケージ・ピンの寸法およびピンと集
積回路との間の導電線の寸法を小さくして、小さな空間
に多くのピンを配置することができるようにすることで
あった。この方法でも、ピンと集積回路との間の導電線
を短くすることはできたが、パッケージの製造がむずか
しくなり、生産者のコストが高くなった。今までは、イ
ンピーダンスの不整合に対するこれらの解決策は、せい
ぜいパッケージ・ピンと集積回路との間の接続キャパシ
タンスの影響を減らすことができるだけで、それをなく
すことはできなかった。
従って、本発明の目的は低反射入力構成の集積回路パッ
ケージを設けることである。
本発明の他の目的は、パッケージとそれに結合される高
周波信号線との間の、インピーダンス不整合が少ない集
積回路パッケージを設けることである。
本発明の更に他の目的は、成端できる一定の特性インピ
ーダンスを持つ内部伝送線を有する集積回路パッケージ
を設けることである。
本発明の更に他の目的は、パッケージ・ピンと集積回路
との間の接続に起因するキャパシタンスの影響を排除す
る集積回路パッケージを設けることである。
本発明の更に他の目的は、従来のピン格子配列製造技術
と互換性のある集積回路パッケージを設けることである
。
本発明の更に他の目的は、他の集積回路パッケージと直
列に単一の外部信号線に結合できる入力ピンを有する集
積回路パッケージを設けることである。
（発明の概要） 本発明のこれらのおよび他の目的と長所は、或端できる
伝送線を内部に有し、低反射入力ピンを有する集積回路
パッケージを設けることによって実現することができる
。低反射入力ピンは、第１人カピンを導電路により第２
の入力ピンに内部結合させることにより、設ける。導電
路は、第１人カピンと結合した外部信号線の特性インピ
ーダンスと整合する一定の特性インピーダンスを有する
。
導電路の一部は、導電路と集積回路のボンデイング・パ
ッド間を接着させるワイヤ・ボンデイングまたは他のボ
ンデイング技法に用いられるボンデイング・パッドを形
成する。導電路の特性インピーダンスと整合する成端イ
ンピーダンスは、第２入力ピンと接地間に結合されるよ
うに意図される。
この方法では、集積回路パッケージによるインピーダン
ス不整合が排除ざれ、半導体パッケージと外部信号線と
の間の総合的なインピーダンス不整合が大幅に減少する
ので、集積回路の周波数動作が高められる。
（実施例） 第１図は、ピン格子配列半導体パッケージの一部の、た
いへん簡単な透視断面図である。ピン３１、３２および
３３はパッケージから延び、外部信号線または外部電源
に結合するように設計ざれている。ピン３１ないし３３
は、誘導体層５１、３９および５２と、これら誘導体層
間に形成される導電層５３、５４および５５とにより構
或される多層基板上に装着される。導電層５４は、導電
線１６と３７を形成するようにパターン化される。
導電線１６および３７の形と機能は以下に更に詳しく説
明する。パターン化ざれた層５４は、パターン化ざれた
導電体１６と３７がパッケージの内外にデータ信号を伝
えるために用いられるので、信号層と呼ばれる。導電層
５３と５５は、導電線１６と３７の上下に設けられ、そ
れにより導電層５５と５３がＤＣ電源または接地面に結
合されている場合に、導電線１６と３７がストリップ線
導電体を形成する。導電層５３と５５は、導電線１６を
ストリップ線導電体にするように結合ざれてさえいれば
、パターン化したものでも、連続したものでもよい。パ
ターン化ざれた導電線１６と３７の上下には、接地面を
設けることが好ましいが、層５３または５５のいずれか
を省略して、その上または下に１枚の接地面を持つ導電
線１６、３７としてもよい。その場合、信号線１６と３
７は改良ざれたマイクロストリップ線導電体となる。
第１図では、３つの導電層５３、５４、５５しか示され
ていないが、実際のパッケージは第１図に示されたのと
同様の導電層を９個以上含んでも良い。これらの追加の
層は、信号層５４の上下にサンドイッチ状に形成され、
たいてい、外部電源と結合されている。ピン３１と３２
は導電線１６に結合し、半導体パッケージへの低反射入
力を形成する。ピン３３は従来の導電線３７に結合され
る。基板層５４の内端４３に近い、信号線１６と３７の
部分は、ワイヤ・ボンド４８のパッケージ・ボンデイン
グ・パッドとなる。導電線１６と３７はワイヤ・ボンド
４８により集積回路４７のボンド・パッド４６と４４に
それぞれ結合される。
導電線１６は、また、高周波信号導電体（ＨＦＳＣ）と
も呼ばれ、事実上一定の特性インピーダンス、通常５０
オームを有している。信号線１６上の任意の点における
特性インピーダンスＺ。は以下の式により求められる： ただし、Ｚｏ＝特性インピーダンス ｅ，＝セラミック・パッケージの誘電定数Ｂ＝２接地面
間の誘電離隔距離 Ｗ＝信＠線幅 Ｔ＝信号線厚み ピン３２は、ＨＦＳＣ１　６と外端４２の距離が最小に
なるように、外端４２付近で口ＦＳＣ１６と結合する。
ピン３１の位置と、口ＦＳＣ１６の形は、重要ではない
が、口ＦＳＣ１６の一部は、ワイヤ・ボンド４８ができ
るだけ短くなるように内端４３付近に延びていなければ
ならない。ボンド・パッド４６は、集積回路のクロツク
入力または高速データ入力のような、受端ゲートに結合
される。ボンド・パッド４４は、従来の低速データ入力
または集積回路４７に対する出力である。
第２図は、本発明を具現化する半導体パッケージ１１を
利用した回路の回路図である。第２図は、複数のゲート
（図示せず）を有する集積回路の１個の受端ゲートを示
しているに過ぎない。本発明は、通常はクロツク信号や
、高速データなどに用いられる高速入力線上にのみ用い
られる。典型的なパッケージは、数百の入力ゲートを持
ち、そのうち１個または２個だけが高速で動作するため
に必要とされる。第２図に示され、以下に説明する回路
は、高速動作を必要とする各入力上に用いられ、集積回
路と用途によって必要な数だけ複製することかできる。
高速電圧信号１２は、別部品、集積回路、外部回路構或
などによってパッケージ外で生成される。電圧信号１２
は特性インピーダンスＺｏを有する外部信号線１４によ
り、パッケージ１１に結合される。信号線１４に対する
特性インピーダンスは、通常５０オームである。信号線
１４はパッケージ１１の入力ピンまたは端子３１に結合
される。入力ピン３１は、これもまた一定の特性インピ
ーダンスＺｏを有する内部信号線１６に結合される。口
ＦＳＣ１６は、一端で第１人カピン３１と結合ざれ、他
端で第２人力端子３２と結合される。第１図に示された
第１の実施例では、第２人力端子３２は、信号線１６と
１４の特性インピーダンスＺ。と同じ値を持つ抵抗１９
により或端される。用途によっては、戒端抵抗１９は負
の電源電圧にも結合されることがある。
内部高速導電体１６は、ワイヤ・ボンドまたはテープ自
動ボンデイング技法により、集積回路の受端ゲート１７
に結合される。コンデンサ１８は受端ゲート１７の内部
キャパシタンスを表す。ＨＦＳＣ１　６が外部信号線１
４とインピーダンス整合しているために、電圧信号１２
は、インターフェースにおいて反射を起こさずに外部信
号線１４から内部信号線１６に転送され、内部信号線１
６によるキャバシタンスは、高速信号１２に対して効果
的に排除される。高速信号１２に影響を与える総合的な
パッケージ・インピーダンスは、信号線１６によるキャ
パシタンスと、ゲート１７によるキャパシタンス１８の
合計である。ＨＦＳＣ１　６のインピーダンスを信号線
１４と整合させることにより、高速信号１２に影響を与
えるパッケージ・インピーダンスは、受端ゲート１７か
らの入力ピン３１の物理的な離隔距離に関わらず、１Ｄ
Ｆにまで確実に減少する。
第３図は、本発明の第２の実施例の回路図である。第２
の実施例は、ざらに第１のパッケージに似ている第２の
パッケージ１１′を含む。高速信号１２は、本発明の内
部高速信号導電体１６と１６′を用いるパッケージ１１
と１１′の両方に結合ざれている。信号１２は、上記に
説明ざれたように、パッケージ１１の受端ゲート１７に
転送される。半導体パッケージ１１の第２人力端子３２
は、信号線１６と１４と同じ一定の特性インピーダンス
Ｚｏを有する信号線２０に結合ざれている。信号線２０
の他端は、パッケージ１１′の入力ピン３１′に結合さ
れている。第１の入力ピン３１′は、内部高速信号導電
体１６′に結合ざれている。プライム指定を有する半導
体パッケージ１１′の素子と成端抵抗１９は結合され、
第２図に説明したプライム指定を有ざない素子と同じよ
うに機能する。このように、高速信号１２はパッケージ
１１の第１および第２人カピン３１と３２をそれぞれ通
じて、パッケージ１１′の入力ピン３１′に結合ざれて
いる。信号線１４、１６、２０および１６′が同じ特性
インピーダンスＺＯを有しているために、信号としての
反躬は、信号線間に転送されない。インピーダンスの不
整合によって起きる唯一の反射は、論理ゲート１７と１
７′の入力キャパシタンスから起こり、上記に説明ざれ
たように最小である、コンデンサ１８と１８′によって
表されるキャパシタンス・スタブによって起こされる。
この方法で、いくつかのパッケージを結合させることが
できるが、高周波性能を最良にするためには、単一の信
号線には２個または３個のパッケージのみを結合させる
のがよい。パッケージの列は、最後の高周波信号導電体
の成端でインピーダンス不整合により生戒される反射電
圧をなくすために、常に抵抗］９により成端させねばな
らない。
第４図は、本発明の低反射入力構成を具現化している半
導体パッケージの部分の平面図である。
ピン３７ＡないしＥ，３１ＡないしＢおよび３２Ａない
しＢは、誘電基板３９上に格子状に置かれる。第４図内
にごく一部が示されるパッケージ構成は、ピン格子配列
であるが、本発明は、デュアル・インライン・パッケー
ジなどの他の半導体パッケージ型でも実施できる点を理
解ざれたい。ピン３７ＡないしＥは、パッケージ・ピン
の大多数を占め、低速データ信号、ＤＣ電源電圧、また
は接地基準用に用いられる低速信号線およびデータ線で
ある。ピン３７ＡないしＥ，３１ＡないしＢおよび３２
ＡないしＢは外部回路構或を結合できるようにパッケー
ジの外部に延びている。誘電基板３９の外部端が線４２
によって示される。信号導電体３３Ａないし３３Ｅが、
対応するピン３７ＡないしＥを結合ざせるために、誘電
基板３９の表面に形成される。普通は、導電体線３３Ａ
ないしＥは金、ニッケル、タングステンなどの導電材を
誘電基板３９の表面にメッキすることにより形成される
。導電体３３ＡないしＥをメッキするには、メッキ中に
導電体まで電気接点ができるように、各導電体をエツジ
４２まで延ばさねばならない。ピン３７ＡないしＥから
エツジ４２まで延びている、メッキ用のコネクタ３４は
メッキが終了した後は何の機能も果たさず、蒸着やスバ
タリングなどの他の手法を用いて導電体３３ＡないしＥ
を形成した場合は、メッキ用のコネクタ３４は存在しな
い。
半導体パッケージは、内端４３と外＠４２を有する誘電
基板３９と、集積回路４７とにより構或される。誘電基
板３９は、普通は、第４図に示されたものと類似の接続
が数百個あるように、集積回路４７を囲む。第４図に示
されたのと類似の従来のピン格子配列パッケージは、Ｓ
ｃｈｒｏｅｄｅｒ他に発行ざれた米国特許第４，５１３
，３５５Ｍに示される。信号導電体３３Ａないし３３Ｅ
は、ピン３７ＡないしＥから誘電基板３９の内部端４３
まで延びている。端４３に近い信号導電体３３Ａないし
Ｅの部分は、ワイヤ・ボンド４８のボンデイング・パッ
ドとして機能する。ワイヤ・ボンド４８は、各信号導電
体を集積回路４７の入力ポンド・パッド４４Ａ−Ｅに結
合ざせる。集積回路４７の表面上に伝導相互接続（図示
されない）が形成され、集積回路４７の有効デバイスを
ボンド・パッド４４八ないしＥに結合させる。
ビン３１Ａは、第１図に示される内部口ＦＳＣ１６の第
１人力端子である。ピン３２Ａは第１図に示される内部
日ＦＳＣ１　６に結合ざれた第２人カピンである。ピン
３１Ａと３２Ａは、信号導電体３３ＡないしＥと、同じ
材利で，同様の方法により形成される高周波信号導電体
１６Ａにより、内＠４３において互いに接続される。高
周波信号導電体１６Ａは、第１図に述べたように、通常
５０オームである、実質的に一定の特性インピーダンス
を有するように形成される。高速信号導電体１６八の部
分は、誘電基板３９の内＠４３まで延び、ワイヤ・ポン
ド４８のポンディング・パッドとして機能する。ワイヤ
・ボンド４８は、高速信号導電体１６Ａをクロツク入力
である集積回路ボンド・パッド４６Ａに結合し、あるい
は他の高速信号入力を集積回路４７に結合する。ボンド
・パッド４６Ａは、第１図に示される受端ゲート１７に
、金属の相互結合（図示せず）によって結合される。ピ
ン３１Ａと３２Ａが第１図に示されるように外部高速信
号線に結合されると、第１人カビン３１Ａを介してパッ
ケージ１１内にはいる信号は、パッケージにはいるイン
ピーダンス不整合に遭遇しない。第２図に示すスタブ・
キャバシタンスである、ワイヤ・ボンド４８と、ボンデ
イング・パッド４６Ａによるキャパシタンスは、インピ
ーダンス不整合を呈し、高速信号導電体１６Ａ上に反劃
信号を起こす。上述したように、ワイヤ・ボンド・パッ
ド４６Ａのスタブ・キャパシタンスは、３３Ａ−Ｅのよ
うな従来の信号導電体線によるスタブ・キャパシタンス
と比較すると、最小である。
ピン３１Ｂ，３２Ｂおよび口ＦＳＣ１６Ｂは、ピン３１
Ａ，３２八および信号導電体１６Ａの複製にすぎず、パ
ッケージ外部から東積回路４７に対する第２の高速信号
路となる。第４図は、このように異なるクロツク入力を
形成する、２つの日ＦＳＣ１６Ａと１６８を示す。口Ｆ
ＳＣ１　６Ａと１６Ｂが、この方法で結合されると、パ
ッケージは単一の目ＦＳＣが用いられた場合の周波数の
２倍のクロツク周波数を持つことができる。
目ＦＳＣ１６に結合ざれたスタブ・キャパシタンスの低
インピーダンスを補償するために、ワイヤ・ボンド・パ
ッドとして機能するＨＦＳＣ１６の部分の特性インピー
ダンスを大きくすることが望ましい場合もある。たとえ
ば、１Ｇ日２においては、０．８ＤＦのスタブ・キャパ
シタンスは、日ＦＳＣ１　６のポンディング・パッド部
分に並列して結合される２００オームのインピーダンス
を表す。目ＦＳＣ１６のこの部分の特性インピーダンス
を約２０％だけ大きくすることにより、高周波における
スタブ・インピーダンスの効果が制限される。ボンド・
パッドとして機能する＠域で、日ＦＳＣ１６を狭くする
ことにより、これを実現することができる。
日ＦＳＣ１６ＡないしＢに結合ざれたメッキ用コネクタ
３４は、キャパシタンス・スタブとして動作し、また信
号線上で反射を起こす。メッキ用コネクタ３４のために
、ピン３７ＡないしＥの位置に関わらず、従来の導電体
３３ＡないしＥはそれぞれ、内端４３から外端４２まで
延びていなければならない。このように、大きなパッケ
ージが必要なときは、内端４３に最も近いピンでさえ長
いメッキ用コネクタ３４を有しており、そのためスタブ
・キャパシタンスも大きくなる。従って、従来の信号線
３３八ないしＥでは、内＠４３に最も近いピンでさえ、
高周波信号を伝える能力が小さくなる。メッキ用コネク
タ３４によるインピーダンス不整合は、メッキ用コネク
タ３４の長さと、キャバシタンスを最小にするように、
ピン３２ＡおよびＢを端４２にできるだけ近く配置する
ことによって、口ＦＳＣ内では最小になる。これを行う
と、メッキ用コネクタ３４のキャパシタンスが最小にな
り、一方、同時にＨＦＳＣ１６のキャパシタンスは内端
４３にもっとも近いピン３７よりも小さくなる。
高周波信号導電体１６ＡおよびＢと、低速信号導電体線
３３ＡないしＥ間のクロス・トーク（ｃｒｏｓｓ　ｔａ
ｌｋ）を小さくするには、高速信号導電体線３６Ａおよ
びＢに隣接した信号導電体線３３Ｄと３３Ｅ上に、ＤＣ
電圧または接地基準を設けることが好ましい。これによ
り、ビン３７Ｄと３７Ｅは通常、接地基準または電源電
圧に結合される。日ＦＳＣ１６Ａと１６Ｂ間のクロス・
トークを小さくするには、２つの口ＦＳＣ間に電源線３
６を設ける。電源線３６はまた、接地基準でもよい。導
電接地面がＨＦＳＣの上下に形成され、第１図に示され
るように信号導電体線間のクロス・トークがざらに小さ
くなる。
上記のとおり、高速信号がパッケージ外部の信号線から
、パッケージ内部の集積回路に、パッケージと外部信号
線間のインピーダンス不整合を最小限にして、伝搬でき
るように、集積回路パッケージに低反射入力構成が設け
られたことを評価されたい。このパッケージにより、集
積回路に対する高速入力信号のひずみの量が最小限にな
り、ＩＧ日Ｚ以上の高速のクロツク速度が集積回路に伝
搬されることが可能となる。低反射入力構成により、複
数のパッケージを単一の高速周波数信号導電体に直列に
結合させて、単一のクロック信号を複数の半導体デバイ
ス間で共有することができるようになった。
【図面の簡単な説明】
第１図は、本発明を具現化する半導体パッケージの一部
の拡大断面図である。 第２図は、本発明の第１実施例の概略図である。 第３図は、本発明の第２実施例の概略図である。 第４図は、本発明を具現化する半導体パッケージの一部
の平面図である。 １６、 ３１、 ３９、 ４４、 ４７・ ４８・ ５３、 ３７・・・導電線 ３２、３３・・・ピン ５１、５２・・・誘電体層 ４６・・・ボンド・パッド ・・集積回路 ・・ワイヤ・ボンド ５４、５５・・・導電層

Claims (1)

  1. 【特許請求の範囲】 １、集積回路と電気的に結合する、低反射 入力構成を有する半導体パッケージにおいて：第１外部
    リード線； 第２外部リード線； 第１および第２外部リード線と結合する導電路であって
    、実質的に一定の特性インピーダンスを有し、当該導電
    路の一部がボンディング・パッドを形成する、導電路；
    および 前記ボンディング・パッドと集積回路との間に結合され
    た導電体； によって構成されることを特徴とする半導体パッケージ
    。 ２、前記特性インピーダンスが約５０オー ムであることを特徴とする請求項１記載の半導体パッケ
    ージ。 ３、前記導電路と同一平面にあり前記導電 路に隣接する少なくとも１つの他の導電路によってさら
    に構成され、前記他の導電路が所定のＤＣ電圧に保持さ
    れることを特徴とする請求項１記載の半導体パッケージ
    。 ４、ストリップ線を形成するように、誘電 層により前記導電路から分離して前記導電路の上方およ
    び下方に設けた導電領域によってさらに構成されること
    を特徴とする請求項１記載の半導体パッケージ。 ５、成端抵抗が前記第２外部リード線と接 地との間に結合されていることを特徴とする請求項１記
    載の半導体パッケージ。 ６、前記第２外部リード線が他の集積回路 に結合されていることを特徴とする請求項１記載の半導
    体パッケージ。 ７、前記特性インピーダンスを有する信号 リード線が少なくとも１つの前記外部リード線に結合さ
    れていることを特徴とする請求項１記載の半導体パッケ
    ージ。 ８、集積回路パッケージ用の低反射入力構 造体において： 第１インターフェース・ピンおよび第２インターフェー
    ス・ピン；ならびに 前記第１および第２インターフェース・ピンを相互に結
    合すると共に所定の特性インピーダンスを有するストリ
    ップ線導電体であって、集積回路に対してインターフェ
    ースを行うためのコンタクト・パッドをも形成するスト
    リップ線導電体；によって構成されることを特徴とする
    低反射入力構造体。 ９、前記コンタクト・パッドの特性インピ ーダンスが前記所定の特性インピーダンスよりも約２０
    ％高いことを特徴とする請求項８記載の低反射入力構造
    体。 １０、集積回路用の低反射入力構成パッケ ージにおいて： 抵抗体に接続される第１ピン； 一定の特性インピーダンスＺ＿０を有する線からの入力
    信号を受け取る第２ピン；および 一定の特性インピーダンスＺ＿０を有し、前記第１ピン
    と第２ピンを相互に接続し、前記集積回路に対して電気
    的接続を行うためのボンディング・パッドを有する信号
    導電体； によって構成されることを特徴とする低反射入力構成パ
    ッケージ。
JP2174615A 1989-07-03 1990-07-03 集積回路パッケージのための低反射入力構造 Pending JPH0352246A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US374,791 1989-07-03
US07/374,791 US5006820A (en) 1989-07-03 1989-07-03 Low reflection input configuration for integrated circuit packages

Publications (1)

Publication Number Publication Date
JPH0352246A true JPH0352246A (ja) 1991-03-06

Family

ID=23478211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2174615A Pending JPH0352246A (ja) 1989-07-03 1990-07-03 集積回路パッケージのための低反射入力構造

Country Status (3)

Country Link
US (1) US5006820A (ja)
EP (1) EP0407107A3 (ja)
JP (1) JPH0352246A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59105080D1 (de) * 1990-05-28 1995-05-11 Siemens Ag IC-Gehäuse, bestehend aus drei beschichteten dielektrischen Platten.
JPH0529818A (ja) * 1991-07-19 1993-02-05 Matsushita Electric Ind Co Ltd Ｔｅｍモード共振器
TW214631B (ja) * 1992-02-25 1993-10-11 American Telephone & Telegraph
DE4335132A1 (de) * 1993-10-15 1995-04-20 Saur Brosch Roland Breitband-Verstärkerschaltung
US6078965A (en) * 1997-12-08 2000-06-20 Intel Corporation Transmission line system for printed circuits
JPH11177189A (ja) * 1997-12-12 1999-07-02 Fujitsu Ltd プリント基板上配線の終端構造
US7107673B2 (en) * 2000-06-19 2006-09-19 Nortel Networks Limited Technique for accommodating electronic components on a multiplayer signal routing device
US7281326B1 (en) 2000-06-19 2007-10-16 Nortel Network Limited Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device
US6388890B1 (en) * 2000-06-19 2002-05-14 Nortel Networks Limited Technique for reducing the number of layers in a multilayer circuit board
US7259336B2 (en) 2000-06-19 2007-08-21 Nortel Networks Limited Technique for improving power and ground flooding
US7069646B2 (en) * 2000-06-19 2006-07-04 Nortel Networks Limited Techniques for reducing the number of layers in a multilayer signal routing device
US7725860B1 (en) 2000-06-19 2010-05-25 Herman Kwong Contact mapping using channel routing
US20040212103A1 (en) * 2000-06-19 2004-10-28 Herman Kwong Techniques for pin arrangements in circuit chips
JP4402310B2 (ja) * 2001-02-23 2010-01-20 三菱電機株式会社 高周波用回路基板およびこれを用いた半導体装置
US6608390B2 (en) 2001-11-13 2003-08-19 Kulicke & Soffa Investments, Inc. Wirebonded semiconductor package structure and method of manufacture
US6803252B2 (en) 2001-11-21 2004-10-12 Sierra Monolithics, Inc. Single and multiple layer packaging of high-speed/high-density ICs
US20030095014A1 (en) * 2001-11-21 2003-05-22 Lao Binneg Y. Connection package for high-speed integrated circuit
US7725528B1 (en) 2002-03-06 2010-05-25 Rockwell Automation Technologies, Inc. System and methodology providing optimized data exchange with industrial controller
US20040037050A1 (en) * 2002-04-04 2004-02-26 Seiko Epson Corporation Printed circuit board
US6743985B1 (en) * 2003-02-19 2004-06-01 Dell Products L.P. Method and apparatus for increased routing density on printed circuit boards with differential pairs

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1213726A (en) * 1968-01-26 1970-11-25 Ferranti Ltd Improvements relating to electrical circuit assemblies
US3886505A (en) * 1974-04-29 1975-05-27 Rca Corp Semiconductor package having means to tune out output capacitance
US3990024A (en) * 1975-01-06 1976-11-02 Xerox Corporation Microstrip/stripline impedance transformer
US4228369A (en) * 1977-12-30 1980-10-14 International Business Machines Corporation Integrated circuit interconnection structure having precision terminating resistors
US4276558A (en) * 1979-06-15 1981-06-30 Ford Aerospace & Communications Corp. Hermetically sealed active microwave integrated circuit
US4414480A (en) * 1981-12-17 1983-11-08 Storage Technology Partners CMOS Circuit using transmission line interconnections
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
KR900001273B1 (ko) * 1983-12-23 1990-03-05 후지쑤 가부시끼가이샤 반도체 집적회로 장치
JPS61152047A (ja) * 1984-12-26 1986-07-10 Fujitsu Ltd 半導体装置
KR910002302B1 (ko) * 1986-02-07 1991-04-11 후지쓰 가부시끼가이샤 반도체 장치
US4768004A (en) * 1986-10-09 1988-08-30 Sanders Associates, Inc. Electrical circuit interconnect system
EP0293838A3 (en) * 1987-06-02 1989-09-06 Kabushiki Kaisha Toshiba Ic package for high-speed semiconductor integrated circuit device

Also Published As

Publication number Publication date
EP0407107A2 (en) 1991-01-09
EP0407107A3 (en) 1991-09-11
US5006820A (en) 1991-04-09

Similar Documents

Publication Publication Date Title
JPH0352246A (ja) 集積回路パッケージのための低反射入力構造
US5021866A (en) Semiconductor integrated circuit apparatus
US6693801B2 (en) Electronic device
JP2605502B2 (ja) パッケージ
JPS63258046A (ja) 半導体集積回路装置
US5495125A (en) Molded semiconductor device
US5552753A (en) Coax-to-microstrip transition
US5428327A (en) Microwave feedthrough apparatus
US6535090B1 (en) Compact high-frequency circuit device
JPH04137655A (ja) Ｉｃパッケージ
KR100481247B1 (ko) 메모리 시스템상의 메모리 칩 부근에서의 임피던스의국소적인 부정합을 회피하는 방법, 메모리 시스템, 및메모리 모듈 기판
US5012213A (en) Providing a PGA package with a low reflection line
KR100779168B1 (ko) 밀리미터파 대역용 신호 전송로
JP4616968B2 (ja) インターポーザを使用した高周波用半導体装置
JP4304784B2 (ja) 半導体チップ搭載基板及び高周波装置
CN112670728A (zh) 一种高速互联结构
CN220235348U (zh) 量子芯片的封装结构
JPH09172303A (ja) マイクロストリップ線路の結合構造
US6583498B1 (en) Integrated circuit packaging with tapered striplines of constant impedance
JPH0828392B2 (ja) 半導体集積回路装置
TWM605388U (zh) 應用於高頻頻段的封裝結構
JPH04345301A (ja) 信号回路
JPS63258054A (ja) 半導体集積回路装置
JPH0342802B2 (ja)
JPH071845Y2 (ja) 集積回路パツケ−ジ