JPS61152047A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61152047A
JPS61152047A JP59273186A JP27318684A JPS61152047A JP S61152047 A JPS61152047 A JP S61152047A JP 59273186 A JP59273186 A JP 59273186A JP 27318684 A JP27318684 A JP 27318684A JP S61152047 A JPS61152047 A JP S61152047A
Authority
JP
Japan
Prior art keywords
transmission line
receiving
package
leads
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59273186A
Other languages
English (en)
Inventor
Shinji Emori
江森　伸二
Yoshio Watabe
由夫 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59273186A priority Critical patent/JPS61152047A/ja
Publication of JPS61152047A publication Critical patent/JPS61152047A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に高速ディジタル信号論
理回路からなるディジタル集積回路（高速ＩＣ）がプリ
ント板上に多数実装されている半導体装置に関する。
〔従来の技術〕
−ｇにこの種の半導体装置においてプリント板上に実装
されている集積回路が特に高速ＩＣである場合には、駆
動側ＩＣから送出される高速信号（例えばローレベルか
らハイレベルに高速に変化する信号）を、該プリント板
上に印刷配線された伝送線路上各点でのインピーダンス
マツチングを考慮して、その信号波形を崩さないように
して受信側ＩＣに伝送することが必要とされる。
第５図は、従来技術におけるこの種半導体装置の１例を
概念的に示すもので、プリント板ｌＯ上に実装された１
個の駆動側ＩＣ６が２個の受信側ＩＣ７，８を駆動して
いる（すなわちファンアウトが２）場合が示されており
、駆動側ＩＣ６における信号出力用のパッケージリード
６１　（該駆動側ＩＣ６のパッケージリードのうちの１
つ）から送出される高速信号は、該プリント板１０上に
印刷配線されたマイクロストリップライン９１で構成さ
れる伝送線路をかいして、その信号情報が順次各受信側
ＩＣ７，８に伝えられ、最終的には該伝送線路の終端と
接地間に接続された終端抵抗９５に吸収される。
そして該図中、６２は駆動側ＩＣのチップ、７１゜７２
はそれぞれ受信側ＩＣ７のパッケージリードおよびチッ
プ、８１．８２はそれぞれ受信側ＩＣ８のパッケージリ
ードおよびチップを示している。
なお該図中には簡単のために１個の駆動側ＩＣ６から送
出される高速信号を伝送する線路に２個の受信側ＩＣ７
，８が接続される例が示されているが、実際には該伝送
線路に多数の受信側ＩＣが接続されており、更にそれら
の受信側ＩＣは、該プリント板上において次々と後続し
て接続されているＩＣに対しての駆動側ＩＣとして機能
するものである。
また該図中に示されるように、従来例の半導体装置にお
いては、該伝送線路としての（いわば幹線としての）マ
イクロストリップライン９１に受信側ＩＣ７，８を接続
するにあたり、該ストリップライン９１から分岐した（
いわば引込線としての）マイクロストリップライン９２
．９３　（すなわち分岐伝送線路）が、該プリント板１
０上に、該マイクロストリップライン９１と同様に印刷
配線により形成されており、これらマイクロストリフプ
ライン９２．９３の端部がそれぞれ受信側ＩＣ７，８の
パッケージリード（該受信側ＩＣにおける多数のパッケ
ージリードのうちの１つであって、入力ピンとして作用
する）に接続されている。
そしてこれらのＩＣが特に高速ＩＣである場合には上述
したように、該プリント板上に印刷配線によって伝送線
路を形成するに際しそのインピーダンスマツチングを特
に考慮してレイアウトがなされており、上記構成におい
て各マイクロストリップライン９１．９２．９３の特性
インピーダンスＺｏはすべて例えば５０Ωに形成されて
おり（この特性インピーダンスの値は印刷配線の各種寸
法、印刷配線基板用絶縁物の誘電率などをもとにして決
まる）、終端抵抗９５も５０Ωに形成される。
このような構成において、いまマイクロストリップライ
ン９１から分岐して各受信側Ｉｃｅ、８に引込まれる各
マイクロストリップライン９２゜９３の長さをそれぞれ
Ｉｔ、、１．とじたとき、そこを伝送される信号の高速
性の度合が、以下で更に説明するように該４１，４１２
の長さの分岐されたマイクロストリップライン９２．９
３の存在を許容しうるような範囲内にある場合には、該
信号の伝送にあたり、上記信従来例の構成によっても格
別の問題を生じないが、該伝送される信号がより高速に
なって（ると、そのような高速信号に対しては該分岐さ
れたマイクロストリップライン９２゜９３の存在を無視
することができなくなり、それによって該伝送線路がミ
スマツチングを起す原因となってくる。
以下この点について第６図乃至第８図を用いて説明する
。第６図は、上記第５図に示される従来例の半導体装置
の等価回路を示すもので、簡単のために駆動側ＩＣ６お
よび受信側ＩＣ７，８はそれぞれ１人力のゲート６５．
７５．および８５で構成されており、また受信側ＩＣ７
，８は、伝送線路のインピーダンス（５０Ω）に比べ十
分高い入力インピーダンスを有しているものとする。そ
して９５は終端抵抗（５０Ω）であり、更に伝送線路９
１と９２との接続点がＡ点として示されている。
第７図は、上記第６図の等価回路において駆動側ＩＣ６
を単純化する意味でこれをパルスジェネレータ６におき
かえた回路を示している。ここで抵抗６４（５０Ω）は
パルスジェネレータの出力インピーダンスを示している
。
この第７図の回路においてパルスジェネレータ６を駆動
して第８図（ａ）に示されるように時点ｔ０においてレ
ベルＬまで立上るような電圧波形の信号を送出するもの
とし、時間ＴＩ後にこの立上り波形を有する信号が受信
側１０７への分岐点すなわち上記Ａ点まで達したとする
。すると第７図において該Ａ点の左側は５θΩ系の伝送
線路となっているのに対し、該Ａ点の右側は２５Ω系の
伝送線路となっている（すなわち分岐した伝送線路９２
（５０Ω）と該Ａ点より右側（終端抵抗側）の伝送線路
（５０Ω）とが並列に接続されている）ことにより、該
時間Ｔ、後における時点ｔ、では該Ａ点の電圧は、該パ
ルスジェネレータから送出された信号電圧が分岐されて
該レベルＬの中間レベルまでしか上昇しないことになる
。（すなわち該Ａ点でミスマツチングを生じ、信号の一
部が反射する。） そして一部の信号が該Ａ点から長さＩｔｌのマイクロス
トリップライン９２を通って受信側ＩＣ７に至り該受信
側ＩＣ７の入力側で反射されて再び該長さｌｌのマイク
ロストリップライン９２を通って該Ａ点まで戻り、この
戻り信号が該中間レベルの信号に重畳された時点ｔ２で
はじめて該ｌＩの影響がなくなりパルスジェネレータか
らの送出信号レベルＬまで上昇することになる。（すな
わち、ここで該受信側ＩＣ７の人力インピーダンスは該
信号に対しハイインピーダンスとなっているので該受信
側ＩＣ７は該信号の電圧情報を受は取るのみでその信号
エネルギーは反射されることになる。） このようにして該Ａ点の電圧波形には第８図（ｂ）に示
すように該信号の一部が該マイクロストリップライン９
２を往復する（すなわち長さ２ｇｔ分の伝送線路を通過
する）時間Ｔ２に相当する期間に亘って中間レベルの部
分を生じ、特に電圧波形の立上り時間の早い（立上りの
急峻な）高速信号に対しては、該中間レベルを示す時間
Ｔ２は無視できない（例えばハイレベルをローレベルと
誤認して誤動作する原因となる）ものとなる。もっとも
誤２．の値が小さいほど（誤分岐したセイクロストリッ
プライン９２の長さを短かくするほど）、該中間レベル
を示す時間Ｔ２を短かくすることができるが、そきょう
な１１の短縮にも印刷配線技術上の限度があり、特に上
述したような立上り（又は立下り）の急峻な高速信号に
対しては、該分岐した、すなわち受信側ＩＣ７への引込
線用としてのマイクロストリップライン９２（すなわち
分岐伝送線路）による信号波形の乱れを無視することが
できないという問題点があった。
なお以上は受信側ＩＣ７に対して分岐接続されるマイク
ロストリップライン９２について述べたが、他の受信側
ＩＣ８に対して分岐接続さるマイクロストリップライン
９３などに対しても同様の問題点があることは明らかで
ある。
〔発明が解決しようとする問題点〕
本発明は上記問題点を解決するためになされたもので、
上述したような所謂幹線としての伝送線路から分岐（枝
分れ）して各受信側ＩＣに接続される所謂引込線として
の分岐伝送線路をなくし、各受信側ＩＣのパッケージの
中まで該幹線としての伝送線路をそのまま順次引き込む
という着想にもとづいて、該引込線としての伝送線路を
形成する手数を省き、更に該伝送線路全体をインピーダ
ンスマツチングのとれた線路として立上り変化の急峻な
高速信号に対しても上記従来例で説明したような信号波
形乱れをなくし、それによって各高速ＩＣの動作を安定
化させるようにしたものである。
〔問題点を解決するための手段〕
そしてかかる問題点を解決するために本発明によれば、
駆動側集積回路から伝送される信号が入力さる受信側集
積回路のパッケージリードが一対の外部リードと該一対
の外部リードをそのパッケージ内部で接続する内部リー
ドとで構成されており、該一対の外部リードがそれぞれ
駆動側の伝送線路と終端側の伝送線路とに接続されてい
る、半導体装置が提供される。
〔作　用〕
上記構成によれば、駆動側のＩＣから駆動側の伝送線路
を通して伝送される信号は受信側にＩＣに対し、該受信
側のＩＣのパッケージリードを構成する一対の外部リー
ドのうちの一方の外部リード、更には内部リードを通し
て入力され、該内部リードから他方の外部リード、更に
は該他方の外部リードに接続された終端側の伝送線路を
通して後続の各受信側ＩＣに次々と伝送される。
この場合該伝送線路全体がインピーダンスマツチングの
とれた線路とされているので、該線路により伝送される
信号が立上り変化の急峻な高速信号であってもその波形
に全く乱れがなく、各受信側ＩＣを安定に動作させるこ
とができかつ誤動作のおそれもなくなる。
〔実施例〕
第１図は本発明の１実施例としての半導体装置の１例を
概念的に示すもので、プリント板ｌＯ上に実装された１
個の駆動側ＩＣＩが２個の受信側ＩＣ２，３を駆動して
いる場合が示されており、駆動側ＩＣＩのパッケージリ
ード１１　（該駆動側ＩＣＩのパッケージリードのうち
の１つ）から送出される高速信号は、該プリント板１０
上に印刷配線されたマイクロストリップライン４で構成
される伝送線路を介してその信号情報が順次各受信側Ｉ
Ｃ２，３に伝えられ、最終的には該伝送線路４の終端と
接地間に接続された終端抵抗４５に吸収される。なお該
図中、１３，２３．および３３はそれぞれ各ＩＣ１，２
，および３のチップを示している。
また２１は、上記受信側ＩＣ２において該マイクロスト
リップライン４で構成される伝送線路が接続されるパッ
ケージリード（該受信側ＩＣ２に対し該伝送線路からの
信号が入力される該受信側ＩＣ２のパッケージリード）
であり、２２は、該受信側ＩＣ２における該パッケージ
リード２１を除く他のパッケージリード（例えば電源接
続用あるいは信号出力用のパッケージリード）を示して
いる。
同様に３１は、上記受信側ＩＣ３において該マイクロス
トリップライン４で構成される伝送線路が接続されるパ
ッケージリードであり、３２は、該受信側ＩＣ３におけ
る該パッケージリード３１を除く他のパッケージリード
を示している。
なお、駆動側のＩＣＩも、その前段の駆動側ＩＣに対し
ては受信側ＩＣとなる場合もあり、その場合には該前段
の駆動側ＩＣからの信号が入力されるパッケージリード
が符号１２で示されている。
そして本発明の特徴とするところは、該駆動側ＩＣから
伝送線路を通して伝送される信号が入力される該受信側
ＩＣおパッケージリード（上記各受信側ＩＣ２，３のパ
ッケージリード２１．３１に対応）が、一対すなわち２
本の外部リード（第３図に示される受信側ＩＣについて
いえば符号　　　　　□２１１．２１２に対応）と、該
一対の外部リード２１１゜２１２をそのパッケージ内部
で接続する内部リード（第３図に示される受信側ＩＣに
ついていえば符号２１３に対応）とで構成されており、
該一対の外部リードがそれぞれ駆動側の伝送線路と終端
側の伝送線路とに接続さていて（すなわち例えば該受（
ｔｔｌＪ　Ｉ　Ｃ２についていえば、該一対の外部リー
ド２１１．２１２のうち一方の外部リード２１１は該受
信側ＩＣ２からみて駆動側となる伝送線路４１に接続さ
れており、他方の外部リード２１２は該受信側ＩＣ２か
らみて終端側となる伝送線路４２に接続さている）、該
パッケージリード２１自体が該伝送線路の一部を構成し
ている点である。
第２図は、上記第１図に示される半導体装置の等価回路
を示すもので、簡単のために駆動側ＩＣ１および受信側
ＩＣ２，３はそれぞれ１人力のゲート１５．２５．およ
び３５で構成されているものとする。
また伝送線路４を構成するマイクロストリップラインの
特性インピーダンスＺｏは例えば５０Ωに形成されてお
り、更にその場合該伝送線路に接続されるパッケージリ
ード２１．３１のインピーダンスも該伝送線路とのイン
ピーダンスマツチングを考慮して５０Ωに形成すること
ができる。
かかる構成とすることにより、該伝送線路全体がインピ
ーダンスマツチングのとれた線路となり、該線路により
伝送される信号が立上り変化の急峻な高速信号であって
もその波形に乱れがなくなる（例えば第６図のＡ点に対
応するＢ点の電圧波形は第８図（Ｃ）のようになる、）
、そしてこれにより各受信側ＩＣを安定に動作（例えば
発振が防止される）させることができるとともに、その
動作のスピードアンプと正確性を確保することができる
。
第３図と第４図は、受信側ＩＣについてその実装状態の
１例を更に詳細に示したもので、線図には、プリント板
１０上に受信側ＩＣ２が装着さているところが示されて
いる。
すなわち該受信側ＩＣ２のパンケージは、金属ベース２
５、通常セラミックにより形成さる下部枠体２６および
上部枠体２７、ならびに蓋体２８により構成されており
、その空洞２９内にＩＣチツブ２３が搭載される。一方
線プリント板１０上には伝送線路としてのマイクロスト
リップライン４が印刷配線により形成されており、該プ
リント板ｌＯの裏面には接地側金属面４３が形成される
。
そして該伝送線路４により伝送される信号を入力するパ
ッケージリード２１は上述したように一対の外部リード
２１１．２１２と該一対の外部リード２１１．２１２を
パッケージ内部で接続する内部リード２１３とにより構
成され、図示の例では該内部リード２１３からワイヤ２
４を介して該信号情報が該ＩＣチップ２３に供給される
。
なお図示の例では該内部リード２１３は該下部枠体２６
上に金属層（メタルパターン）として形成され、一方線
外部リード２１１．２１２はそれぞれリード線で形成さ
れていてその両端がそれぞれ該マイクロストリップライ
ン４および該内部リード２１３にろう付されているが、
これら内部リードおよび外部リードは、ピン、メタルパ
ターン、リード線などで適宜構成することができ、勿論
両者を一体のものとして構成することもできる。
なお図示の例では上記内部リード２１３とＩＣチップ２
３との間がワイヤ２４により接続されていて、理論上は
この接続点においてミスマツチングを生ずることになる
けれども、このワイヤ２４の長さは極めて短かいもので
あり、これによる信号波形の乱れは殆んど無視できる。
勿論特に必要であれば、該ワイヤをも省略して該内部リ
ードを直接ＩＣチップに接続することも可能である。
なお伝送線路からの信号が入力されるパッケージリード
以外のパッケージリード２２　（例えば電源接続用ある
いは信号出力用のパッケージリード）は従来どおり１本
の外部リードと内部リードとで構成される。
〔発明の効果〕
本発明によれば幹線としての伝送線路から分岐して各受
信側ＩＣに引込まれる分岐伝送線路をなくすことができ
るため、該分岐伝送線路長の短縮について何等の配慮を
する必要がなくなってプリン・上板上でのＩＣの実装を
容易に行うことができる。
更に本発明によれば伝送線路全体をインピーダンスマツ
チングのとれた線路として、その線路により伝送される
信号が立上り変化の急峻な高速信号であってもその波形
に何等乱れを生ずることがなく、高速ＩＣの誤動作をな
くし、さらにその動作の安定性とスピードアップを計る
ことができる。
【図面の簡単な説明】
第１図は、本発明の１実施例としての半導体装置の構成
を概念的に示す図、 第２図は、第１図の装置の等価回路を示す図、第３図は
、第１図の装置における受信側ｒｃの実装状態の１例を
更に詳細に示す平面図、第４図は、第３図にしめされる
受信側ＩＣの縦断面図、 第５図は、従来技術におけるこの種半導体装置の構成を
概念的に示す図、 第６図は、第５図の装置の等価回路を示す図、第７図は
、第６図の等価回路において駆動側ＩＣをパルスジェネ
レータに置き換えて示す図、第８図（ａｌ、　（ｂ）、
　（Ｃ１は、本発明および従来例の半導体装置において
それぞれ伝送される信号波形の相違を説明する波形図で
ある。 （符号の説明） ■・・・駆動側ＩＣ１２，３・・・受信側ＩＣ１１１，
１２，２１，２２，３１，３２・・・パッケージリード
、１３、２３．３３・・・ＩＣチップ、 ２１１．２１２・・・一対の外部リード、２１３・・・
一対の外部リード２１１，２１２を接続する内部リード
、 ４・・・伝送線路（マイクロストリップライン）、４１
・・・受信側ＩＣ２からみた駆動側伝送線路、４２・・
・受信側ＩＣ２からみた終端側伝送線路、４３・・・接
地側金属面、　　４５・・・終端抵抗、６・・・駆動側
ＩＣ，７，８・・・受信側ＩＣ。 ６１．７１．８１−・・パッケージリード、６２．７２
．８２・−Ｘ　Ｃチップ、 ９１・・・伝送線路（マイクロストリップライン）、９
２．９３・・・伝送線路９１から分岐した伝送線路（マ
イクロストリップライン）、 ９５・・・終端抵抗、　　　１ｏ・・・プリント板。 ＄４図 ブ′

Claims (1)

    【特許請求の範囲】
  1. １、駆動側集積回路から伝送される信号が入力される受
    信側集積回路のパッケージリードが一対の外部リードと
    該一対の外部リードをそのパッケージ内部で接続する内
    部リードとで構成されており、該一対の外部リードがそ
    れぞれ駆動側の伝送線路と終端側の伝送線路とに接続さ
    れていることを特徴とする半導体装置。
JP59273186A 1984-12-26 1984-12-26 半導体装置 Pending JPS61152047A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59273186A JPS61152047A (ja) 1984-12-26 1984-12-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59273186A JPS61152047A (ja) 1984-12-26 1984-12-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS61152047A true JPS61152047A (ja) 1986-07-10

Family

ID=17524295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59273186A Pending JPS61152047A (ja) 1984-12-26 1984-12-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS61152047A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987004855A1 (en) * 1986-02-07 1987-08-13 Fujitsu Limited Semiconductor device
EP0293838A2 (en) * 1987-06-02 1988-12-07 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
EP0407107A2 (en) * 1989-07-03 1991-01-09 Motorola, Inc. Low reflection input configuration for integrated circuit packages
US5162896A (en) * 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
JPH0899579A (ja) * 1994-09-28 1996-04-16 Yoshiko Kuboyama 荷降ろし用安全装置及びそれを備えた輸送車両
JP2010258877A (ja) * 2009-04-27 2010-11-11 Yazaki Corp 車載通信装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987004855A1 (en) * 1986-02-07 1987-08-13 Fujitsu Limited Semiconductor device
US4920406A (en) * 1986-02-07 1990-04-24 Fujitsu Limited Semiconductor device
EP0293838A2 (en) * 1987-06-02 1988-12-07 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
US5162896A (en) * 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
EP0407107A2 (en) * 1989-07-03 1991-01-09 Motorola, Inc. Low reflection input configuration for integrated circuit packages
EP0407107A3 (en) * 1989-07-03 1991-09-11 Motorola, Inc. Low reflection input configuration for integrated circuit packages
JPH0899579A (ja) * 1994-09-28 1996-04-16 Yoshiko Kuboyama 荷降ろし用安全装置及びそれを備えた輸送車両
JP2010258877A (ja) * 2009-04-27 2010-11-11 Yazaki Corp 車載通信装置

Similar Documents

Publication Publication Date Title
US6172517B1 (en) Signal transmitting device, circuit block and integrated circuit suited to fast signal transmission
US3585399A (en) A two impedance branch termination network for interconnecting two systems for bidirectional transmission
JPH04118957A (ja) 集積回路装置
EP0289560A1 (en) TERMINATOR FOR TRANSCEIVER DEVICE.
JPS61152047A (ja) 半導体装置
US4920406A (en) Semiconductor device
US5767695A (en) Fast transmission line implemented with receiver, driver, terminator and IC arrangements
Dennison et al. High performance bidirectional signalling in VLSI systems
EP0293838A3 (en) Ic package for high-speed semiconductor integrated circuit device
JPS5832786B2 (ja) 集積回路パツケ−ジ
JPH073829B2 (ja) 入力信号伝送回路
JPS62296611A (ja) 半導体集積回路
JPS63173347A (ja) 集積回路部品パツケ−ジ
JPS57126159A (en) Integrated circuit package
JPS6467362A (en) Thermal head
JPS62196854A (ja) 半導体装置
CN1797374A (zh) 高速印刷电路板中传输线的布线架构
CN108256209A (zh) 一种菊花链布线时钟信号传输路径电路
JPS6175619A (ja) Ｅｃｌ回路
JPH0191521A (ja) プログラマブル入力回路
JPH052439A (ja) 半導体集積回路
JPH07297686A (ja) クロック逓倍回路
JPH0522372A (ja) 回線インタフエース選択接続方式