JPH0352216B2 - - Google Patents
Info
- Publication number
- JPH0352216B2 JPH0352216B2 JP58126960A JP12696083A JPH0352216B2 JP H0352216 B2 JPH0352216 B2 JP H0352216B2 JP 58126960 A JP58126960 A JP 58126960A JP 12696083 A JP12696083 A JP 12696083A JP H0352216 B2 JPH0352216 B2 JP H0352216B2
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- substrate
- etching
- holder
- tray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 32
- 238000000992 sputter etching Methods 0.000 claims description 16
- 238000003860 storage Methods 0.000 claims description 12
- 230000003028 elevating effect Effects 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 7
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000010408 film Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3411—Constructional aspects of the reactor
- H01J37/3435—Target holders (includes backing plates and endblocks)
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は、半導体薄膜製造工程等に於て使用さ
れるスパツタエツチング電極を備えた真空処理装
置に関する。
れるスパツタエツチング電極を備えた真空処理装
置に関する。
従来、この種装置は、基板を金属製のトレイに
載せてスパツタエツチング室に搬入し或いは搬出
し、該基板のエツチング処理に際しては、そのま
まトレイ全体に高周波電力を加えるを一般とする
が、高周波電力をエツチング電極より大きいトレ
イ全体に加えて所定のエツチングレートを取るた
めには、放電面積が大きくなるために大きな電力
が必要で経済的でない等の不都合がある。
載せてスパツタエツチング室に搬入し或いは搬出
し、該基板のエツチング処理に際しては、そのま
まトレイ全体に高周波電力を加えるを一般とする
が、高周波電力をエツチング電極より大きいトレ
イ全体に加えて所定のエツチングレートを取るた
めには、放電面積が大きくなるために大きな電力
が必要で経済的でない等の不都合がある。
また、基板の搬送にスイングアームを使用する
ことも行われているが、基板を安全に受け渡し、
エツチング処理し、次工程に搬送することは難し
い。
ことも行われているが、基板を安全に受け渡し、
エツチング処理し、次工程に搬送することは難し
い。
本発明はこうした不都合を解決することを目的
としたもので、上方にエツチング電極を備えたス
パツタエツチング室に隣接して、環状のホルダに
取り付けられた基板の複数枚を収容した基板収容
室と基板に成膜処理を施す成膜室とを設け、該基
板収容室からスパツタエツチング室へ基板を搬送
するスイングアームと、エツチング処理済の基板
を該スパツタエツチング室から成膜室へ搬送する
トレイを設けるようにした真空処理装置に於て、
該エツチング電極を該環状のホルダと略同径に形
成し、該エツチング電極の下方に、該基板をホル
ダと共に該電極に押し付けるべく昇降する絶縁材
製の突起を備えた昇降テーブルを設け、該トレイ
を該スイングアームの軌道と昇降テーブルとの間
に介入自在に配置すると共に該トレイに該突起の
挿通孔を形成したことを特徴とする。
としたもので、上方にエツチング電極を備えたス
パツタエツチング室に隣接して、環状のホルダに
取り付けられた基板の複数枚を収容した基板収容
室と基板に成膜処理を施す成膜室とを設け、該基
板収容室からスパツタエツチング室へ基板を搬送
するスイングアームと、エツチング処理済の基板
を該スパツタエツチング室から成膜室へ搬送する
トレイを設けるようにした真空処理装置に於て、
該エツチング電極を該環状のホルダと略同径に形
成し、該エツチング電極の下方に、該基板をホル
ダと共に該電極に押し付けるべく昇降する絶縁材
製の突起を備えた昇降テーブルを設け、該トレイ
を該スイングアームの軌道と昇降テーブルとの間
に介入自在に配置すると共に該トレイに該突起の
挿通孔を形成したことを特徴とする。
本発明の実施例を別紙図面の第１図乃至第３図
につき説明するに、１は基板収容室、２は該基板
収容室１に隣接して設けたスパツタエツチング
室、３は該エツチング室２内の上方に設けたエツ
チング電極を示し、該基板収容室１とスパツタエ
ツチング室２の間には両室間にスパツタエツチン
グ処理が施される基板４を受け渡すための開口５
が形成される。また両室１，２は図示してない真
空ポンプにより真空に排気されるが、基板収容室
１が基板４を収めたカセツトケース６の取出し或
いは収容のために大気圧になつた場合、該エツチ
ング室２の真空度が低下することを防止すべく開
口５に仕切バルブ７を設けるようにした。
につき説明するに、１は基板収容室、２は該基板
収容室１に隣接して設けたスパツタエツチング
室、３は該エツチング室２内の上方に設けたエツ
チング電極を示し、該基板収容室１とスパツタエ
ツチング室２の間には両室間にスパツタエツチン
グ処理が施される基板４を受け渡すための開口５
が形成される。また両室１，２は図示してない真
空ポンプにより真空に排気されるが、基板収容室
１が基板４を収めたカセツトケース６の取出し或
いは収容のために大気圧になつた場合、該エツチ
ング室２の真空度が低下することを防止すべく開
口５に仕切バルブ７を設けるようにした。
該スパツタエツチング室２には、さらに仕切バ
ルブ８を備えた開口９を介して連通する成膜室１
０が設けられ、該スパツタエツチング室２に於て
エツチング処理された基板４は、トレイ１１に載
せられて順次該成膜室１０に送り込まれ、そこで
蒸着、スパツタリング等の成膜処理が施される。
ルブ８を備えた開口９を介して連通する成膜室１
０が設けられ、該スパツタエツチング室２に於て
エツチング処理された基板４は、トレイ１１に載
せられて順次該成膜室１０に送り込まれ、そこで
蒸着、スパツタリング等の成膜処理が施される。
各基板４は、円板状に形成されて夫々第２図示
のような外周に鍔部１２ａを備えた環状のホルダ
１２に取付けられ、図示のものではホルダ１２に
取付けた基板４の複数枚を層状にカセツトケース
６内に収め、これより一つずつ回転軸１３により
旋回されるエツチング室２内のスイングアーム１
４で取出されるようにした。該スイングアーム１
４はその旋回方向の側部に切欠部１４ａを形成し
た円弧状の先端部１４ｂを備え、その旋回でホル
ダ１２の鍔部１２ａを該先端部１４ｂの円弧状内
に支え、エツチング電極３の下方とカセツトケー
ス６との間を往復する。エツチング電極３はホル
ダ１２と略同径の円形に形成され、その下方の昇
降テーブル１５が上昇すると上面に形成した３本
の絶縁材製の突起１６でホルダ１２が持ち上げら
れて基板４がホルダ１２と共にエツチング電極３
に押し付けられる。該エツチング電極３に例えば
RF電源が接続されると、該基板４の下面がエツ
チングされる。
のような外周に鍔部１２ａを備えた環状のホルダ
１２に取付けられ、図示のものではホルダ１２に
取付けた基板４の複数枚を層状にカセツトケース
６内に収め、これより一つずつ回転軸１３により
旋回されるエツチング室２内のスイングアーム１
４で取出されるようにした。該スイングアーム１
４はその旋回方向の側部に切欠部１４ａを形成し
た円弧状の先端部１４ｂを備え、その旋回でホル
ダ１２の鍔部１２ａを該先端部１４ｂの円弧状内
に支え、エツチング電極３の下方とカセツトケー
ス６との間を往復する。エツチング電極３はホル
ダ１２と略同径の円形に形成され、その下方の昇
降テーブル１５が上昇すると上面に形成した３本
の絶縁材製の突起１６でホルダ１２が持ち上げら
れて基板４がホルダ１２と共にエツチング電極３
に押し付けられる。該エツチング電極３に例えば
RF電源が接続されると、該基板４の下面がエツ
チングされる。
該スイングアーム１４と昇降テーブル１５との
間には、介入自在のトレイ１１を予め待機させ、
該トレイ１１に形成した挿通孔１１ａを介して昇
降テーブル１５の突起１６が上昇し、スイングア
ーム１４は該突起１６によりホルダ１２がエツチ
ング処理のために持ち上げられると旋回退去し、
その処理後に昇降テーブル１５が下降するとホル
ダ１２はトレイ１１上に置かれ、成膜室１０へト
レイ１１に載せて成膜処理のために送り込まれ
る。
間には、介入自在のトレイ１１を予め待機させ、
該トレイ１１に形成した挿通孔１１ａを介して昇
降テーブル１５の突起１６が上昇し、スイングア
ーム１４は該突起１６によりホルダ１２がエツチ
ング処理のために持ち上げられると旋回退去し、
その処理後に昇降テーブル１５が下降するとホル
ダ１２はトレイ１１上に置かれ、成膜室１０へト
レイ１１に載せて成膜処理のために送り込まれ
る。
１７はカセツトケース６を昇降させる昇降台
で、該ケース６の層状のホルダ１２の下方にスイ
ングアーム１４の先端部１４ａが介入すると一段
下降して該スイングアーム１４にホルダ１２を載
せ、該アーム１４の旋回で該ケース６から取出さ
れる。
で、該ケース６の層状のホルダ１２の下方にスイ
ングアーム１４の先端部１４ａが介入すると一段
下降して該スイングアーム１４にホルダ１２を載
せ、該アーム１４の旋回で該ケース６から取出さ
れる。
その作動を基板収容室１のカセツトケース６か
ら未処理の基板４を収めたホルダ１２を取出し、
エツチング処理を施したのち成膜工程へと移送す
る場合につき説明すると、スイングアーム１４が
まず開口５を介して基板収容室１のカセツトケー
ス６からホルダ１２を取出してエツチング電極３
の下方へと旋回する。次いで昇降テーブル１５の
突起１６がその上方のトレイ１１の挿通孔１１ａ
を介して上昇し、スイングアーム１４に保持され
たホルダ１２を持ち上げ、これに収めた基板４が
エツチング電極３に押し付けられ、スイングアー
ム１４は側方に旋回退去する。ここで該電極３に
高周波電力が与えられ基板４の下面がエツチング
されるが、これに押し付けられる基板４のホルダ
１２はエツチング電極３と略同径であるのでトレ
イ共々押し付けた場合よりも放電面積が小さくな
り、その消費電力が少なくなる。エツチング処理
が終わると、昇降テーブル１５はホルダ１２と共
に下降するが、その途中に於て該ホルダ１２はト
レイ１１上に載せられ、次の成膜室１０へと運ば
れる。
ら未処理の基板４を収めたホルダ１２を取出し、
エツチング処理を施したのち成膜工程へと移送す
る場合につき説明すると、スイングアーム１４が
まず開口５を介して基板収容室１のカセツトケー
ス６からホルダ１２を取出してエツチング電極３
の下方へと旋回する。次いで昇降テーブル１５の
突起１６がその上方のトレイ１１の挿通孔１１ａ
を介して上昇し、スイングアーム１４に保持され
たホルダ１２を持ち上げ、これに収めた基板４が
エツチング電極３に押し付けられ、スイングアー
ム１４は側方に旋回退去する。ここで該電極３に
高周波電力が与えられ基板４の下面がエツチング
されるが、これに押し付けられる基板４のホルダ
１２はエツチング電極３と略同径であるのでトレ
イ共々押し付けた場合よりも放電面積が小さくな
り、その消費電力が少なくなる。エツチング処理
が終わると、昇降テーブル１５はホルダ１２と共
に下降するが、その途中に於て該ホルダ１２はト
レイ１１上に載せられ、次の成膜室１０へと運ば
れる。
該エツチング電極３の直径を200mmとし、これ
に径200mmのホルダ１２に載せた二酸化シリコン
の基板４を押し付け、５×10-5Torrの真空化し
たエツチング室２で高周波により処理した場合、
第４図示の曲線Ａで示したようなエツチングレー
ト特性が得られ、曲線Ｂで示したような従来の基
板をトレイにのせてその全体に高周波をかける場
合よりも消費電力が少なくなる。
に径200mmのホルダ１２に載せた二酸化シリコン
の基板４を押し付け、５×10-5Torrの真空化し
たエツチング室２で高周波により処理した場合、
第４図示の曲線Ａで示したようなエツチングレー
ト特性が得られ、曲線Ｂで示したような従来の基
板をトレイにのせてその全体に高周波をかける場
合よりも消費電力が少なくなる。
このように本発明によるときは、基板を載せた
ホルダをトレイで搬送する真空処理装置に於て、
基板を載せたホルダをスイングアームで基板収容
室とスパツタエツチング室との間を移送し、該基
板をホルダと共にこれと略同径のエツチング室の
上方のエツチング電極に昇降テーブルの上面に形
成した絶縁材製の突起で押し付けてスパツタリン
グするようにしたので、従来のようにエツチング
電極よりも大きなトレイを押し付けてスパツタリ
ングするよりも放電面積が小さくなつてスパツタ
電力の消費が少なくなり、経済的である等の効果
がある。
ホルダをトレイで搬送する真空処理装置に於て、
基板を載せたホルダをスイングアームで基板収容
室とスパツタエツチング室との間を移送し、該基
板をホルダと共にこれと略同径のエツチング室の
上方のエツチング電極に昇降テーブルの上面に形
成した絶縁材製の突起で押し付けてスパツタリン
グするようにしたので、従来のようにエツチング
電極よりも大きなトレイを押し付けてスパツタリ
ングするよりも放電面積が小さくなつてスパツタ
電力の消費が少なくなり、経済的である等の効果
がある。
第１図は本発明の実施例の截断平面図、第２図
はその−線截断側面図、第３図はその要部の
斜視図、第４図はエツチングレートの特性曲線図
である。 １……基板収容室、２……スパツタエツチング
室、３……エツチング電極、４……基板、１０…
…成膜室、１１……トレイ、１２……ホルダ、１
４……スイングアーム、１５……昇降テーブル、
１６……絶縁材製の突起。
はその−線截断側面図、第３図はその要部の
斜視図、第４図はエツチングレートの特性曲線図
である。 １……基板収容室、２……スパツタエツチング
室、３……エツチング電極、４……基板、１０…
…成膜室、１１……トレイ、１２……ホルダ、１
４……スイングアーム、１５……昇降テーブル、
１６……絶縁材製の突起。
Claims (1)
- １ 上方にエツチング電極を備えたスパツタエツ
チング室に隣接して、環状のホルダに取り付けら
れた基板の複数枚を収容した基板収容室と基板に
成膜処理を施す成膜室とを設け、該基板収容室か
らスパツタエツチング室へ基板を搬送するスイン
グアームと、エツチング処理済の基板を該スパツ
タエツチング室から成膜室へ搬送するトレイを設
けるようにした真空処理装置に於て、該エツチン
グ電極を該環状のホルダと略同径に形成し、該エ
ツチング電極の下方に、該基板をホルダと共に該
電極に押し付けるべく昇降する絶縁材製の突起を
備えた昇降テーブルを設け、該トレイを該スイン
グアームの軌道と昇降テーブルとの間に介入自在
に配置すると共に該トレイに該突起の挿通孔を形
成したことを特徴とする真空処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12696083A JPS6020515A (ja) | 1983-07-14 | 1983-07-14 | 真空処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12696083A JPS6020515A (ja) | 1983-07-14 | 1983-07-14 | 真空処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6020515A JPS6020515A (ja) | 1985-02-01 |
| JPH0352216B2 true JPH0352216B2 (ja) | 1991-08-09 |
Family
ID=14948153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12696083A Granted JPS6020515A (ja) | 1983-07-14 | 1983-07-14 | 真空処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020515A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0555890B1 (en) * | 1985-10-24 | 1998-09-02 | Texas Instruments Incorporated | Wafer transfer arm and method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5421174A (en) * | 1977-07-18 | 1979-02-17 | Tokyo Ouka Kougiyou Kk | Plasma reaction processor |
| JPS5710238A (en) * | 1980-05-19 | 1982-01-19 | Buranson Intern Purazuma Corp | Computer controlled device for processing semiconductor wafer and method therefor |
-
1983
- 1983-07-14 JP JP12696083A patent/JPS6020515A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5421174A (en) * | 1977-07-18 | 1979-02-17 | Tokyo Ouka Kougiyou Kk | Plasma reaction processor |
| JPS5710238A (en) * | 1980-05-19 | 1982-01-19 | Buranson Intern Purazuma Corp | Computer controlled device for processing semiconductor wafer and method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6020515A (ja) | 1985-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5700725A (en) | Apparatus and method for making integrated circuits | |
| US5755938A (en) | Single chamber for CVD and sputtering film manufacturing | |
| EP0720212A2 (en) | Method of manufacturing semiconductor devices | |
| US5721153A (en) | Method of making capacitor of highly integrated semiconductor device using multiple insulation layers | |
| JPH11288995A (ja) | 搬送システム及び処理装置 | |
| JPH08195428A (ja) | 真空吸着装置 | |
| JPH0352216B2 (ja) | ||
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JPH0878397A (ja) | 高融点金属含有膜のエッチング方法及び薄膜キャパシタの製造方法 | |
| JPH11121445A (ja) | 気相成長装置及びその洗浄方法 | |
| US5940730A (en) | Method of forming a contact hole of a semiconductor device | |
| JP2553590B2 (ja) | 金属の選択堆積方法及びその装置 | |
| JP4083306B2 (ja) | プラズマ処理後におけるリンス方法 | |
| JPS6250463A (ja) | 連続スパツタ装置 | |
| CN111883418B (zh) | 半导体结构的制造方法 | |
| JPH11121711A (ja) | キャパシタの製造方法、半導体装置のキャパシタの製造方法および半導体装置のキャパシタ | |
| JPH06306599A (ja) | 半導体素子用製造装置 | |
| KR100565767B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| US11776817B2 (en) | Pattern forming method | |
| JPS6074531A (ja) | 真空処理装置 | |
| JP3273978B2 (ja) | 両面同時エッチング装置 | |
| JPS63131519A (ja) | ドライエツチング装置 | |
| JP2002305231A (ja) | 縦型バッチ処理装置並びに移載機及び基板の搬送方法 | |
| JPH11354633A (ja) | 半導体装置の製造方法 | |
| JP2592281B2 (ja) | 半導体装置の製造方法 |