JPH0350765A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0350765A JPH0350765A JP1184583A JP18458389A JPH0350765A JP H0350765 A JPH0350765 A JP H0350765A JP 1184583 A JP1184583 A JP 1184583A JP 18458389 A JP18458389 A JP 18458389A JP H0350765 A JPH0350765 A JP H0350765A
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- channel region
- film
- gate electrode
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000004065 semiconductor Substances 0.000 title description 3
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 abstract description 21
- 238000005468 ion implantation Methods 0.000 abstract description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 8
- 239000011574 phosphorus Substances 0.000 abstract description 8
- 229910052785 arsenic Inorganic materials 0.000 abstract description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000007493 shaping process Methods 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ユーザからリリースされたソフトに従って占込みを行な
うＮＡＮＤ型マスクＲＯＭの製ｊΔ方法に関し、 ユーザからのリリース時点から短千番で製品を供給する
ことを目的とし、 既に形成されたトランジスタを複数有するウェハ上に、
既成のチャネル領域と異なる不純物の新たなチャネル領
域を形成したいチャネル領域に同口部を有するレジスト
膜を載置し、これをマスクに開口部に露出した電極のみ
を除去する一Ｌ程と、レジスト膜をマスクに新たなチャ
ネル領域形成のためのイオン注入を行なうｊ［程と、 全面に導電性膜を形成し、その後、レジスト膜及びレジ
スト膜上に形成された導電性膜を除去する工程とを含む
。
うＮＡＮＤ型マスクＲＯＭの製ｊΔ方法に関し、 ユーザからのリリース時点から短千番で製品を供給する
ことを目的とし、 既に形成されたトランジスタを複数有するウェハ上に、
既成のチャネル領域と異なる不純物の新たなチャネル領
域を形成したいチャネル領域に同口部を有するレジスト
膜を載置し、これをマスクに開口部に露出した電極のみ
を除去する一Ｌ程と、レジスト膜をマスクに新たなチャ
ネル領域形成のためのイオン注入を行なうｊ［程と、 全面に導電性膜を形成し、その後、レジスト膜及びレジ
スト膜上に形成された導電性膜を除去する工程とを含む
。
本発明は、ユーザからリリースされたソフトに従って１
込みを行なうＮＡＮＤ型ンスクマス（ＯＭの製造方法に
関する。
込みを行なうＮＡＮＤ型ンスクマス（ＯＭの製造方法に
関する。
近年、ユーザからリリースされるソフトはますます複雑
化の傾向にあり、これに伴って大容量のものが要求され
、しかもリリース時点から製品の供給まで知手番である
ことが要求されている。ＮＡＮＤ型マスクＲＯＭは通常
、ＮＭＯ８のエンハンス型トランジスタ及びデプレショ
ン型トランジスタの組合せで情報がよ込まれるものであ
り、高集積ではあるが製品の供給までに長手番を要する
。
化の傾向にあり、これに伴って大容量のものが要求され
、しかもリリース時点から製品の供給まで知手番である
ことが要求されている。ＮＡＮＤ型マスクＲＯＭは通常
、ＮＭＯ８のエンハンス型トランジスタ及びデプレショ
ン型トランジスタの組合せで情報がよ込まれるものであ
り、高集積ではあるが製品の供給までに長手番を要する
。
そこで、ユーザからのリリース時点から製品の供給まで
を短ｆ番にする必要がある。
を短ｆ番にする必要がある。
（従来の技術）
第２図は一般のＮＡＮＤ型マスクＲＯＭの概略構成図を
示し、同図（Ａ）は平面図、同図（Ｂ）は同図（Ａ）中
Ｂ−８’線に沿った断面図である。
示し、同図（Ａ）は平面図、同図（Ｂ）は同図（Ａ）中
Ｂ−８’線に沿った断面図である。
同図（Ａ）中、１＋、１２．１３．…はゲート電極、２
＋ ｖ ２ ｚ ｈ…＋ ３ ＋ 、３２ ＊…はソ
ース、ドレイン拡散層領域で、エンハンス形トランジス
タ１０ａ 、１０ｂ 、１０ｃ 、１０ｄ 、 ・”及
Ｔｆデプレション形トランジスタ１１ａ、１１ｂ、ｌｌ
ｃ。
＋ ｖ ２ ｚ ｈ…＋ ３ ＋ 、３２ ＊…はソ
ース、ドレイン拡散層領域で、エンハンス形トランジス
タ１０ａ 、１０ｂ 、１０ｃ 、１０ｄ 、 ・”及
Ｔｆデプレション形トランジスタ１１ａ、１１ｂ、ｌｌ
ｃ。
１１ｄ、…がマトリクス状に構成されている。メーカ側
では、ユーザからリリースされたソフトに従ってエンハ
ンス形トランジスタ及びデプレション形トランジスタを
配置し、データ書込みを行なう。
では、ユーザからリリースされたソフトに従ってエンハ
ンス形トランジスタ及びデプレション形トランジスタを
配置し、データ書込みを行なう。
この場合、同図（Ｂ）に示す如く、基板１２をＰ基板と
した場合、一般に、１ンハンス形トランジスタ１０ａ、
１０ｂ、…はボロンをイオン注入することによってその
チャネル領域（Ｐ）１３ａ。
した場合、一般に、１ンハンス形トランジスタ１０ａ、
１０ｂ、…はボロンをイオン注入することによってその
チャネル領域（Ｐ）１３ａ。
１３ｂ、…を形成し、デプレション型トランジスタ１１
ｂ、…はリン又はヒ素をイオン注入することによってそ
のチャネル領域（Ｎ）１４ｂ、…を形成する。このよう
なチャネル領域を形成するに際し、従来・一般に用いら
れている１８０ｋｅＶ＆度のエネルギのイオン注入装置
を用いる場合、１ンハンス形トランジスタを作るための
ボロンのような原子層の比較的小さい不純物はゲート電
極形成後にチャネル領域を形成できるが、デプレション
形トランジスタを作るためのリンやヒ素のような電子母
の比較的大きい不純物はゲート電極形成後ではチャネル
＠域を形成できないのでゲート電極形成前にイオン注入
を行なう。
ｂ、…はリン又はヒ素をイオン注入することによってそ
のチャネル領域（Ｎ）１４ｂ、…を形成する。このよう
なチャネル領域を形成するに際し、従来・一般に用いら
れている１８０ｋｅＶ＆度のエネルギのイオン注入装置
を用いる場合、１ンハンス形トランジスタを作るための
ボロンのような原子層の比較的小さい不純物はゲート電
極形成後にチャネル領域を形成できるが、デプレション
形トランジスタを作るためのリンやヒ素のような電子母
の比較的大きい不純物はゲート電極形成後ではチャネル
＠域を形成できないのでゲート電極形成前にイオン注入
を行なう。
このようなゲート電極、チャネル領域形成後、ソース及
びドレインの拡散層領域、絶縁膜、コンタクトホール、
メタル配線、バッジベージコン膜の各製造工程を経て製
品が完成する。
びドレインの拡散層領域、絶縁膜、コンタクトホール、
メタル配線、バッジベージコン膜の各製造工程を経て製
品が完成する。
チャネル領域を形成するのに一般に用いられている１８
０ｋｅＶ程度のエネルギのイオン注入装日を用いるので
あれば、従来の製造方法は、上述のように特にデプレシ
ョン形トランジスタを形成するには必ずゲート７４極形
成前にチャネル領域を形成しなければならない。従って
、従来の方法は、ユーザからソ゛ノドリリースがあると
この時点からチャネル領域、ゲート酸化膜、ゲート電極
、拡散層領域、絶縁膜…の各製造工程をふまなければな
らず（特に、チャネル領域、ゲート酸化膜、ゲート電極
、拡散層領域を形成するまでは、マスク−［稈及びイオ
ン注入１稈を夫々数回必要とする）、ユーザからのリリ
ースから製品の供給までに艮千番を要する問題点があっ
た。
０ｋｅＶ程度のエネルギのイオン注入装日を用いるので
あれば、従来の製造方法は、上述のように特にデプレシ
ョン形トランジスタを形成するには必ずゲート７４極形
成前にチャネル領域を形成しなければならない。従って
、従来の方法は、ユーザからソ゛ノドリリースがあると
この時点からチャネル領域、ゲート酸化膜、ゲート電極
、拡散層領域、絶縁膜…の各製造工程をふまなければな
らず（特に、チャネル領域、ゲート酸化膜、ゲート電極
、拡散層領域を形成するまでは、マスク−［稈及びイオ
ン注入１稈を夫々数回必要とする）、ユーザからのリリ
ースから製品の供給までに艮千番を要する問題点があっ
た。
本発明は、ユーザからのリリース時点から短手番で製品
を供給できる半導体装置の製ｙｔｉ７Ｊ法を提供するこ
とを目的とする。
を供給できる半導体装置の製ｙｔｉ７Ｊ法を提供するこ
とを目的とする。
上記問題点は、電極、チャネル領域、拡ｒｔｉ層領域を
既に形成されたトランジスタを複数りするウェハ上に、
既成のチャネル領域とｙ４なる不純物の新たなチャネル
領域を形成したいチャネル領域に開口部を有するレジス
ト膜を載置し、このレジスト膜をマスクに開口部に露出
したＴｉ極のみを除去する工程と、レジスト膜をマスク
に新たなチャネ層領域形成のための不純物のイオン注入
を行なう工程と、全面に導電性膜を形成し、その後、レ
ジスト膜及びレジスト股上に形成された導電ｔ！１１１
１を除去する工程とを含むことを特徴とする半導体装置
の製造方法によって解決される。
既に形成されたトランジスタを複数りするウェハ上に、
既成のチャネル領域とｙ４なる不純物の新たなチャネル
領域を形成したいチャネル領域に開口部を有するレジス
ト膜を載置し、このレジスト膜をマスクに開口部に露出
したＴｉ極のみを除去する工程と、レジスト膜をマスク
に新たなチャネ層領域形成のための不純物のイオン注入
を行なう工程と、全面に導電性膜を形成し、その後、レ
ジスト膜及びレジスト股上に形成された導電ｔ！１１１
１を除去する工程とを含むことを特徴とする半導体装置
の製造方法によって解決される。
１回のマスク、［稈で形成されたレジスト膜を用いて電
極をエツチング除去し、このレジスト膜をマスクとして
１８０ｋｅＶ程度のエネルギの・一般のイオン注入装置
で新たなチャネル領域形成のためのイオン注入を行なう
。その後、導′Ｆｉ性膜を形成することにより、除去さ
れた電極の修復を行なう。例えば、ＮＭＯＳトランジス
タでは、デプレション形トランジスタのチャネル領域形
成のためにはリン又はヒ素をイオン注入するが、このイ
オン注入は電極形成前に行なわなければならない。本発
明によれば、ＮＡＮＤ型ンスクマスＭにおいてユーザか
らのリリースに従って書込みを行なう場合、例えばエン
ハンス形トランジスタをデプレション形トランジスタに
口換えるに際し、１回のマスク工程で形成されたレジス
ト膜を用いてデプレション型トランジスタに置換えるこ
とができる。従って、マスク工程やイオン注入工程を数
回必要として形成されたエンハンス型トランジスタウェ
ハを予め用意しておき、ユーザからソフトリリースがあ
った時点から上述の方法でデプレション形トランジスタ
にＥ換えを行なうことができるので、ユーザからのリリ
ース時点から１ンハンス形トランジスタ及びデプレショ
ン形トランジスタを形成していた従来例に比して、ユー
ザのリリース時点から製品の供給までの手番を短かくで
きる。
極をエツチング除去し、このレジスト膜をマスクとして
１８０ｋｅＶ程度のエネルギの・一般のイオン注入装置
で新たなチャネル領域形成のためのイオン注入を行なう
。その後、導′Ｆｉ性膜を形成することにより、除去さ
れた電極の修復を行なう。例えば、ＮＭＯＳトランジス
タでは、デプレション形トランジスタのチャネル領域形
成のためにはリン又はヒ素をイオン注入するが、このイ
オン注入は電極形成前に行なわなければならない。本発
明によれば、ＮＡＮＤ型ンスクマスＭにおいてユーザか
らのリリースに従って書込みを行なう場合、例えばエン
ハンス形トランジスタをデプレション形トランジスタに
口換えるに際し、１回のマスク工程で形成されたレジス
ト膜を用いてデプレション型トランジスタに置換えるこ
とができる。従って、マスク工程やイオン注入工程を数
回必要として形成されたエンハンス型トランジスタウェ
ハを予め用意しておき、ユーザからソフトリリースがあ
った時点から上述の方法でデプレション形トランジスタ
にＥ換えを行なうことができるので、ユーザからのリリ
ース時点から１ンハンス形トランジスタ及びデプレショ
ン形トランジスタを形成していた従来例に比して、ユー
ザのリリース時点から製品の供給までの手番を短かくで
きる。
（実施例）
第１図は本発明の一実施例の製造、［程図を示す。
同図（Ａ）は全てＮＭＯ８のエンハンス形トランジスタ
で構成されたウェハで、多結晶シリコンのゲート電極２
０＋ 、２０ｚ 、…、ソース、ドレイン拡散層領域２
１＋ 、２１２．２２＋ 、２２２ 。
で構成されたウェハで、多結晶シリコンのゲート電極２
０＋ 、２０ｚ 、…、ソース、ドレイン拡散層領域２
１＋ 、２１２．２２＋ 、２２２ 。
２３＋ 、２３ｚ 、…、チャネル領域２４Ｉ。
２４２．２４３．２４４ 、…、が形成されており、エ
ンハンス形トランジスタ２５１ 、２５２ 。
ンハンス形トランジスタ２５１ 、２５２ 。
２５２ 、２５４ 、…、がマトリクス状に配置されて
いる。このように、ゲート電極、ソース、ドレイン拡散
層領域、チャネル領域を全て形成し終ったエンハンス形
トランジスタ２Ｆｚ 、２５２ 、…で構成されたウェ
ハを予め用意しておき、ユーザからのリリースに備えて
おく。
いる。このように、ゲート電極、ソース、ドレイン拡散
層領域、チャネル領域を全て形成し終ったエンハンス形
トランジスタ２Ｆｚ 、２５２ 、…で構成されたウェ
ハを予め用意しておき、ユーザからのリリースに備えて
おく。
ユーザからリリースがあった時点から、同図（Ｂ）以降
の製造工程に入る。同図（Ｂ）において、ユーザからリ
リースされたソフトに従い、デプレション形トランジス
タをＲｎしたい部分くこの場合はエンハンス形トランジ
スタ２５３の位ｉｉ￥）にレジスト開口部２６ａを設け
られたレジスト膜２６（斜線で丞す）をウェハ上に載置
する。なお、同図（Ｂ）の上の図は平面図、下の図は上
の図中へ−へ′線に沿った拡大断面図である。この場合
、２７はシリコン基板、２８はゲート酸化膜、２９はフ
ィールド酸化膜であり、ゲート電極２０２の厚さは４０
００人程度１ゲート酸化１５３２８の厚さは２００人〜
５００八である。通常、この状態では一般の１８０ｋｅ
Ｖ程度のエネルギのイオン注入装置を用いてイオン注入
を行なうことはできない。
の製造工程に入る。同図（Ｂ）において、ユーザからリ
リースされたソフトに従い、デプレション形トランジス
タをＲｎしたい部分くこの場合はエンハンス形トランジ
スタ２５３の位ｉｉ￥）にレジスト開口部２６ａを設け
られたレジスト膜２６（斜線で丞す）をウェハ上に載置
する。なお、同図（Ｂ）の上の図は平面図、下の図は上
の図中へ−へ′線に沿った拡大断面図である。この場合
、２７はシリコン基板、２８はゲート酸化膜、２９はフ
ィールド酸化膜であり、ゲート電極２０２の厚さは４０
００人程度１ゲート酸化１５３２８の厚さは２００人〜
５００八である。通常、この状態では一般の１８０ｋｅ
Ｖ程度のエネルギのイオン注入装置を用いてイオン注入
を行なうことはできない。
次に、同図（Ｃ）に示す如く、レジストＰ！２６をマス
クとして開口部２６ａに露出しているゲート電極２０２
をエツチングする。次に、同図（Ｄ）に示す如く、レジ
スト膜２６及び−フィールド酸化１１１２９をマスクと
して、エンハンス形トランジスタのチャネル領域を形成
しているボロンの不純物濃度よりも大きい不純物濃度の
リン又はヒ素を用いたイオン注入を行ない、チャネル領
域２４３を形成する。この場合、ゲート酸化膜２８の厚
さ２００人〜５００人程鹿島あるので、リンであれば６
０ ｋｅＶ以上のエネルギ、ヒ木であれば１２０ｋｅＶ
以下のエネルギで十分イオン注入できる。
クとして開口部２６ａに露出しているゲート電極２０２
をエツチングする。次に、同図（Ｄ）に示す如く、レジ
スト膜２６及び−フィールド酸化１１１２９をマスクと
して、エンハンス形トランジスタのチャネル領域を形成
しているボロンの不純物濃度よりも大きい不純物濃度の
リン又はヒ素を用いたイオン注入を行ない、チャネル領
域２４３を形成する。この場合、ゲート酸化膜２８の厚
さ２００人〜５００人程鹿島あるので、リンであれば６
０ ｋｅＶ以上のエネルギ、ヒ木であれば１２０ｋｅＶ
以下のエネルギで十分イオン注入できる。
次に、同図（Ｅ）に示す如く、全面にタングステンシリ
コン等の高融点メタルの導電性膜３０をスパッタリング
でデポジットする。これにより、導電性膜３０はレジス
ト膜２６の段差部で不連続となり、レジスト膜２６の下
のゲート電極２０２と接し、同図（Ｂ）の工程で除去さ
れたゲート電極２０２はＳ電性膜３０によって修復され
たことになる。ｔＳ＠点メウメタル用は、後工程で不純
物活性化の為の熱処理があるためである。又、スパッタ
リングは、レジストｇ！２６を変質させないために低温
でデポジットできる。次に、同図（Ｆ）に示す如く、リ
フト・オフ法でレジスト膜２６及びその上の導電性膜３
０を除去する。これにより、それまでエンハンス形トラ
ンジスタ２５３であった部分が、リン又はヒ素のチャネ
ル領域２４３の形成によってデプレション形トランジス
タ３１に置換わる。この後は通常のＴ稈により、絶縁膜
、コンタクトホール、メタル配線、パッシベーション膜
を夫々形成していく。
コン等の高融点メタルの導電性膜３０をスパッタリング
でデポジットする。これにより、導電性膜３０はレジス
ト膜２６の段差部で不連続となり、レジスト膜２６の下
のゲート電極２０２と接し、同図（Ｂ）の工程で除去さ
れたゲート電極２０２はＳ電性膜３０によって修復され
たことになる。ｔＳ＠点メウメタル用は、後工程で不純
物活性化の為の熱処理があるためである。又、スパッタ
リングは、レジストｇ！２６を変質させないために低温
でデポジットできる。次に、同図（Ｆ）に示す如く、リ
フト・オフ法でレジスト膜２６及びその上の導電性膜３
０を除去する。これにより、それまでエンハンス形トラ
ンジスタ２５３であった部分が、リン又はヒ素のチャネ
ル領域２４３の形成によってデプレション形トランジス
タ３１に置換わる。この後は通常のＴ稈により、絶縁膜
、コンタクトホール、メタル配線、パッシベーション膜
を夫々形成していく。
このように、本発明では、マスク工程及びイオン注入工
程を数１必要として形成されるゲート電極やソース及び
ドレイン拡散層領域を予め形成されたエンハンス形トラ
ンジスタのウェハを用意しておき、ユーザからのリリー
スがあった時点からこのウェハを用いて１回のマスク工
程及び１回のイオン注入、［程で必要部分にデプレショ
ン形トランジスタを形成するので、従来例に比してユー
ザからのリリース時点から製品の供給までの手番を短か
くすることができる。近年、ホットエレクトロン効果を
少なくするために高電界を緩和するための低濃度不純物
領域をソース及びドレインの一部としてもつ、いわゆる
Ｌ Ｄ Ｄ （ｌｉｇｈｔｌｙ ｄｏｐｅｄｄｒａｉｎ
） トランジスタが開発されているが、このものは低
濃度不純物領域及び高濃度不純物領域の２種の不純物Ｗ
Ａ域でソース、ドレインが構成される比較的Ｗ２Ｈな４
ｓ造、工程をもつトランジスタである。本発明は、この
ような比較的複雑な工程を必要とするＬＤＤ）−ランジ
スタに適用した場合、その効果が特に大ぎい。
程を数１必要として形成されるゲート電極やソース及び
ドレイン拡散層領域を予め形成されたエンハンス形トラ
ンジスタのウェハを用意しておき、ユーザからのリリー
スがあった時点からこのウェハを用いて１回のマスク工
程及び１回のイオン注入、［程で必要部分にデプレショ
ン形トランジスタを形成するので、従来例に比してユー
ザからのリリース時点から製品の供給までの手番を短か
くすることができる。近年、ホットエレクトロン効果を
少なくするために高電界を緩和するための低濃度不純物
領域をソース及びドレインの一部としてもつ、いわゆる
Ｌ Ｄ Ｄ （ｌｉｇｈｔｌｙ ｄｏｐｅｄｄｒａｉｎ
） トランジスタが開発されているが、このものは低
濃度不純物領域及び高濃度不純物領域の２種の不純物Ｗ
Ａ域でソース、ドレインが構成される比較的Ｗ２Ｈな４
ｓ造、工程をもつトランジスタである。本発明は、この
ような比較的複雑な工程を必要とするＬＤＤ）−ランジ
スタに適用した場合、その効果が特に大ぎい。
なお、ＰＭＯ８を用いてマスクＲＯＭを作る場合は、エ
ンハンス形トランジスタをリン又はヒ素で形成し、デプ
レション形トランジスタをボロンで形成する。そこで、
本発明では、全てデプレション形トランジスタで構成さ
れたウェハを予め用意しておき、上述の方法により、ユ
ーザからのソフトリリースに従って所定位置をエンハン
ス形トランジスタに置換える。
ンハンス形トランジスタをリン又はヒ素で形成し、デプ
レション形トランジスタをボロンで形成する。そこで、
本発明では、全てデプレション形トランジスタで構成さ
れたウェハを予め用意しておき、上述の方法により、ユ
ーザからのソフトリリースに従って所定位置をエンハン
ス形トランジスタに置換える。
以上説明した如く、本発明によれば、１回のマスク工程
で形成されたレジスト膜を用いて電極を除去し、そこに
イオン注入を行なって新たなチャネル領域を形成するよ
うにしているので、例えばＮＡＮＤ型ンスクマスＭにお
いてユーザからのリリースに従って書込みを行なう場合
、例えばエンハンス形トランジスタウＩハを予め用意し
ておき、ユーザからソフトリリースがあった時点から上
記方法でデプレション形トランジスタに’Ｉｔ’ｌｋえ
を行なうことができ、ユーザからのリリース時点から各
トランジスタを形成していた従来に比して、ユーザから
のリリース時点から製品の供給までの手番を短かくでき
る。特に、ＬＤＤトランジスタのような複雑な工程を必
要とするものに対しては短手香化への寄与は大である。
で形成されたレジスト膜を用いて電極を除去し、そこに
イオン注入を行なって新たなチャネル領域を形成するよ
うにしているので、例えばＮＡＮＤ型ンスクマスＭにお
いてユーザからのリリースに従って書込みを行なう場合
、例えばエンハンス形トランジスタウＩハを予め用意し
ておき、ユーザからソフトリリースがあった時点から上
記方法でデプレション形トランジスタに’Ｉｔ’ｌｋえ
を行なうことができ、ユーザからのリリース時点から各
トランジスタを形成していた従来に比して、ユーザから
のリリース時点から製品の供給までの手番を短かくでき
る。特に、ＬＤＤトランジスタのような複雑な工程を必
要とするものに対しては短手香化への寄与は大である。
第１図は本発明の一実施例のｇ！ＩＪ造［稈図、第２図
は一般のＮＡＮＤ型マスクＲＯＭの概略構成図である。 図において、 ２０＋ 、２０２はゲート電極、 ２１＋ 、２１２．２２＋ 、２２ｚ 、２３＋ 。 ２３２はソース、ドレイン拡散層領域、２４＋〜２４４
はエンハンス形トランジスタのチャネル領域、 ２４３′はデプレション形トランジスタのチャネ／Ｌ／
ｌ ｈｉ 。 ２５１〜２５４はエンハンス形トランジスタ、２６はレ
ジスト膜、 ２６ａは開口部、 ２７はシリコン基板、 ２８はゲート酸化膜、 ２９はフィールド酸化膜、 ３０は′Ｓ定性膜、 ３１はデプレション形トランジスタ を示す。
は一般のＮＡＮＤ型マスクＲＯＭの概略構成図である。 図において、 ２０＋ 、２０２はゲート電極、 ２１＋ 、２１２．２２＋ 、２２ｚ 、２３＋ 。 ２３２はソース、ドレイン拡散層領域、２４＋〜２４４
はエンハンス形トランジスタのチャネル領域、 ２４３′はデプレション形トランジスタのチャネ／Ｌ／
ｌ ｈｉ 。 ２５１〜２５４はエンハンス形トランジスタ、２６はレ
ジスト膜、 ２６ａは開口部、 ２７はシリコン基板、 ２８はゲート酸化膜、 ２９はフィールド酸化膜、 ３０は′Ｓ定性膜、 ３１はデプレション形トランジスタ を示す。
Claims (1)
- 【特許請求の範囲】 電極、チャネル領域、拡散層領域を既に形成されたト
ランジスタ（２５＿１、２５＿２、２５＿３、…）を複
数有するウェハ上に、既成のチャネル領域と異なる不純
物の新たなチャネル領域（２４＿３′）を形成したいチ
ャネル領域（２４＿３）に開口部（２６ａ）を有するレ
ジスト膜（２６）を載置し、該レジスト膜（２６）をマ
スクに該開口部 （２６ａ）に露出した電極（２０＿２）のみを除去する
工程と、 上記レジスト膜（２６）をマスクに上記新たなチャネル
領域（２４＿３′）形成のための上記不純物のイオン注
入を行なう工程と、 全面に導電性膜（３０）を形成し、その後、上記レジス
ト膜（２６）及びレジスト膜（２６）上に形成された導
電性膜（３０）を除去する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184583A JPH0350765A (ja) | 1989-07-19 | 1989-07-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184583A JPH0350765A (ja) | 1989-07-19 | 1989-07-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0350765A true JPH0350765A (ja) | 1991-03-05 |
Family
ID=16155749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1184583A Pending JPH0350765A (ja) | 1989-07-19 | 1989-07-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0350765A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854164A (en) * | 1995-10-16 | 1998-12-29 | Sumitomo Chemical Company, Limited | Method for preparing catalyst component for olefin polymerization, catalyst for olefin polymerization and process for producing olefin polymer with the catalyst |
-
1989
- 1989-07-19 JP JP1184583A patent/JPH0350765A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854164A (en) * | 1995-10-16 | 1998-12-29 | Sumitomo Chemical Company, Limited | Method for preparing catalyst component for olefin polymerization, catalyst for olefin polymerization and process for producing olefin polymer with the catalyst |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60130844A (ja) | 半導体装置の製造方法 | |
| JPH07273224A (ja) | 半導体装置の製造方法 | |
| JPS6193670A (ja) | 金属ゲ−トと被覆されたソ−ス／ドレインとを有するｍｏｓ−ｖｌｓｉ半導体デバイスの作製方法 | |
| KR100221059B1 (ko) | 반도체장치 제조방법 | |
| JPH0350765A (ja) | 半導体装置の製造方法 | |
| JPS63205944A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS6212152A (ja) | 半導体装置の製造方法 | |
| JP3181783B2 (ja) | デュアルゲートｃｍｏｓ型半導体装置及びその製造方法 | |
| JPS6142914A (ja) | 半導体装置の製造方法 | |
| JPH05304169A (ja) | 半導体装置の製造方法 | |
| JPH02283016A (ja) | ホウ素含有半導体層の形成方法 | |
| JPH0521463A (ja) | 薄膜トランジスタの製造方法 | |
| JP3292154B2 (ja) | 半導体装置の製造方法 | |
| JPH05121697A (ja) | 半導体記憶装置の製造方法 | |
| JP2525150B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3052489B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03169070A (ja) | 半導体装置の製造方法 | |
| JPH06151349A (ja) | 半導体装置の製造方法 | |
| JPS6072274A (ja) | 半導体装置の製造方法 | |
| JPH03289171A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH0458524A (ja) | 半導体装置の製造方法 | |
| JPH01165162A (ja) | 半導体記憶装置の製造方法 | |
| JPH01184864A (ja) | Ｒｏｍの製造方法 | |
| JPS6143470A (ja) | 半導体装置の製造方法 | |
| JPH06151779A (ja) | 半導体装置の製造方法 |