JPH03169070A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03169070A JPH03169070A JP1309561A JP30956189A JPH03169070A JP H03169070 A JPH03169070 A JP H03169070A JP 1309561 A JP1309561 A JP 1309561A JP 30956189 A JP30956189 A JP 30956189A JP H03169070 A JPH03169070 A JP H03169070A
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- semiconductor device
- manufacture
- polycrystalline silicon
- high concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は短納期が重要であるマスクロム(?lASKR
OM)半導体装置の製造方法に関する。
OM)半導体装置の製造方法に関する。
上層にシリサイド、下層が多結晶シリコンからなるいわ
ゆるポリサイド構造をゲート電極としたM O S (
Metal Oxide Semiconductor
)型マスクロムにおいて、高濃度不純物領域であるソー
スドレイン領域を形成した後、メモリーアレイ部の所望
のシリサイドをフォトリソグラフィー法とエッチング法
により除去し、その後連続的に不純物をイオン注入し、
シリサイドを除去したトランジスタのチャネル領域の不
純物濃度を変化させる.この製造方法を用いることによ
り、マスクロムの情報書き込み工程を半導体装置製造の
より後の工程にて行うことができ、短納期化となる. 〔従来の技術〕 第2図(al〜(Clに従来のポリサイドをゲート電極
とするマスクロムの製造方法を示す断面図を示す。
ゆるポリサイド構造をゲート電極としたM O S (
Metal Oxide Semiconductor
)型マスクロムにおいて、高濃度不純物領域であるソー
スドレイン領域を形成した後、メモリーアレイ部の所望
のシリサイドをフォトリソグラフィー法とエッチング法
により除去し、その後連続的に不純物をイオン注入し、
シリサイドを除去したトランジスタのチャネル領域の不
純物濃度を変化させる.この製造方法を用いることによ
り、マスクロムの情報書き込み工程を半導体装置製造の
より後の工程にて行うことができ、短納期化となる. 〔従来の技術〕 第2図(al〜(Clに従来のポリサイドをゲート電極
とするマスクロムの製造方法を示す断面図を示す。
マスクロムのメモリ一部の情報書き込みはエンハンスメ
ントトランジスタとディスプレフショントランジスタ又
はエンハンスメントトランジスタとよりしきい値の高い
エンハンスメントトランジスタのどちらかの組み合わせ
により行われる.例えばNMOSでメモリーアレイを構
或する場合、通常のしきい値電圧0.6V − 1.O
Vのエンハンスメントトランジスタに対し、リンやヒ素
等のドナー不純物をチャネル領域に導入しディブレッシ
ツンとするか、もしくはボロン等のアクセプター不純物
を高濃度にチャネル領域に導入し、よりしきい値の高い
エンハンスメントトランジスタを作製する.ポリサイド
をゲート電極として用いる場合、ゲート電極形成後、チ
ャネル領域に不純物を導入するのは困難を極める.非常
に高エネルギーのイオン注入装置が必要なためである。
ントトランジスタとディスプレフショントランジスタ又
はエンハンスメントトランジスタとよりしきい値の高い
エンハンスメントトランジスタのどちらかの組み合わせ
により行われる.例えばNMOSでメモリーアレイを構
或する場合、通常のしきい値電圧0.6V − 1.O
Vのエンハンスメントトランジスタに対し、リンやヒ素
等のドナー不純物をチャネル領域に導入しディブレッシ
ツンとするか、もしくはボロン等のアクセプター不純物
を高濃度にチャネル領域に導入し、よりしきい値の高い
エンハンスメントトランジスタを作製する.ポリサイド
をゲート電極として用いる場合、ゲート電極形成後、チ
ャネル領域に不純物を導入するのは困難を極める.非常
に高エネルギーのイオン注入装置が必要なためである。
従って通常ポリサイドゲートを有するマスクロムにおい
ては第2図fatに示す様に、ゲート酸化膜形成後フォ
トリソグラフィー工程によりフォトレジストをバターニ
ングし、後にディプレソション又はしきい値の高いトラ
ンジスタを形成する領域に不純物を導入し情報を書き込
み、その後第2図cb1に示す様にゲート電極を形成し
、さらに第2図(clに示す様にソースドレインとなる
高不純物領域を形戒する. 〔発明が解決しようとする課題〕 しかし、従来の技術では情報の書き込みが金製造工程の
前半に位置しているためユーザーへ短期で納めるには都
合が悪い。マスクロムにおいては情報書き込み工程が後
であればあるほど有利である。
ては第2図fatに示す様に、ゲート酸化膜形成後フォ
トリソグラフィー工程によりフォトレジストをバターニ
ングし、後にディプレソション又はしきい値の高いトラ
ンジスタを形成する領域に不純物を導入し情報を書き込
み、その後第2図cb1に示す様にゲート電極を形成し
、さらに第2図(clに示す様にソースドレインとなる
高不純物領域を形戒する. 〔発明が解決しようとする課題〕 しかし、従来の技術では情報の書き込みが金製造工程の
前半に位置しているためユーザーへ短期で納めるには都
合が悪い。マスクロムにおいては情報書き込み工程が後
であればあるほど有利である。
本発明は、情報の書き込みを出来るだけ後工程にて行え
る様に、ポリサイドゲートを形戒し、さらに高濃度領域
であるソースドレインを形成した後、チャネルに不純物
を導入するトランジスタのシリサイドだけを除去し薄く
残った多結晶シリコンを通してイオン注入により不純物
の導入を行える. (作用) 比較的後工程にて情報書き込みが行えるため、短納期と
いう観点から非常に有益である。
る様に、ポリサイドゲートを形戒し、さらに高濃度領域
であるソースドレインを形成した後、チャネルに不純物
を導入するトランジスタのシリサイドだけを除去し薄く
残った多結晶シリコンを通してイオン注入により不純物
の導入を行える. (作用) 比較的後工程にて情報書き込みが行えるため、短納期と
いう観点から非常に有益である。
本発明の実施例を図面に基づき以下に説明する。
第11ET+alはポリサイドゲート構造を形成し、そ
の後のソースドレインとなる高濃度領域を形成した様子
を示す。次にフォトリソグラフィー法とエソチングによ
り、後にチャネルに不純物を導入するトランジスタのシ
リサイドだけを選択的に除去し、多結晶シリコンだけを
残す(第1図(b)),この時、シリサイドと酸化膜及
び多結晶シリコンの選択比が十分取れる様なエッチング
条件を設定する事により、第1図〜)の構造が達威でき
る。次に第1図(Clに示す様にレジスト除去をせずに
イオン注入によりチャネル部に選択的にボロン又はリン
やヒ素等の不純物を導入する。通常のポリサイド構造は
シリサイドの厚みが1500人〜2500人、多結晶シ
リコンの厚みが1000〜2500人程度であり、ポリ
サイド全体としては3000人〜5000 A程度ある
ため、ポリサイドを突き抜けてチャネル部に不純物を導
入させる場合、高エネルギーイオン注入装置を必要とし
困難を極める.しかし第1図(Clに示す様に、予め1
000〜1500人と薄い膜厚の多結晶シリコンを用い
ておき、シリサイドを除去さえすれば不純物の導入にさ
ほど困難は生じなく、比較的容易に行えるのである.こ
の様に情報の書き込みを行った後は通常の半導体製造工
程を行えば良い.〔発明の効果〕 本発明は以上説明したように、ポリサイド構造をゲート
電極とするマスクロムにおいて、ゲート電極、高濃度ソ
ースドレインを形成した後、情報書き込みを行うため、
少なくともマスク2枚分従来技術より後工程に情報書き
込みを行えるため短納期化として観点から有利に作用す
る。シリサイドとして、モリブデンシリサイド,タング
ステンシリサイド.チタンシリサイド等が挙げられるが
、いずれのシリサイドを用いても勿論かまわない。
の後のソースドレインとなる高濃度領域を形成した様子
を示す。次にフォトリソグラフィー法とエソチングによ
り、後にチャネルに不純物を導入するトランジスタのシ
リサイドだけを選択的に除去し、多結晶シリコンだけを
残す(第1図(b)),この時、シリサイドと酸化膜及
び多結晶シリコンの選択比が十分取れる様なエッチング
条件を設定する事により、第1図〜)の構造が達威でき
る。次に第1図(Clに示す様にレジスト除去をせずに
イオン注入によりチャネル部に選択的にボロン又はリン
やヒ素等の不純物を導入する。通常のポリサイド構造は
シリサイドの厚みが1500人〜2500人、多結晶シ
リコンの厚みが1000〜2500人程度であり、ポリ
サイド全体としては3000人〜5000 A程度ある
ため、ポリサイドを突き抜けてチャネル部に不純物を導
入させる場合、高エネルギーイオン注入装置を必要とし
困難を極める.しかし第1図(Clに示す様に、予め1
000〜1500人と薄い膜厚の多結晶シリコンを用い
ておき、シリサイドを除去さえすれば不純物の導入にさ
ほど困難は生じなく、比較的容易に行えるのである.こ
の様に情報の書き込みを行った後は通常の半導体製造工
程を行えば良い.〔発明の効果〕 本発明は以上説明したように、ポリサイド構造をゲート
電極とするマスクロムにおいて、ゲート電極、高濃度ソ
ースドレインを形成した後、情報書き込みを行うため、
少なくともマスク2枚分従来技術より後工程に情報書き
込みを行えるため短納期化として観点から有利に作用す
る。シリサイドとして、モリブデンシリサイド,タング
ステンシリサイド.チタンシリサイド等が挙げられるが
、いずれのシリサイドを用いても勿論かまわない。
第1図(al〜telは本発明による半導体装置の製造
方法を示す工程順断面図、第2図fat〜(Clは従来
の半導体装置の製造方法を示す工程順断面図である。 シリコン基板 絶縁膜 高不純物濃度領域 多結晶シリコン 5 ・シリサイド 6 ・フォトレジスト 7 ・不純物イオン 以 上
方法を示す工程順断面図、第2図fat〜(Clは従来
の半導体装置の製造方法を示す工程順断面図である。 シリコン基板 絶縁膜 高不純物濃度領域 多結晶シリコン 5 ・シリサイド 6 ・フォトレジスト 7 ・不純物イオン 以 上
Claims (1)
- ゲート電極として上層材料にシリサイド、下層材料を多
結晶シリコンとした二層ゲート構造を有するマスクロム
半導体装置において、シリコン基板中に高濃度不純物領
域を形成した後、所望の部分のシリサイドだけを除去し
、その後不純物イオンをシリコン基板中に導入すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1309561A JPH03169070A (ja) | 1989-11-28 | 1989-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1309561A JPH03169070A (ja) | 1989-11-28 | 1989-11-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03169070A true JPH03169070A (ja) | 1991-07-22 |
Family
ID=17994504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1309561A Pending JPH03169070A (ja) | 1989-11-28 | 1989-11-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03169070A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5736420A (en) * | 1993-08-20 | 1998-04-07 | National Semiconductor Corporation | Process for fabricating read only memories, with programming step performed midway through the fabrication process |
-
1989
- 1989-11-28 JP JP1309561A patent/JPH03169070A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5736420A (en) * | 1993-08-20 | 1998-04-07 | National Semiconductor Corporation | Process for fabricating read only memories, with programming step performed midway through the fabrication process |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2809810B2 (ja) | 半導体装置の製造方法 | |
KR100221059B1 (ko) | 반도체장치 제조방법 | |
JPH03169070A (ja) | 半導体装置の製造方法 | |
JPS63205944A (ja) | Mos集積回路の製造方法 | |
JPH02292833A (ja) | Lddトランジスタ | |
JPS62265765A (ja) | 半導体装置の製造方法 | |
JPH06350040A (ja) | トランジスタの製造方法 | |
JPS62293776A (ja) | 半導体装置の製造方法 | |
JP2525150B2 (ja) | Mos型半導体装置の製造方法 | |
US6376306B1 (en) | Method for forming non volatile memory structures on a semiconductor substrate | |
JPS58111364A (ja) | Romの製造方法 | |
JPH02209767A (ja) | 半導体装置の製造方法 | |
JPH042163A (ja) | マスクromの製造方法 | |
JPS6142171A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
JPH01111370A (ja) | マスクromおよびその製造方法 | |
JP3212689B2 (ja) | 半導体装置及びその製造方法 | |
JPH06268178A (ja) | 半導体装置の製造方法 | |
JPH0290538A (ja) | 半導体装置の製造方法 | |
JPS6213064A (ja) | 半導体装置の製造方法 | |
JPH0350765A (ja) | 半導体装置の製造方法 | |
JPH08181326A (ja) | 半導体装置の製造方法 | |
JPH06151779A (ja) | 半導体装置の製造方法 | |
JPH01253958A (ja) | マスクromの製造方法 | |
JPH06267976A (ja) | 半導体装置およびその製造方法 | |
JPH027560A (ja) | 高電圧nチャンネルトランジスターの製造方法 |