JPH03505146A - テープ自動接着導線パッケージ及び該パッケージに使用する再使用可能な送りテープ - Google Patents

テープ自動接着導線パッケージ及び該パッケージに使用する再使用可能な送りテープ

Info

Publication number
JPH03505146A
JPH03505146A JP2501360A JP50136090A JPH03505146A JP H03505146 A JPH03505146 A JP H03505146A JP 2501360 A JP2501360 A JP 2501360A JP 50136090 A JP50136090 A JP 50136090A JP H03505146 A JPH03505146 A JP H03505146A
Authority
JP
Japan
Prior art keywords
conductor
tape
frame
extending
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2501360A
Other languages
English (en)
Inventor
ケイン アール エス
Original Assignee
トリボテック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トリボテック filed Critical トリボテック
Publication of JPH03505146A publication Critical patent/JPH03505146A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 テープ自動接着導線バ、ケージ及び該パッケージに使用する再使用可能な送りテ ープ 主ユ支分団 2皿重互量 テープ自動接着は、多数の導線を有する集積回路をパンケージ化するために広く 使用されるようになってきている。このプロセスでは、薄い銅又は金属のフィル ムをエツチングして薄膜ビーム導体を画定するが、この導体は、チップ接点バン ドに接着されて、構造的剛性を与えるために絶縁テープに接着された。
薄い導線に接着され、次にカプセル封入、試験等のためのいろいろな処理ステー ションへ進められる際にテープを割り出すための送り穴を備えた細長いテープの 形式がある。該テープは、8ないし70+n−にわたる幅を有し、リール又はス トリンプ上に設けられる。集積回路パフケージの導線を形成しないテープ部分は 、集積回路パフケージがテープから切断されるときに捨てられる。一般に、捨て られる材料は、パンケージ製造のコストのうちの相当の部分を占める。
光酉二互亙及至旦亙 のプロセスでは導線パッケージ(導線バンク)は再使用可能な送りテープに確保 される別の構成要素である。
本発明の目的は、半導体集積回路を、付随の印刷回路基板等に接続するための導 線バンクを提供することである。
本発明の他の目的は、自動接着システムにおいて再使用可能な送りテープと共に 使用する導線バンクを提供することである。
本発明の他の目的は、テープ自動接着システム用の再使用可能な送りテープを提 供することである。
本発明の他の目的は、導線を安定させると共に位置決めするフレームに導線を埋 設した導線バンクを提供することである。
本発明の他の目的は、導線バンクを受容して、該導線バンクの導線を集積回路に 接着するために該導線バンクを集積回路に差し出し、次に該R線バンク及び集積 回路を試験及びカプセル封入のための後続のステーションに差し出す再使用可能 なテープを提供することである。
本発明の上記目的及びその他の目的は、複数の導線を有する再使用可能な送り及 び試験テープによって達成されるものであり、この導線は、導線パックの導線を 受容し結合して、集積回路を受容して導線バンクの導線を集積回路の接点バンド に接着させるために該導線パックを位置決めすると共に、該導線バンク及び集積 回路を、該回路をパッケージ化し試験する後続の処理ステーションに移動させ、 その後に切除される様になっていることを特徴とする。
更に、絶縁材料の長方形のフレームと、前記フレームに埋設された複数の導線と を有する導線バックが提供され、前記導線は、付属の集積回路への取付けのため に且つ該導線付き集積回路の、付属の印刷配線基板等の回路への取付けのために 、内方に、且つそこから外方に、延在する。該絶縁フレームは、カプセル封入プ ロセスにおいてダム又は密封手段として役立つ。追加のフレームは、該導線の、 外方に延在する端部を安定化させ且つ位置決めする。
本発明の上記目的及びその他の目的は、図面と関連させて以下の説明を読めば、 もっと明瞭に理解されよう。
凹皿■呈皇呈脱皿 第1A図及び第1B図は、導線パックの形成と、送り及び試験テープによる該導 線パンクの移送と、集積回路の挿入及び試験と、その保護カプセル封入とを図解 するフローチャートである。
第2A図は、下側導線フレームを画定するために穿孔された絶縁テープを示す。
第2B図は、第2A図のテープから切除された下側導線フレームを示す。
第3A図は、上側導線フレーム及び上側導線支持体を画定するために穿孔された 絶縁テープを示す。
第3B図は、第3A図のテープから切除された上側導線フレーム及び上側導線支 持体を示す。
第4図は、導線を画定するために穿孔された銅などの金属薄膜の一部を示す。
第5図は、第4図の線5−5に沿う断面図である。
第6図は、第4図の線6−6に沿う断面図であり、導線パンクの導線の内端部と なる導線の瘤又は凹部の形成を示す。
第7図は、保護メッキ付き導線の断面図である。
第8図は、下側絶縁フレームが取りつけられていて、穿孔された金属膜の一部を 示す。
第9図は、第8図の線9−9に沿う断面図である。
第10図は、下側絶縁フレーム及び上側wA縁フレームの両方が取りつけられて いる、穿孔された金属膜の一部を示す図である。
第11図は、第10図の線11−11に沿う断面図である。
第12A図ないし第12F図は、下側絶縁フレームに導線を埋設するステップを 示す。
第13図は、片持ちされメンキされている導線部分を設けるために中心部が切除 された穿孔された金属膜を示す。
第14図は、第13図の線14−14に沿う断面図である。
第15図は、導電性接着剤が付された第14図の導線を示す断面図である。
第16図は、導線バックを形成するために、穿孔された金属膜から外側導線を切 除して示す断面図である。
第17図は、テープ送りの一部の拡大図であり、中央の宮と外側の試験バンドと の間の導電性パターンを示す。
第18図は導線パンクを示し、導線は導電性接着剤でテープ送り導電体に固着さ れている。
第19図は、第18図の線19−19に沿う断面図であり、導線パンクの導線の 、送りテープ導線への結合を示す。
第20図は、半導体チップに取りつけられた片持ち式の導線パンク内側導線を示 す部分図である。
第21図は、第20図の線21−21に沿う断面図であり、瘤又は凹部のある内 側導線の、チップ接点バンドへの結合を示す。
第22図は、導線パンクフレームに取りつけられた下側パンケージ本体を示す。
第23図は、第22図の線23−23に沿う断面図であり、下側ハウジングを示 す。
第24図は、導線パンクフレームへの上側ハウジング本体の取付けを示す図であ る。
第25図は、第24図の線25−25に沿う断面図であり、上側ハウジング部分 を示す。
第26−は、送りテープから切断された導線を示す。
第27図は、付随の回路への取付けのための足を形成するための、外方に延在し ている導線部分の折り曲げを示す。
第28図は、印刷配線基板に取りつけられた、パッケージ化された半導体装置の 一部の拡大図を示す。
゛な   の1 本発明のテープ自動接着処理は、第1図において11に略図示されている新規な 導線パッケージを使用するが、これについて全説明をする。簡単に言うと、該導 線パッケージは絶縁材料のフレームを有し、これは、導電体を、一端部を酸フレ ーム内に片持ちし、一端部を外方に延在させて、離間した関係に支持する。複数 の窓13を有する送りテープ12(第1A図、第1B図)は、該導線パンクを受 容する。該送りテープは、全説明する導線を有し、それは該窓から試験パッドへ 外方に斜めに広がる。
本発明のプロセスは、窟のある、メンキされ離間した導線と共に導線パンク11 を形成し、導線バック11をg、13の中において、導線の外方に伸びる端部を 送りテープ導線に結合することから成る。送りチー°ブ12は送り穴14を有し 、この送り穴は、それが矢16の方向に移動して、最初に導線パック11を受容 させるために該窓を差し出し、次に、導線パンク導線の内方に伸びる端部に半導 体チップを接着するステーションに進み、次に試験ステーションに進む際に該テ ープを割り出すために使用される。該導線パフケージ及びチップは、上側及び下 側のハウジング部分を取りつけるステーションに移動する。該操作の各々の後に 、テープ試験バンドを使って該パッケージ化操作が導線パンク及び集積回路チッ プの間の電気的性質や関係を変化させていないことを保証する試験ステップを行 うことが出来る。パンケージ化されたチップは、次に、(必要ならば)バーンイ ン・ステーションに移動し、次に切除ステーションに移動して、ここで導線が送 りテープから切断されると共に導線は折り曲げられてバフケージ化された半導体 集積回路のための取付は足となる0次に、パッケージ化された回路を、印刷回路 基板又はその他の電気回路に搭載することが出来る。
導線パンク導線支持フレームは、導線を埋設するべく互いに接着された上側及び 下側のフレーム部分を有する。第1A図を参照すると、下側フレーム部分は、送 り穴17を有して処理ステーションを通して逐次移動させられる絶縁材料16か ら形成されている。例えば、該テープは、ポリイミド、アクリル、ポリカーボネ ート、ポリエステル、エポキシ又はその他の熱応答性の絶縁・接着材料である。
フレーム18は、最初に窓19をテープに形成しく第2A図)、その後に中央部 分21を切除してフレーム18を形成することによって作られる。上側フレーム 部分22は、テープ16と同じ種類の類似の絶縁材料23から形成される。テー プ23は、割り出しのための送り穴24を有する。第3A図を参照すると、テー プは穿孔されて窓26及び27が形成され、次に中央部分28が切除されて、下 側フレーム部分18とつがう内側フレーム部分29と、全説明する様に導線の端 部と係合し支持する様になっている外側部分30とを有するフレームが残される 。
導線パンク用の薄い金属導線は、テープがいろいろなステーションを通る際にテ ープを割り出すための送り穴32を有する銅テープ等の薄い金属テープ31 ( 第1A図)から構成される装置プ31の拡大された部分が第4図に示されている 。テープは最初に打ち抜かれ、穿孔され、又はエツチングされて、互いに斜めに 向かい合う複数の窓33及び劃り出し穴35が形成され、一つの穴は、図に示さ れている様に丸く、他(図示せず)は長方形のスロットである。窓33は、その 間に、細い端部36を有する細長い導線34を画定する。第5図の拡大断面図は ビーム導線を示す。
この第1ステツプが第1A図の38に略図示されている。その後、テープは第2 ステーシヨン39へ前進させられて割り出され、ここで、穿孔された該フォイル は、導線の細い端部36に瘤又は凹部を形成する成形型に差し出される。第6図 に示されている様に、この型は、導線を受容する下側型部分41とポンチ42と から成り、このポンチは導線を下側型内に変形させて、導線の側から離間した凹 部を形成する。その後、穿孔され打ち抜かれたテープはステーション43に移動 させられ、ここで導線に金、スズその他の材料44 (第7図)がメンキされる 。次にテープはステーション46に進められ、ここで加熱される。次のステージ 47で下側の熱接着フレーム1日が付けられる。第8図及び第9図を参照すると 、フレーム18は、ビーム導線34の部分36がフレーム1日を越えて突出出来 るように位置している。第12図を参照すると、導線フレーム18は、真空チャ ック48でビーム導線34と整合させられる。真空チャック48を下方に移動さ せて該熱接着剤をビーム導線と接触させ、更にフレーム18がビーム導線の下側 面48とつらいちとなるまでフレーム18を前進させ押圧することによって、加 熱されたビーム導線34及びフレーム18が互いに押圧される。今記載した連続 するステップが第12B図−第12F凹に示されている。
その後、該箔テープは次のステーション51へ進められ、ここで上側導線バック フレーム22は下側導線バンクフレームと整合させられ(第10図−第11図) 、第11図において矢52で示されている様に下方に押圧される。これにより、 二つのフレームが互いに接合され、それらの間にビーム導線34が埋設される。
導線支持体29は、フレームから離間した位置で1線に係合して示されている。
次に、該金属箔は中心56から外され(第13図)、ビーム導線端部36が上側 及び下側の導線フレーム部分18.2日の形成する導線フレームから内方に片持 ちされて残り、凹部領域は第14図に示されている様に導線の端部から離間して いる0次のステップ57 (第1A図及び第15図)は、導電性の熱接着剤58 を、外方に伸びる導線部分34に付け、その後に導線を箔テープから切断して( ステップ59、第1A図)導線パックを設けるステップであり、この導線バンク は、第16図に示されている様に、内方に片持ちされた導線部分36と、導線の 外端の下側に接着剤58を有すると共に導線支持・分離体29を有する、外方に 延在する導線部分34とから成る。
前述した様に、本発明に従って、処理のために導線バック11及び付随の集積回 路チップを移送するために再使用可能な送りテープ12が使われる。第1A図を 参照すると、送りテープ12は、送り穴14によって割り出された複数の離間し た忘13を有する。
該テープの一部17−17の拡大図が第17図に示されている。
該テープは、忘13の縁に延在し且つ該縁に隣接する導線端部63に導線又はラ イン62によって接続された複数の試験バンド61を有する。送りテープがマイ ラーやポリアミドなどの電気絶縁材料であるならば、バンド61、導線62及び 端部63は、該テープに担持された金属膜をフォトエツチングすることによって 形成される。好適な実施例では、該テープはステンレススチール・テープである 。テープ面には非伝導性の接着剤層が設けられており、これに金属膜が付され、 フォトエツチングされて導線を画定する。
本発明に従って、導線バンクは窓13内に置かれ(第18図及び第19図)、導 線34は、送り導線63と、その間の熱接着剤58とに重なり、該組立体は熱せ られて、導線34の端部と試験バンド6】に接続された導線62の端部63との 間に電気的接触が生じる。恋への導線バンクの挿入と、送り導線への導線の結合 がステーション71によって略図示されている。導線バンクは、導線フレームタ ブ65の位置決め穴35に係合することによって正確に位置決めされ配向される 。次のステーション72では、導線バンクの導線の片持ちされた内端36は、付 随のチソブマ3の接着バンドに接着される(第20図及び第21図)。下側導線 フレーム部分18は、半導体ウェーハ73の縁75への導線34の短絡を防止す る。導線の端部36は、熱圧縮接着、熱音波接着又は超音波接着、又は、単一点 接着工具又は多点接着工具による他の適当な接着技術によって型に接着出来るも のである。その後、接着された組立体は次のステーション74に進められ、ここ で、内側導線36に取りつけられた半導体集積回路73を電気的に試験するため に試験パッドに電気的接触が行われる。回路が作動可能に充分に接着されて試験 されれば、該フレームを型ダムとして使って該回路にハウジングを成形すること によって該回路をパンケージ化することが出来る(ステーション76)。その代 わりに、該バフケージを、第22図及び第23図に示されている様に熱圧縮接着 により取りつけられる下側の予成形パッケージ化本体77で構成することも出来 る。下側ハウジング77は、半導体型73の上に置かれ、熱エネルギーが加えら れて接着剤インターフェースが融解されてシールが設けられている間に下側フレ ーム部分18に押しつけられる。また、圧力のみによって接着剤を接着させても よい。矢78は、境界部79で熱接着を生じさせる接着力を提供する圧力を示す 。次のステーション81で、上側ハウジング本体82が熱圧縮及び/又は接着に より付けられる。これは第24図及び第25図に示されている。圧力は矢83で 略図示されている。導線パターンの中心及び角度を特定することにより導線に対 するハウジングの整合を維持するために以上のステップにおいてタブ65と穴及 びスロット35とが使用される。導線バンクを送りテープに、そして切除及び導 線形成型組立体における位1決めに、そして印刷配線基板への取付けに、対を成 す導線パターン又は成形型と整合する精密位置決め手段としてこの同じタブ65 と穴及びスロット35とが使用されるが、各々の適応について後述する6次のス テーション86において、カプセル封入の密封性及び機械的完全性を試験し、そ の後にステーション87で(所望ならば)該装置のバーンインを行うことが出来 る。最後の電気的試験がステーション88で行われ、該装置バフケージのマーク 付は及びコード付けがステーション89で行われる。ステージタン91で、第2 6図に示されている様に導線63に隣接する導線34を切断することによってパ ッケージが切除される。このステップも穴及びスロット35により精密に位置決 めされる。その後、延在する導線部分が第27図に示されている様に曲げられて 足92となるが、導線はフレーム29により支持され相互に離間される。第28 図において、本発明に従って形成されたバフケージ比値295は印刷配線基板9 6に取りつけられて示されている。タブ65の穴及びスロット35を使用して配 向を行うことが出来る。送りテープ導線端部63を清掃して、;導性接着剤と、 切断された導線端部とを除去し、送り及び試験テープを再使用出来る様にするこ とが出来る。清掃ステー7ョンは97に図示されている。
この様に、新規な再使用可能な送り及び試験テープと共に使用するのに特に有益 な、複数の離間した凹部付き導線を有する新規な導線バンクが提供された。
手続補正書(方式) 33,2 %式% 3、補正をする者 事件との関係  畠願人 名称(氏名) ト リ ボ テ ッ り5、補正命令の日付  平成3年7月9 日6、補正の対象    明細書及び請求の範囲の翻訳文国際調査報告

Claims (23)

    【特許請求の範囲】
  1. 1.絶縁ポリマー材料の導線支持フレームと、前記フレームのみにより担持され 前記材料に埋設され且つ完全に包囲された複数の離間した導線とから成り、前記 導線の各々は、付随の半導体装置の接着バッドヘの結合のために前記フレームの 内方に互いの方へ共通の区域まで延在し且つ付随の回路との結合のために前記フ レームの外方に延在する一端部を有することを特徴とする導線バック。
  2. 2.該フレームに隣接し該端部から離間した前記の離間した導線の外方に延在す る端部と係合して、それらを列を成して離間する関係に保つ追加の外側絶縁フレ ーム部材を含むことを特徴とする請求の範囲第1項に記載の導線バック。
  3. 3.前記導線は薄い平らな金属導体であることを特徴とする請求の範囲第1項に 記載の導線バック。
  4. 4.前記フレームの外方に延在する少なくとも1個の開口部付き配向タブを含む ことを特徴とする請求の範囲第3項の記載の導線バック。
  5. 5.内方に延在する導線の端部は、型成形された瘤又は凹部を有することを特徴 とする請求の範囲第3項に記載の導線バック。
  6. 6.前記の型成形された瘤は、内方に延在する導線端部の端部及び側から内方に 離間していることを特徴とする請求の範囲第5項に記載の導線バック。
  7. 7.導線の、外方に延在する端部は、該端部を該導線軸からオフセットさせるべ く曲げられていることを特徴とする請求の範囲第5項に記載の導線バック。
  8. 8.該導線には、はんだ付け可能で且つ/又は保護性の皮膜がメッキされている ことを特徴とする請求の範囲の上記各項のうちのいずれか一に記載の導線バック 。
  9. 9.細長いテープと、 前記テープに沿って均一に離間する外方に延在する導線を有する種類の導線バッ クを受容する窓と、前記テープにより前記窓の外方に担持されて相互に絶縁され ている複数の試験パッドと、 互いに絶縁され、前記窓の縁から外方へ該試験パッドまで広がって、外方に延在 する導線バックの導線を受容する複数の離間した導線と、から成る再使用可能な 導線バック送りテープ。
  10. 10.該送りテープは、該導線及び試験パッドを形成するパターン化された薄い 金属箔を伴う絶縁材料から成ることを特徴とする請求の範囲第9項に記載の再使 用可能な導線パッド送りテープ。
  11. 11.該テープは金属テープから成り、前記金属テープの一面の絶縁層にはパタ ーン化された薄い金属導線及び試験パッドが担持されていることを特徴とする請 求の範囲第9項に記載の再使用可能な導線バック送りテープ。
  12. 12.該細長いテープには、該テープを処理ステーションに対して割り出す送り 穴が縁に沿って設けられていることを特徴とする請求の範囲第9、10又は11 項に記載の再使用可能な導線バック送りテープ。
  13. 13.細長いテープと、 前記テープに形成された複数の、縦方向に離間した窓と、前記窓の縁から外方に 広がる複数の導線と、前記テープに担持された複数の導線バックであって、フレ ームと、複数の離間したフレーム導線とを各々有し、一端部は前記フレームの内 方に延在し第2の端部は前記フレームの外方に延在する複数の導線バックと、 前記の外方に延在するフレーム導線を該送りテープ導線の該窓端部に着脱可能に 確保する手段と、から成ることを特徴とする再使用可能な導線バック送りテープ 及び導線バック。
  14. 14.前記導線バック内に配置され、その接着パッドが前記フレーム導線の内方 に延在する端部に結合された半導体装置を含むことを特徴とする請求の範囲第1 3に記載の再使用可能な導線バック送りテープ及び導線バック。
  15. 15.絶縁ポリマー材料の導線支持フレームと、前記フレームに埋設され支持さ れると共に一端部が前記フレームの内方に延在し他端部がそこから外方に延在す る複数の離間した導線とを有する導線バックと、 その接着パッドが前記導線の内方に延在する端部に接着されている半導体装置と 、から成ることを特徴とする半導体装置組立体。
  16. 16.前記装置を囲み、前記フレームに対して密封されるハウジングを含むこと を特徴とする請求の範囲第15項に記載の半導体装置組立体。
  17. 17.該フレームに隣接してその端部から離間する外方に延在する導線に係合し てそれを離間した関係に維持する絶縁材料の棒を含むことを特徴とする請求の範 囲第15項又は16項に記載の半導体装置組立体。
  18. 18.銅などの導電性箔に複数の細長い窓を形成して、その間に平らな離間した 導線を画定し、 前記導線の内端から離間して前記箔の谷側に電気絶縁材料のフレーム部材を供給 して該導線を埋設し支持し、該導線の二つの端部に隣接して該箔を切除して、電 気絶縁材料のフレームであって、前記フレームから内方及び外方に延在する複数 の離間した導線を支持するフレームから成る導線バックを形成するステップから 成ることを特徴とする、導線バックを形成する方法。
  19. 19.切除前に、前記導線の内方に延在する端部に接着瘤又は凹部を形成する追 加のステップを含むことを特徴とする請求の範囲第18項に記載の導線バックを 形成する方法。
  20. 20.前記の内方に延在する導線にメッキする追加のステップを含むことを特徴 とする請求の範囲第18項又は19項に記載の導線バックを形成する方法。
  21. 21.半導体装置のためのテープ自動接着、バッケージ化、及び試験のプロセス であって、 電気絶縁材料のフレームから内方及び外方に延在する離間した導線を有する種類 の導線バックを形成し、導線バックの導線の外端を、送りテープに担持されて、 該導線バック及び試験パッドを受容する端部の間に延在する、離間して広がる導 体に取付け、 該導線バックの内端を半導体装置の接点パンドに接着するステップから成ること を特徴とするプロセス。
  22. 22.該フレーム材料に密封するハウジングに前記半導体を収めるステップを含 むことを特徴とする請求の範囲第21項に記載のテープ自動接着、バッケージ化 、及び試験のプロセス。
  23. 23.新しい導線バックの受入のために、テープ送りに固定されている前記導線 の端部を外す追加のステップを含むことを特徴とする請求の範囲第22項に記載 のテープ自動接着プロセス。
JP2501360A 1988-12-07 1989-12-07 テープ自動接着導線パッケージ及び該パッケージに使用する再使用可能な送りテープ Pending JPH03505146A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US28101688A 1988-12-07 1988-12-07
US281,016 1988-12-07

Publications (1)

Publication Number Publication Date
JPH03505146A true JPH03505146A (ja) 1991-11-07

Family

ID=23075611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2501360A Pending JPH03505146A (ja) 1988-12-07 1989-12-07 テープ自動接着導線パッケージ及び該パッケージに使用する再使用可能な送りテープ

Country Status (3)

Country Link
EP (1) EP0406373A4 (ja)
JP (1) JPH03505146A (ja)
WO (1) WO1990006593A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2809230A1 (fr) * 2000-10-10 2001-11-23 Orient Semiconductor Elect Ltd Ruban d'assemblage de substrat pour support de boitier de semiconducteur et son procede de fabrication
DE102008029104B3 (de) * 2008-06-20 2010-01-14 Hansatronic Gmbh Verfahren zur Herstellung eines mehrteiligen Hybridbauteils

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966408A (ja) * 1982-09-11 1984-04-14 バスフ アクチェン ゲゼルシャフト モノエチレン性不飽和のモノ−及びジカルボン酸からの共重合体の製法
JPS61148279A (ja) * 1984-12-22 1986-07-05 Hoechst Gosei Kk 感圧性接着シート

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1209901A (en) * 1967-01-11 1970-10-21 British Telecomm Res Ltd Improvements relating to the mounting of integrated circuit assemblies
US4028722A (en) * 1970-10-13 1977-06-07 Motorola, Inc. Contact bonded packaged integrated circuit
CH608314A5 (en) * 1976-04-02 1978-12-29 Ret Sa Rech Economiques Et Tec Process for manufacturing a tape support for mounting integrated electronic components, and tape support obtained by this process
US4234666A (en) * 1978-07-26 1980-11-18 Western Electric Company, Inc. Carrier tapes for semiconductor devices
DE3061383D1 (en) * 1979-02-19 1983-01-27 Fujitsu Ltd Semiconductor device and method for manufacturing the same
US4312926A (en) * 1980-04-14 1982-01-26 National Semiconductor Corporation Tear strip planarization ring for gang bonded semiconductor device interconnect tape
JPS57107064A (en) * 1980-12-25 1982-07-03 Nec Corp Lead frame for glass sealed package
JPS58105546A (ja) * 1981-12-17 1983-06-23 Sony Corp 半導体パツケ−ジング方法
NL8202154A (nl) * 1982-05-26 1983-12-16 Asm Fico Tooling Geleiderframe.
JPS5910252A (ja) * 1982-07-09 1984-01-19 Seiko Epson Corp フイルムキヤリアのフレキシブルテ−プ
US4701781A (en) * 1984-07-05 1987-10-20 National Semiconductor Corporation Pre-testable semiconductor die package
US4631820A (en) * 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
EP0213575B1 (en) * 1985-08-23 1992-10-21 Nec Corporation Method of manufacturing a semiconductor device employing a film carrier tape
US4768077A (en) * 1986-02-20 1988-08-30 Aegis, Inc. Lead frame having non-conductive tie-bar for use in integrated circuit packages
JPS63187654A (ja) * 1987-01-30 1988-08-03 Furukawa Electric Co Ltd:The 電子部品用リ−ドフレ−ム
US4839713A (en) * 1987-02-20 1989-06-13 Mitsubishi Denki Kabushiki Kaisha Package structure for semiconductor device
JPH0740600B2 (ja) * 1987-04-30 1995-05-01 三菱電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966408A (ja) * 1982-09-11 1984-04-14 バスフ アクチェン ゲゼルシャフト モノエチレン性不飽和のモノ−及びジカルボン酸からの共重合体の製法
JPS61148279A (ja) * 1984-12-22 1986-07-05 Hoechst Gosei Kk 感圧性接着シート

Also Published As

Publication number Publication date
WO1990006593A1 (en) 1990-06-14
EP0406373A4 (en) 1992-04-29
EP0406373A1 (en) 1991-01-09

Similar Documents

Publication Publication Date Title
US5184207A (en) Semiconductor die packages having lead support frame
JP3068162B2 (ja) 半導体ダイボンディング方法
US6523734B1 (en) Method for joining wiring boards and manufacturing data carrier and device for mounting electronic component modules
US4756080A (en) Metal foil semiconductor interconnection method
US5007576A (en) Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication
US4641176A (en) Semiconductor package with contact springs
JP3512655B2 (ja) 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
TW469614B (en) Semiconductor device and the manufacturing method for the same and electronic machine
US6344683B1 (en) Stacked semiconductor package with flexible tape
US20050161793A1 (en) Semiconductor device and stacked semiconductor device that can increase flexibility in designing a stacked semiconductor device
US20030140487A1 (en) Method for producing a carrier strip comprising a large number of electrical units, each having a chip and contact elements
US7772107B2 (en) Methods of forming a single layer substrate for high capacity memory cards
WO2000007235A1 (en) Semiconductor device, method of manufacture thereof, semiconductor module, and electronic device including circuit board and electronic unit board
WO1996013793A1 (en) Method of making radio frequency identification tags
US7198979B2 (en) Method for manufacturing a stack arrangement of a memory module
JP4322558B2 (ja) 電子タグ用インレットの製造方法
JPH03505146A (ja) テープ自動接着導線パッケージ及び該パッケージに使用する再使用可能な送りテープ
US6006981A (en) Wirefilm bonding for electronic component interconnection
JPS59222947A (ja) 半導体装置およびその製造方法
JP4257534B2 (ja) 半導体装置の製造方法
JP2513724B2 (ja) 半導体装置用キヤリアテ―プ
JPH0625008Y2 (ja) 半導体装置
JP3418106B2 (ja) 半導体装置およびその製造方法
JP2795267B2 (ja) 半導体装置及び半導体装置の製造方法
JP2555916B2 (ja) フィルムキャリヤ半導体装置