JPH0346975B2 - - Google Patents

Info

Publication number
JPH0346975B2
JPH0346975B2 JP61221748A JP22174886A JPH0346975B2 JP H0346975 B2 JPH0346975 B2 JP H0346975B2 JP 61221748 A JP61221748 A JP 61221748A JP 22174886 A JP22174886 A JP 22174886A JP H0346975 B2 JPH0346975 B2 JP H0346975B2
Authority
JP
Japan
Prior art keywords
adhesive
chip
lead
lead frame
track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP61221748A
Other languages
English (en)
Other versions
JPS6399540A (ja
Inventor
Aa Kuremerusu Rorufu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BORUKU INSUTORUMENTSU GmbH
Original Assignee
BORUKU INSUTORUMENTSU GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BORUKU INSUTORUMENTSU GmbH filed Critical BORUKU INSUTORUMENTSU GmbH
Publication of JPS6399540A publication Critical patent/JPS6399540A/ja
Publication of JPH0346975B2 publication Critical patent/JPH0346975B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板上のリードトラツク上にチツプ
−リードフレームを接着剤接続させる方法および
その方法を実施するための装置に関するものであ
る。
〔従来技術と問題点〕
欧州特許出願公開第111734号から、この種の手
段が公知である。この特許においては、選択的デ
イスプレー素子の制御のための集積回路（チツ
プ）を大面積可撓性液晶型デイスプレー装置に装
着する事が問題にされている。そのためテープ取
り付け工程（テープキヤリヤボンデイング）にお
いて集積回路（チツプ）を、フイルム上に構成さ
れた接続リード（フイルムリードフレーム）と接
続させ、その際に、リードフレームは必要なだけ
そのオリジナル面から突出するように整形され次
にキヤリアフイルム（テープキヤリヤ）から打ち
貫かれなければならない。この場合、リードフレ
ームの自由端部が、液晶セルの基板上に構成され
たリードトラツクと接続させられるように成す。
しかしこの先行特許においては、このような接続
工程の実施についてはこれ以上の説明はない。望
ましくはクランプ装置または接着剤を使用して固
着すると述べられているに過ぎない。
〔発明の目的および効果〕
従つて本発明の基本的課題は、自動装置につい
て確実に実施することができ、特に標準的な液晶
セルをいわゆるバツチ工程で（西独特許出願公開
第2921097号参照）グループ別に、10μ以下の基
板−ガラスプレート間隔をもつて低コストで製造
する事ができるようにする前記の接続方法を提供
するにある。
従来のロウ付け法を使用する場合、チツプ−オ
ン−ガラス技術を実施するためには、後側セル−
基板（ガラスプレートまたは特殊の透明回路基
板、例えば欧州特許出願公開第79045号参照）の
突出縁部の上側面にロウ付け可能のリードトラツ
ク層を配置する必要があり、これはロウ付け上の
技術的考慮から15μの最小限厚さが条件になる。
バツチプロセスに際してすでに個々のセル区域の
間にこのような層厚さが与えられているとして
も、平坦な固定した基板−プレートが、コントラ
ストを示すTN−液晶セルにとつて最適の10μ以
下の間隔まで相互に近接できない事は当然であ
る。薄層技術においては層の厚さはガラスプレー
トの所望の相互的近接を妨げないが、この技術に
おいてはロウ付け法に基づいた接続の可能性がな
い。しかしまた固着技術的にはより好ましいテー
プボンデイング法もこの場合には実施できない。
チツプの接続位置のゼオメトリーに関する制約が
生じるので、大面積の複雑なデイスプレーの製造
の可能性が好ましくない程度に制限されるからで
ある。また、まだ接合されていないチツプはその
機能について動的にテストできないのであるか
ら、廃品損失の可能性が大である。個々の液晶セ
ルが確実に装着された時に始めて動的機能テスト
を受ける事ができ、チツプの誤動作の場合に全体
として廃品としなければならないからである。
このような事情を考慮して、本発明のさらに他
の課題は、複雑なデイスプレーの低コストの大規
模製造の可能性と共に、制御素子（チツプ）の動
的テストの可能性と、トラブルの際に複雑高価な
デイスプレーを廃品とする事なく個々のチツプの
取り替えの可能性とを開く前記の型の手段を開発
するにある。
〔発明の概要〕
本発明のこれらの課題は、前記の型の手段に加
えて、特許請求の範囲記載の特徴的手段を実施す
る事により解決される。
本発明の方法の概念は、接続区域の所定のパタ
ーンに従つてチツプ−リードフレームと基板−リ
ードトラツクとの間に導電性接着剤を所定量配置
してこれを直ちに硬化させる事なく、テープボン
デイングされたチツプを基板上に配置したのちに
動的電気的機能テストを実施し、１個のチツプの
誤動作に際して、基板全体（特に複雑なマトリツ
クス−制御用のおそらくは多数のチツプを備えた
液晶セル全体）を一緒に廃棄するのでなく、前記
の不良チツプのみを除去して他のチツプと交換す
る事により、液晶セル、すなわち大面積可撓性セ
ルについての特定の要件に対する解決法として具
体的説明なしに提案されていた接着剤接続法を実
施するにある。相互に密に（代表的には0.17mm）
隣接した接点位置間の接着剤橋架け構造による短
絡に基づく誤動作は確実に防止される。接続端子
はそれぞれ量的にまた幾何学的に限定された対応
の接着剤量を受けて、基板−リードトラツクの接
点位置における接続箇所にこれを転送するからで
ある。適当な導電性接着剤は市販されている。西
独特許第2534783号において、特殊用途のための
一例が記載されている。
このようにして薄い液晶セルについて、チツプ
−オン−ガラス−マウント法がフイルム−ボンデ
イングの技術的利点を保持しながら確実に実施さ
れる。その特別の利点は、リード線配線の交差の
問題なくリードトラツク−母線構造をチツプ上の
任意の接合位置（パツド）に移動自在に接続でき
る事にある。それぞれのリードトラツクが、キヤ
リアフイルムからの切り出しに際して空間的に整
形できるので、第２面の中に弧状に橋架けされる
からである。またこの橋架け構造は余分量の導電
性接着剤によつては短絡されない。接着剤が量的
にまた空間的に非常に正確に適性化され、直接に
リードフレーム−端子そのものによつて、基板−
リードトラツク上のそれぞれ適当な接続位置まで
転送されるからである。
電気的機能テストの後に初めて、例えば時間ま
たは温度の作用で導電性接着剤−接点の硬化が実
施される。
この接続工程は、固体基板を有する液晶セルの
製造以外にも、例えば前記の可撓性液晶セルにつ
いても、同様に有効に使用される。あるいは、一
般的に液晶セル技術以外の任意のリードトラツク
−基板についても使用する事ができる。
しかしバツチプロセスによる液晶セルの多セル
構造において特に有利である。実際に見られるよ
うな接続上の必要による基板−間隔の制約がない
からである。それどころか、リードトラツクは薄
層技術で基板（両方のガラス板の一方の形の基
板）上に、事前または事後のコストの掛かる特殊
表面処理なしで配置する事ができる。また基板−
間隔は従来のように、個別フレーム−端子接着剤
の層の中にセパレータを配置する事により保証さ
れる。このようにして、ガラスセルのメーカが集
積回路（チツプ）をデイスプレーに装着する作業
がデイスプレー装備メーカに移行される。このデ
イスプレー装備メーカは任意の市販の制御用チツ
プを入手して機能的にまた価格的に適当な液晶セ
ルを製造する事ができる。デイスプレー納入業者
の介入以外は、一般にガラスセル製造上の特殊事
項を考慮する必要はない。
テープキヤリヤから打ち貫かれたチツプ−リー
ドフレームの接続端子に適量の接着剤量を転送す
るため、好ましくは通常のスクリーン印刷工程に
よつて中間担持体上に対応の点パターンを転写す
る。チツプ−リードフレームが接着剤点を引き受
けた後に前記の中間担持体が経費を要せずに清浄
化され再び接着剤点パターンを印刷されるように
するため、中間担持体は、使用される導電性接着
剤物質に対して可能な限り低い接着性を示し、ケ
イ素樹脂物質（例えばテフロン）から成るプレー
トまたはバンドとして構成される事が好ましい。
多数の点パターンが相互に並置して配置され順次
のチツプの接続端子によつて受けられるのである
が、パターン全体が受けられて中間担持体の清浄
化の後に再び印刷されるまでのプロセスの所要時
間は短い。代表的な接点間隔は0.17mmのオーダで
あり、導電性接着剤の粘度を適当に調整して自動
的スクリーン印刷装置を使用する場合、この間隔
は、滴形成と橋架けを生じる事なく、電気接続と
機械的保持に必要な許容差の範囲内にある。接着
剤容器の中に浸漬した場合には、これは保証され
ない。それどころか、個々の接続端子において、
相異なる大きさの、多くは不必要に大きい導電性
接着剤量が付着し、表面張力または滴形成の故に
短絡橋架けを生じる。これに対して、スクリーン
印刷パターンによつて個々の接点に適合された常
に均一な接着剤量は接続箇所全部の均一な機械的
また熱的強度を生じ、また導電性接着剤の硬化後
に非常に機能確実な機械的または電気的化合物を
生じる。
本発明の方法を実施する装置としての中間担持
体は、複動テーブルまたは案内バンドとして構成
され、市販のテープボンデイング自動装置に接続
されて駆動される事が好ましく、接着剤接点の化
合物がまだ硬化しないうちに機能テストを実施す
る電気的計測装置および検査装置をこれに直接に
接続する事が好ましい。この点に関連して、集積
回路の誤動作に際してチツプをそのフイルム−リ
ードフレームと共に、接着剤化合物の硬化前に、
リードトラツク−基板から除去し、その後（場合
によつては接着剤残存量の処理後に）新規の装着
工程と検査工程を実施できるように、自動操作装
置を配備する事ができる。

Claims (1)

  1. 【特許請求の範囲】 １ 基板上のリードトラツク上にチツプ−リード
    フレームを接着剤接続させる方法において、前記
    リードトラツク上の前記リードフレームの接続端
    子の位置に対応して配置された一定量の導電性接
    着剤から成る接着点パターンを中間担持層の上に
    配置し、リードフレームに接合されたチツプのリ
    ードフレーム接続端子を前記中間担持層上の接着
    剤点と接触させ、このリードフレーム接続端子に
    おいて前記のように接着剤を受けたチツプを基板
    −リードトラツク上に配置し、そこでこの接着剤
    を硬化させることにより、配置されるチツプの動
    的機能テストを前記接着剤の硬化前に実施できる
    ようにしたことを特徴とする方法。 ２ 単数または複数のパターンの接着剤点がスク
    リーン印刷法によつて中間担持層上に相互に並置
    される、特許請求の範囲第１項に記載の方法。 ３ 中間担持層は、リードフレームの接続端子の
    接触により接着剤点を転送した後に、清浄化さ
    れ、再び単数または複数の接着剤点パターンを形
    成するようにした、特許請求の範囲第１項または
    第２項に記載の方法。 ４ 中間担持層は、接着剤物質に対して非常に低
    い接着性を示す物質から成る表面を有する、特許
    請求の範囲第１項〜第３項のいずれか１項に記載
    の方法。 ５ 誤動作チツプを、接着剤の硬化する前に、そ
    のリードフレーム接続端子と共に、基板−リード
    トラツクから除去する、特許請求の範囲第１項に
    記載の方法。 ６ 接着剤点パターンの中間担持層への転写、お
    よびチツプ−リードフレームの接続端子による基
    板−リードトラツクへの転写を実施し、次いで各
    チツプのリードフレームのネツトワークへの自動
    的フイルムテープボンデイングの直後の電気機能
    テスト、およびその整形とリードフレームからの
    分割が実施される、特許請求の範囲第１項〜第６
    項のいずれか１項に記載の方法。 ７ 前記チツプがそのリードフレーム−接続端子
    と共に、液晶セルの裏あて基板の横縁の前面に形
    成されたリードトラツク上に固定させる、特許請
    求の範囲第１項〜第６項のいずれか１項に記載の
    方法。 ８ 導電性接着剤に対して低接着性の表面を有す
    る中間担持層と、一定量の接着剤の点を所定の幾
    何学的分布状態に配置させる転写装置、並びにチ
    ツプに接合されたリードフレームの接続端子の配
    置およびこれに続く基板上のリードトラツクの接
    続区域への転写を実施するための操作装置が具備
    されていることを特徴とする、リードトラツク上
    への接続装置。 ９ リードトラツクに接続されたチツプの動的検
    査装置と合体されている、特許請求の範囲第８項
    に記載の装置。 １０ テープキヤリヤ上でリードフレームの自動
    的ボンデイングを実施する装置と合体されてい
    る、特許請求の範囲第８項または第９項にに記載
    の装置。
JP61221748A 1985-09-24 1986-09-19 リードトラック上へのチップの接続方法およびこの方法を実施する装置 Granted JPS6399540A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3533993.4 1985-09-24
DE19853533993 DE3533993A1 (de) 1985-09-24 1985-09-24 Verfahren zum kontaktieren auf leiterbahnen, vorrichtung zum ausueben des verfahrens und fluessigkristallzelle mit aufgebondeten chip

Publications (2)

Publication Number Publication Date
JPS6399540A JPS6399540A (ja) 1988-04-30
JPH0346975B2 true JPH0346975B2 (ja) 1991-07-17

Family

ID=6281772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61221748A Granted JPS6399540A (ja) 1985-09-24 1986-09-19 リードトラック上へのチップの接続方法およびこの方法を実施する装置

Country Status (3)

Country Link
JP (1) JPS6399540A (ja)
DE (1) DE3533993A1 (ja)
GB (1) GB2180698B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4917466A (en) * 1987-08-13 1990-04-17 Shin-Etsu Polymer Co., Ltd. Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby
JP2855719B2 (ja) * 1989-03-20 1999-02-10 セイコーエプソン株式会社 半導体装置
WO1992017913A1 (fr) * 1991-04-08 1992-10-15 Ngk Spark Plug Co., Ltd. Filtre ligne triplaque hyperfrequence
GB2301938B (en) * 1994-02-28 1997-03-12 Mitsubishi Electric Corp Testing semiconductor elements

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366342A (en) * 1978-06-21 1982-12-28 Minnesota Mining And Manufacturing Company Conductively coated embossed articles
CH624491A5 (ja) * 1978-11-06 1981-07-31 Ebauches Electroniques Sa
JPS57185316A (en) * 1981-05-11 1982-11-15 Sumitomo Metal Mining Co Ltd Electrically conductive resin paste
DE3243227A1 (de) * 1982-11-23 1984-05-24 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer fluessigkristall-anzeigevorrichtung

Also Published As

Publication number Publication date
GB2180698A (en) 1987-04-01
GB8622864D0 (en) 1986-10-29
JPS6399540A (ja) 1988-04-30
DE3533993A1 (de) 1987-04-02
GB2180698B (en) 1988-12-14
DE3533993C2 (ja) 1987-10-08

Similar Documents

Publication Publication Date Title
US5261156A (en) Method of electrically connecting an integrated circuit to an electric device
US6710608B2 (en) Contact probe and probe device
US5843251A (en) Process for connecting circuits and adhesive film used therefor
CN109713087B (zh) 芯片维修方法及设备
JPH0128502B2 (ja)
KR19990044151A (ko) 견고하게 접착된 변형가능한 전자장치용 기판조립장치
JPH03290936A (ja) 半導体装置の実装方法
KR100747336B1 (ko) 이방성 도전 필름을 이용한 회로기판의 접속 구조체, 이를위한 제조 방법 및 이를 이용한 접속 상태 평가방법
JPH0878075A (ja) 微細電極の接続構造および微細電極を持つ電子部品の検査方法
JPH0346975B2 (ja)
EP0267688A1 (en) Improvements relating to liquid crystal devices
TW202244510A (zh) 探針卡及探針卡的修補方法
JP4661300B2 (ja) 液晶モジュール
KR100251674B1 (ko) 서로 마주보는 전극들을 상호접속하기 위한 접속시트, 및이 접속시트를 사용하는 전극접속구조 및 접속방법
JP3112470B2 (ja) 電気素子の接続構造及び液晶パネル
DE3534502A1 (de) Verfahren zum herstellen einer klebekontaktierung
JP2961825B2 (ja) 液晶装置の製造方法
JP2558825B2 (ja) プローブ装置
Shelton Testing of properties for soldered leadless chip carrier assemblies
KR200277293Y1 (ko) 평판형 니들을 이용한 프루브 카드
KR100471781B1 (ko) 구동집적회로
JPH04171957A (ja) 半導体素子が実装される基板の検査方法、及びその基板を検査する検査治具
WO2002023963A2 (en) Method and apparatus for surface mounting electrical devices
JPH09191029A (ja) チップのリペア方法と回路基板
JPH04171956A (ja) 半導体装置の検査及び製造方法