JPH0345084A - 折れ線信号発生回路 - Google Patents
折れ線信号発生回路Info
- Publication number
- JPH0345084A JPH0345084A JP1181412A JP18141289A JPH0345084A JP H0345084 A JPH0345084 A JP H0345084A JP 1181412 A JP1181412 A JP 1181412A JP 18141289 A JP18141289 A JP 18141289A JP H0345084 A JPH0345084 A JP H0345084A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- base
- differential amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば液晶テレビ受像機のガンマ補正回路
等に用いて好適な折れ線信号発生回路に関する。
等に用いて好適な折れ線信号発生回路に関する。
この発明は、エミッタが抵抗器を介して互いに接続され
、夫々のコレクタにベースが第1の基準電位源に接続さ
れた第1と第2のトランジスタが接続されると共に、一
方のベースが第2の基準電位源に接続され他方のベース
に入力信号が供給される第3と第4のトランジスタから
成る第1の差動増幅器、この第1の差動増幅器の差動出
力が各ベースに供給され、エミッタ同士が共通接続され
た第5と第6のトランジスタから戒る第2の差動増幅器
、第3及び第4のトランジスタのエミッタと第3の基準
電位源の間に設けられた第1の電流源、第5及び第6の
トランジスタのエミッタと基準電位源の間に設けられた
第2の電流源を有する複数個のギルバードアンプと、第
1及び第2の電流源を制御信号により所定比に分割する
第1と第2の差動型回路構成のスイッチとを具備して戒
り、第1及び第2のスイッチにより入力信号に対応して
第2の差動増幅器の出力側から加算された所定の出力特
性と得るようにすることにより、種々の折れ線信号を得
ることができるようにしたものである。
、夫々のコレクタにベースが第1の基準電位源に接続さ
れた第1と第2のトランジスタが接続されると共に、一
方のベースが第2の基準電位源に接続され他方のベース
に入力信号が供給される第3と第4のトランジスタから
成る第1の差動増幅器、この第1の差動増幅器の差動出
力が各ベースに供給され、エミッタ同士が共通接続され
た第5と第6のトランジスタから戒る第2の差動増幅器
、第3及び第4のトランジスタのエミッタと第3の基準
電位源の間に設けられた第1の電流源、第5及び第6の
トランジスタのエミッタと基準電位源の間に設けられた
第2の電流源を有する複数個のギルバードアンプと、第
1及び第2の電流源を制御信号により所定比に分割する
第1と第2の差動型回路構成のスイッチとを具備して戒
り、第1及び第2のスイッチにより入力信号に対応して
第2の差動増幅器の出力側から加算された所定の出力特
性と得るようにすることにより、種々の折れ線信号を得
ることができるようにしたものである。
従来の液晶テレビ′受像機に用いられている液晶パネル
の印加電圧対輝度特性は第10図のように印加電圧が大
きくなるに従って飽和状態となるいわゆる非直線性を有
している。この非直線性を補正するために従来は第11
図に示すようなガンマ補正回路を用いていた。すなわち
、第11図において入力端子(1)より入力電圧Vをロ
グ変換回路(2)に供給してi、og(v)なる出力電
圧を得、これを増幅率Aのアンプ(3)を通してA−4
1! og(v)なる出力電圧を得た後指数関数変換回
路(4)で逆変換してVAなる出力電圧を出力端子(5
)に導出するようにしている。このときの入出力特性を
示すと第12図の如くである。
の印加電圧対輝度特性は第10図のように印加電圧が大
きくなるに従って飽和状態となるいわゆる非直線性を有
している。この非直線性を補正するために従来は第11
図に示すようなガンマ補正回路を用いていた。すなわち
、第11図において入力端子(1)より入力電圧Vをロ
グ変換回路(2)に供給してi、og(v)なる出力電
圧を得、これを増幅率Aのアンプ(3)を通してA−4
1! og(v)なる出力電圧を得た後指数関数変換回
路(4)で逆変換してVAなる出力電圧を出力端子(5
)に導出するようにしている。このときの入出力特性を
示すと第12図の如くである。
なお、1個のトランジスタと、コレクタ・工ξツタ間が
互いに並列接続されたN対のトランジスタを用いて非直
線性の出力を取り出す非直線回路が実開昭59−125
170号公報に記載されている。
互いに並列接続されたN対のトランジスタを用いて非直
線性の出力を取り出す非直線回路が実開昭59−125
170号公報に記載されている。
ところで、第11図の如き従来回路の場合、第12図の
如き入出力特性を有しているので入力電圧が大きくなる
につれて出力電圧が大きくなるもしまいには出力電圧が
飽和してしまう。このような特性のものを液晶パネルの
ガンマ補正回路として使用すると、液晶パネルでは自答
映像の明るい部分が実質的につぶれたような形となりコ
ントラストが減少して画質が劣化する欠点があった。
如き入出力特性を有しているので入力電圧が大きくなる
につれて出力電圧が大きくなるもしまいには出力電圧が
飽和してしまう。このような特性のものを液晶パネルの
ガンマ補正回路として使用すると、液晶パネルでは自答
映像の明るい部分が実質的につぶれたような形となりコ
ントラストが減少して画質が劣化する欠点があった。
この発明は斯る点ハ鑑みてなされたもので、任意の特性
を持つ折れ線信号を発生することができる折れ線信号発
生回路を提供するものである。
を持つ折れ線信号を発生することができる折れ線信号発
生回路を提供するものである。
この発明による折れ線信号発生回路は、エミッタが抵抗
器(213〜23j)を介して互いに接続され、夫々の
コレクタにベースが第1の基準電位源(31゜32)に
接続された第1と第2のトランジスタ(21g〜23g
、21h〜23h)が接続されると共に、一方のベース
が第2の基準電位源(211〜231)に接続され他方
のベースに入力信号が供給される第3と第4のトランジ
スタ(21a〜23a、21b〜23b)から成る第1
の差動増幅器(210〜23C)、この第1の差動増幅
器の差動出力が各ベースに供給され、エミッタ同士が共
通接続された第5と第6のトランジスタ(21d〜23
d、 21e〜23e)から成る第2の差動増幅器(2
11〜23f)、第3及び第4のトランジスタのエミッ
タと第3の基準電位源(アース)の間に設けられた第1
の電流源(21に〜23に、21 f〜231)、第5
及び第6のトランジスタのエミッタと基準電位源(アー
ス)の間に設けられた第2の電流源(210〜230)
を有する複数個のギルバードアンプ(21〜23)と、
第1及び第2の電流源を制御信号により所定比に分割す
る第1と第2の差動型回路構成のスイッチ(25,26
)とを具備して成り、第1及び第2のスイッチにより入
力信号に対応して第2の差動増幅器の出力側から加算さ
れた所定の出力特性と得るよう構成している。
器(213〜23j)を介して互いに接続され、夫々の
コレクタにベースが第1の基準電位源(31゜32)に
接続された第1と第2のトランジスタ(21g〜23g
、21h〜23h)が接続されると共に、一方のベース
が第2の基準電位源(211〜231)に接続され他方
のベースに入力信号が供給される第3と第4のトランジ
スタ(21a〜23a、21b〜23b)から成る第1
の差動増幅器(210〜23C)、この第1の差動増幅
器の差動出力が各ベースに供給され、エミッタ同士が共
通接続された第5と第6のトランジスタ(21d〜23
d、 21e〜23e)から成る第2の差動増幅器(2
11〜23f)、第3及び第4のトランジスタのエミッ
タと第3の基準電位源(アース)の間に設けられた第1
の電流源(21に〜23に、21 f〜231)、第5
及び第6のトランジスタのエミッタと基準電位源(アー
ス)の間に設けられた第2の電流源(210〜230)
を有する複数個のギルバードアンプ(21〜23)と、
第1及び第2の電流源を制御信号により所定比に分割す
る第1と第2の差動型回路構成のスイッチ(25,26
)とを具備して成り、第1及び第2のスイッチにより入
力信号に対応して第2の差動増幅器の出力側から加算さ
れた所定の出力特性と得るよう構成している。
1つのギルバードアンプを第1及び第2の差動増幅器及
び第1及び第2の電流源で構威し、これを複数個設ける
。そして第1及び第2のスイッチに制御信号を与えこれ
により第1及び第2の電流源を流れる電流を所定比に分
割し、終段のギルバードアンプの第2の差動増幅器の出
力側より所定の出力特性すなわち折れ線信号を行なうよ
うにする。
び第1及び第2の電流源で構威し、これを複数個設ける
。そして第1及び第2のスイッチに制御信号を与えこれ
により第1及び第2の電流源を流れる電流を所定比に分
割し、終段のギルバードアンプの第2の差動増幅器の出
力側より所定の出力特性すなわち折れ線信号を行なうよ
うにする。
以下、この発明の一実施例をガンマ補正を行う場合を例
にとり、第1図〜第9図に基づいて詳しく説明する。
にとり、第1図〜第9図に基づいて詳しく説明する。
先ず、この発明の実施例に入る前にこの発明の基本原理
を第4図及び第9図を参照して説明する。
を第4図及び第9図を参照して説明する。
第4図は基本原理の構成を示すもので、同図において、
(10)はR,G、 Bの3原色信号の1つが供給され
る入力端子であって、この入力端子(10)からの原色
信号はペデスタルクランプ回路(11)でクランプ電源
(12)のクランプ電位VCLP(ペデスタルレベル相
当)にクランプされた状態で夫々入出力特性の異なるア
ンプ(13)〜(15)に供給される。
(10)はR,G、 Bの3原色信号の1つが供給され
る入力端子であって、この入力端子(10)からの原色
信号はペデスタルクランプ回路(11)でクランプ電源
(12)のクランプ電位VCLP(ペデスタルレベル相
当)にクランプされた状態で夫々入出力特性の異なるア
ンプ(13)〜(15)に供給される。
アンプ(13)〜(15)としては例えばいわゆるギル
バードアンプが使用され、その人出力特性は夫々第5図
A−Cに示すようなものとされている。
バードアンプが使用され、その人出力特性は夫々第5図
A−Cに示すようなものとされている。
アンプ(13)〜(15)で増幅された信号は加算器(
16)で加算され、第5図りに示すような入出力特性を
もった信号として出力端子(17)に取り出される。
16)で加算され、第5図りに示すような入出力特性を
もった信号として出力端子(17)に取り出される。
第5図りの入出力特性のうち直線A−Bの間にはアンプ
(13)が動作してアンプ(14) 、 (15)は非
動作状態にあり、直線B−Cの間にはアンプ(14)が
動作してアンプ(13) 、 (15)は非動作状態に
あり、直線C−Dの間にはアンプ(15)が動作してア
ンプ(13) 、 (14)は非動作状態にある。
(13)が動作してアンプ(14) 、 (15)は非
動作状態にあり、直線B−Cの間にはアンプ(14)が
動作してアンプ(13) 、 (15)は非動作状態に
あり、直線C−Dの間にはアンプ(15)が動作してア
ンプ(13) 、 (14)は非動作状態にある。
さて、ここでギルバードアンプの一般的回路構成を示す
と第6図の如くである。ここでは代表的にギルバードア
ンプ(13)を示す。
と第6図の如くである。ここでは代表的にギルバードア
ンプ(13)を示す。
ギルバードアンプ(13)は一対のトランジスタ(13
a) 、 (13b)から成るーの差動増幅器(13c
)及び一対のトランジスタ(13d) 、 (13e)
から成る他の差動増幅器(13f)を有し、トランジス
タ(13a) 、 (13b)の各コレクタは夫々トラ
ンジスタ(13g) 、 (13h)のエミッターコレ
クタを介して正の電源端子+Vccに接続されると共に
トランジスタ(13d) 、 (13e)の各ベースに
接°続される。また、トランジスタ(13a)のベース
は入力端子(13g)に接続され、トランジスタ(13
b)のベースは基準電源(13i)に接続される。
a) 、 (13b)から成るーの差動増幅器(13c
)及び一対のトランジスタ(13d) 、 (13e)
から成る他の差動増幅器(13f)を有し、トランジス
タ(13a) 、 (13b)の各コレクタは夫々トラ
ンジスタ(13g) 、 (13h)のエミッターコレ
クタを介して正の電源端子+Vccに接続されると共に
トランジスタ(13d) 、 (13e)の各ベースに
接°続される。また、トランジスタ(13a)のベース
は入力端子(13g)に接続され、トランジスタ(13
b)のベースは基準電源(13i)に接続される。
トランジスタ(13a) 、 (13b)の各エミッタ
は抵抗器(13j)を介して相互接続されると共に夫々
電流源(13h) 、 (13j2 )を介して接地さ
れる。トランジスタ(13d)のコレクタは負荷抵抗器
(13r)を介して正の電源端子+Vccに接続される
と共に出力端子(13s)に接続され、トランジスタ(
13e)のコレクタは正の電源端子+Vccに接続され
る。また、トランジスタ(13d) 、 (13e)の
各エミッタは共通接続された後電流源(13o)を介し
て接地される。
は抵抗器(13j)を介して相互接続されると共に夫々
電流源(13h) 、 (13j2 )を介して接地さ
れる。トランジスタ(13d)のコレクタは負荷抵抗器
(13r)を介して正の電源端子+Vccに接続される
と共に出力端子(13s)に接続され、トランジスタ(
13e)のコレクタは正の電源端子+Vccに接続され
る。また、トランジスタ(13d) 、 (13e)の
各エミッタは共通接続された後電流源(13o)を介し
て接地される。
トランジスタ(13g) 、 (13h)の各ベースは
共通接続され、正の電源端子+Vccとアース間に設け
られたバイアス用抵抗器(13t) 、 (13u)の
接続点に接続される。
共通接続され、正の電源端子+Vccとアース間に設け
られたバイアス用抵抗器(13t) 、 (13u)の
接続点に接続される。
いま、基準電源(13i)の基準電位をVx、抵抗器(
13j)の値をRin、抵抗器(13r)の値をRou
L電流源(13k) 、 (13f )を流れる電流を
I in、電流源(13o)を流れる電流を1outと
すると、入力端子(13q)に印加される入力電圧Vi
nと出力端子(13s)に取り出される出力電圧Vou
tの入出力特性は第7図の如くなる。
13j)の値をRin、抵抗器(13r)の値をRou
L電流源(13k) 、 (13f )を流れる電流を
I in、電流源(13o)を流れる電流を1outと
すると、入力端子(13q)に印加される入力電圧Vi
nと出力端子(13s)に取り出される出力電圧Vou
tの入出力特性は第7図の如くなる。
そこで、3つのキルバートアンプ(13)〜(15)を
用い、夫々の抵抗器(13j)の値Rinは同じ値とし
、負荷抵抗器(13r)を共通にし、そして、vx、
Ixn。
用い、夫々の抵抗器(13j)の値Rinは同じ値とし
、負荷抵抗器(13r)を共通にし、そして、vx、
Ixn。
1outの値を適当な値にすると、夫々3つのギルバー
ドアンプ(13)〜(15)の入出力特性を夫々第8図
A−Cに示すようにすることが出来る。但し、VI+
v、及び■3は夫々Vxに対応したギルバードアンプ(
13) 、 (14)及び(15)の各基準電位であり
、Vl<Vl<V、の関係にある。
ドアンプ(13)〜(15)の入出力特性を夫々第8図
A−Cに示すようにすることが出来る。但し、VI+
v、及び■3は夫々Vxに対応したギルバードアンプ(
13) 、 (14)及び(15)の各基準電位であり
、Vl<Vl<V、の関係にある。
そして最終的な出力特性は3つのアンプの出力を加算し
たものであるから、第9図の如く表わすことができる。
たものであるから、第9図の如く表わすことができる。
そして第4図のペデスタルクランプ回路(11)でクラ
ンプ電圧VCLPを基準電位■1に設定すれば第5図り
に示すような二点折線の入出力特性とすることができる
。
ンプ電圧VCLPを基準電位■1に設定すれば第5図り
に示すような二点折線の入出力特性とすることができる
。
ここで、液晶パネルのインチサイズやメーカにより輝度
特性が異なるため、またセットメーカにより補正量のた
め第5図りの入出力特性のうちA点、D点を固定とし、
B点、0点を可変する必要がある。これを実現するため
に実施した回路例が第1図である。
特性が異なるため、またセットメーカにより補正量のた
め第5図りの入出力特性のうちA点、D点を固定とし、
B点、0点を可変する必要がある。これを実現するため
に実施した回路例が第1図である。
第1図は本実施例の回路構成を示すもので、同図におい
て、(20)は入力信号Vinが供給される入力端子、
(12) 、 (22)及び(23)は夫々第1.第2
及び第3のギルバードアンプ、(24)は出力信号Vo
utが取り出される出力端子、(25)及び(26)は
夫々差動型回路構成の第1及び第2のスイッチ、(27
)。
て、(20)は入力信号Vinが供給される入力端子、
(12) 、 (22)及び(23)は夫々第1.第2
及び第3のギルバードアンプ、(24)は出力信号Vo
utが取り出される出力端子、(25)及び(26)は
夫々差動型回路構成の第1及び第2のスイッチ、(27
)。
(28) 、 (29)及び(30)は夫々制御信号V
C1’rLI+ VC1’L!+V CTL3及びVe
TL4が供給される制御端子である。
C1’rLI+ VC1’L!+V CTL3及びVe
TL4が供給される制御端子である。
第1のギルバードアンプ(21〉は一対のトランジスタ
(21a) 、 (21b)から成る第1の差動増幅器
(21c)及び一対のトランジスタ(21d) 、 (
21e)から成る第2の差動増幅器(21f)を有し、
トランジスタ(21a) 。
(21a) 、 (21b)から成る第1の差動増幅器
(21c)及び一対のトランジスタ(21d) 、 (
21e)から成る第2の差動増幅器(21f)を有し、
トランジスタ(21a) 。
(21b)の各コレクタは夫々トランジスタ(21g)
。
。
(21h)のエミッターコレクタを介して正の電源端子
+Vccに接続されると共にトランジスタ(21d)。
+Vccに接続されると共にトランジスタ(21d)。
(21e)の各ベースに接続される。また、トランジス
タ(21a)のベースは入力端子(20)に接続され、
トランジスタ(21b)のベースは基準電位■1を有す
る基準電源(21i)に接続される。
タ(21a)のベースは入力端子(20)に接続され、
トランジスタ(21b)のベースは基準電位■1を有す
る基準電源(21i)に接続される。
トランジスタ(21a) 、 (21b)の各エミッタ
は抵抗器(21j)を介して相互接続されると共に第1
の電流源を構成するトランジスタ(21k) 、 (2
1℃)のコレクターエミッタを夫々通り、更に夫々抵抗
器(21m) 、 (21n)を介して接地される。
は抵抗器(21j)を介して相互接続されると共に第1
の電流源を構成するトランジスタ(21k) 、 (2
1℃)のコレクターエミッタを夫々通り、更に夫々抵抗
器(21m) 、 (21n)を介して接地される。
トランジスタ(21a)のコレクタは出力端子(24)
に接続され、トランジスタ(21e)のコレクタは正の
電源端子+Vccに接続される。また、トランジスタ(
21d) 、 (21e)の各エミッタは共通接続され
た後第2の電流源を構成するトランジスタ(21o)の
コレクターエミッタを通り、抵抗器(21p)を介して
接地される。
に接続され、トランジスタ(21e)のコレクタは正の
電源端子+Vccに接続される。また、トランジスタ(
21d) 、 (21e)の各エミッタは共通接続され
た後第2の電流源を構成するトランジスタ(21o)の
コレクターエミッタを通り、抵抗器(21p)を介して
接地される。
トランジスタ(21g) 、 (21h)の各ベースは
共通接続され、正の電源端子+Vccとアース間に設け
られたバイアス用抵抗器(31) 、 (32)の接続
点に接続される。
共通接続され、正の電源端子+Vccとアース間に設け
られたバイアス用抵抗器(31) 、 (32)の接続
点に接続される。
第2及び第3のギルバードアンプ(22)及び(23)
も第1のギルバードアンプ(21)と全く同様の回路構
成をしており、従って、ここでは対応する部分の符号に
は同一のサフィックスを付し、その接続構成の説明を省
略する。但し、第2及び第3のギルバードアンプ(22
)及び(23)の基準電源(22i)及び(23i)は
第1のギルバードアンプ(21)の基準電源(21i)
とその基準電位を異にし、夫々V2.V。
も第1のギルバードアンプ(21)と全く同様の回路構
成をしており、従って、ここでは対応する部分の符号に
は同一のサフィックスを付し、その接続構成の説明を省
略する。但し、第2及び第3のギルバードアンプ(22
)及び(23)の基準電源(22i)及び(23i)は
第1のギルバードアンプ(21)の基準電源(21i)
とその基準電位を異にし、夫々V2.V。
なる値をとり、これ等はV、<V2<V、の電位関係に
ある。また、第3のギルバードアンプ(23)の出力側
すなわち出力端子(24)と正の電源端子+Vccの間
には負荷抵抗器(33)が接続されている。
ある。また、第3のギルバードアンプ(23)の出力側
すなわち出力端子(24)と正の電源端子+Vccの間
には負荷抵抗器(33)が接続されている。
第1のスイッチ(25)は定電流源(25a) 、−の
差動増幅器を構成する一対のトランジスタ(25b)
。
差動増幅器を構成する一対のトランジスタ(25b)
。
(25c) 、他の差動増幅器を構成する一対のトラン
ジスタ(25d) 、 (25e)を有し、トランジス
タ(25b)。
ジスタ(25d) 、 (25e)を有し、トランジス
タ(25b)。
(25c)の各エミッタは共通接続された後定電流源(
25a)を介して正の電源端子+Vccに接続され、ト
ランジスタ(25b)のベースは制御端子(27)に接
続され、トランジスタ(25c)のベースは基準電源(
25f)に接続される。
25a)を介して正の電源端子+Vccに接続され、ト
ランジスタ(25b)のベースは制御端子(27)に接
続され、トランジスタ(25c)のベースは基準電源(
25f)に接続される。
トランジスタ(25d) 、 (25e)の各エミッタ
は共通接続された後トランジスタ(25b)のコレクタ
に接続され、トランジスタ(25d)のベースは制御端
子(29)に接続され、トランジスタ(25e)のベー
スは基準電源(25g)に接続される。
は共通接続された後トランジスタ(25b)のコレクタ
に接続され、トランジスタ(25d)のベースは制御端
子(29)に接続され、トランジスタ(25e)のベー
スは基準電源(25g)に接続される。
トランジスタ(25d)のコレクタはダイオード接続構
成のトランジスタ(25h)のコレクターエミッタを通
り、抵抗器(25i)を介して接地され、トランジスタ
(25h)のコレクタ(及びベース)は第1のギルバー
ドアンプ(21)の第1の電流源であるトランジスタ(
21k) 、 (21f )の各ベースに接続される。
成のトランジスタ(25h)のコレクターエミッタを通
り、抵抗器(25i)を介して接地され、トランジスタ
(25h)のコレクタ(及びベース)は第1のギルバー
ドアンプ(21)の第1の電流源であるトランジスタ(
21k) 、 (21f )の各ベースに接続される。
トランジスタ(25e)のコレクタはダイオード接続構
成のトランジスタ(25j)のコレクターエミッタを通
り、抵抗器(25k)を介して接地され、トランジスタ
(25j )のコレクタ(及びベース)は第2のギルバ
ードアンプ(22)の第1の電流源であるトランジスタ
(22k) 、 (22f )の各ベースに接続される
。トランジスタ(25c)のコレクタはダイオード接続
構成のトランジスタ(25f ) のコレクターエミ
ッタを通り、抵抗器(25m)を介して接地され、トラ
ンジスタ(25ffi )のコレクタ(及びベース)は
第3のギルバードアンプ(23)の第1の電流源である
トランジスタ(23k) 、 (23ffi )の各ベ
ースに接続される。
成のトランジスタ(25j)のコレクターエミッタを通
り、抵抗器(25k)を介して接地され、トランジスタ
(25j )のコレクタ(及びベース)は第2のギルバ
ードアンプ(22)の第1の電流源であるトランジスタ
(22k) 、 (22f )の各ベースに接続される
。トランジスタ(25c)のコレクタはダイオード接続
構成のトランジスタ(25f ) のコレクターエミ
ッタを通り、抵抗器(25m)を介して接地され、トラ
ンジスタ(25ffi )のコレクタ(及びベース)は
第3のギルバードアンプ(23)の第1の電流源である
トランジスタ(23k) 、 (23ffi )の各ベ
ースに接続される。
第2のスイッチ(26)も第1のスイッチ(25)と全
く同様の回路構成をしており、従ってここでは対応する
部分の符号には同一のサフィックスを付し、その接続構
成の説明を省略する。但し、第2のスイッチのトランジ
スタ(26b)のベースは制御端子(28)に接続され
、トランジスタ(26d)のベースは制御端子(30)
に接続されている。また、トランジスタ(26h)のコ
レクタ(及びベース)は第1のギルバードアンプ(21
)の第2の電流源であるトランジスタ(21o)のベー
スに接続され、トランジスタ(26j)のコレクタ(及
びベース)は第2のギルバードアンプ(22)の第2の
電流源であるトランジスタ(22o)のベースに接続さ
れ、トランジスタ(26f )のコレクタ(及びベース
)は第3のギルバードアンプ(23)の第2の電流源で
あるトランジスタ(23a)のベースに接続されている
。
く同様の回路構成をしており、従ってここでは対応する
部分の符号には同一のサフィックスを付し、その接続構
成の説明を省略する。但し、第2のスイッチのトランジ
スタ(26b)のベースは制御端子(28)に接続され
、トランジスタ(26d)のベースは制御端子(30)
に接続されている。また、トランジスタ(26h)のコ
レクタ(及びベース)は第1のギルバードアンプ(21
)の第2の電流源であるトランジスタ(21o)のベー
スに接続され、トランジスタ(26j)のコレクタ(及
びベース)は第2のギルバードアンプ(22)の第2の
電流源であるトランジスタ(22o)のベースに接続さ
れ、トランジスタ(26f )のコレクタ(及びベース
)は第3のギルバードアンプ(23)の第2の電流源で
あるトランジスタ(23a)のベースに接続されている
。
ここで、定電流源(25a)を流れる電流をI in+
トランジスタ(25h) 、 (25j )及び(25
ffi )を夫々流れる電流をIin、 、 l1n
z及びl inkとすると、1 inz I in++
I in、+ I 1ns=一定の関係にある。また、
定電流源(26a)を流れる電流をIout。
トランジスタ(25h) 、 (25j )及び(25
ffi )を夫々流れる電流をIin、 、 l1n
z及びl inkとすると、1 inz I in++
I in、+ I 1ns=一定の関係にある。また、
定電流源(26a)を流れる電流をIout。
トランジスタ(26h) 、 (26j)及び(261
,)を夫々流れる電流をIout、、 Iout2及
びIout3とすると、Iout= Iout、+ I
out、+ Iout、=一定の関係にある。つまり、
夫々のギルバードアンプ(21)、 (22)及び(2
3)に必要な電流源I tn、= I in3. I
out、〜I out3は電流源1 in、 I o
utを分割して作られている。なお、本実施例では図示
せずもギルバードアンプ(21)の前段には第4図の如
きペデスタルクランプ回路があるものとする。
,)を夫々流れる電流をIout、、 Iout2及
びIout3とすると、Iout= Iout、+ I
out、+ Iout、=一定の関係にある。つまり、
夫々のギルバードアンプ(21)、 (22)及び(2
3)に必要な電流源I tn、= I in3. I
out、〜I out3は電流源1 in、 I o
utを分割して作られている。なお、本実施例では図示
せずもギルバードアンプ(21)の前段には第4図の如
きペデスタルクランプ回路があるものとする。
第2図は本実施例の回路で得られた入出力特性を示すも
ので、その導出の仕方は第6図〜第9図で説明したのと
同様であるのでその説明を省略する。
ので、その導出の仕方は第6図〜第9図で説明したのと
同様であるのでその説明を省略する。
さて、本実施例では第2図のB点、0点の位置を任意に
変化させて折れ線特性を得ることができるわけであるが
、その変化の仕方を第3図を参照し乍ら説明する。
変化させて折れ線特性を得ることができるわけであるが
、その変化の仕方を第3図を参照し乍ら説明する。
いま、第1図の回路の入出力特性が第3図Aに示すよう
なものとする。この状態で第1のスイッチ(25)のト
ランジスタ(25b)のベースに印加される制御端子(
27)からの制御電圧VCT□を下げると、トランジス
タ(25b)を流れる電流が増加し、トランジスタ(2
5c)を流れる電流が減少する。この結果トランジスタ
(25h) 、 (25j)を流れる電流11n++1
inzが増大しく但し両者の混合比は一定)、トラン
ジスタ(251)を流れる電流I inzは減少する。
なものとする。この状態で第1のスイッチ(25)のト
ランジスタ(25b)のベースに印加される制御端子(
27)からの制御電圧VCT□を下げると、トランジス
タ(25b)を流れる電流が増加し、トランジスタ(2
5c)を流れる電流が減少する。この結果トランジスタ
(25h) 、 (25j)を流れる電流11n++1
inzが増大しく但し両者の混合比は一定)、トラン
ジスタ(251)を流れる電流I inzは減少する。
これにより入出力特性は第3図Bの如く変化し、B点、
0点は共にX軸上を右方向にずれる。
0点は共にX軸上を右方向にずれる。
次に第2のスイッチ(26)のトランジスタ(26b)
のベースに印加される制御端子(28)からの制御電圧
V CTL2を下げると、トランジスタ(26b)を流
れる電流が増加し、トランジスタ(26c)を流れる電
流が減少する。この結果トランジスタ(26h) 、
(26j )を流れる電流I out、、 I ou
t、が増大しく但し両者の混合比一定)、トランジスタ
(26N )を流れる電流1out3は減少する。これ
により人出力特性は第3図Cの如く変化し、B点、0点
は共にY軸上を上方向にずれる。
のベースに印加される制御端子(28)からの制御電圧
V CTL2を下げると、トランジスタ(26b)を流
れる電流が増加し、トランジスタ(26c)を流れる電
流が減少する。この結果トランジスタ(26h) 、
(26j )を流れる電流I out、、 I ou
t、が増大しく但し両者の混合比一定)、トランジスタ
(26N )を流れる電流1out3は減少する。これ
により人出力特性は第3図Cの如く変化し、B点、0点
は共にY軸上を上方向にずれる。
次に第1のスイッチ(25)のトランジスタ(25d)
のベースに印加される制御端子(29)からの制御電圧
V CTL3を下げるとトランジスタ(25d)を流れ
る電流が増加し、トランジスタ(25e)を流れる電流
が減少する。この結果トランジスタ(25h)を流れる
電流1 in、が増大し、トランジスタ(25Dを流れ
る電流1 inzは減少する。これにより入出力特性は
第3図りの如く変化し、B点はX軸上を右方向にずれ、
B点のX座標が決まる。このとき電流r in3は無関
係であるから0点のX軸方向の位置は制御電圧VCTL
Iを下げた時点で動いた位置のままである。つまり、こ
の時点で0点のX座標が決定されている。
のベースに印加される制御端子(29)からの制御電圧
V CTL3を下げるとトランジスタ(25d)を流れ
る電流が増加し、トランジスタ(25e)を流れる電流
が減少する。この結果トランジスタ(25h)を流れる
電流1 in、が増大し、トランジスタ(25Dを流れ
る電流1 inzは減少する。これにより入出力特性は
第3図りの如く変化し、B点はX軸上を右方向にずれ、
B点のX座標が決まる。このとき電流r in3は無関
係であるから0点のX軸方向の位置は制御電圧VCTL
Iを下げた時点で動いた位置のままである。つまり、こ
の時点で0点のX座標が決定されている。
次に第2のスイッチ(26)のトランジスタ(26d)
のベースに印加される制御端子(30)からの制御電圧
V CTL4を下げるとトランジスタ(26d)を流れ
る電流が増加し、トランジスタ(26e)を流れる電流
が減少する。この結果トランジスタ(26h)を流れる
I out、が増大し、トランジスタ(26j)を流れ
る電流1ou5は減少する。これにより入出力特性は第
3図Eの如く変化し、B点はY軸上を上方向にずれ、B
点のY座標が決まる。つまりB点の位置(XY座標)が
決定される。このとき電流rout。
のベースに印加される制御端子(30)からの制御電圧
V CTL4を下げるとトランジスタ(26d)を流れ
る電流が増加し、トランジスタ(26e)を流れる電流
が減少する。この結果トランジスタ(26h)を流れる
I out、が増大し、トランジスタ(26j)を流れ
る電流1ou5は減少する。これにより入出力特性は第
3図Eの如く変化し、B点はY軸上を上方向にずれ、B
点のY座標が決まる。つまりB点の位置(XY座標)が
決定される。このとき電流rout。
は無関係であるからC点のY軸方向の位置は制御電圧■
6.2を下げた時点で動いた位置のままである。つまり
この時点C点のY座標すなわち位置(XY座標)が決定
されている。
6.2を下げた時点で動いた位置のままである。つまり
この時点C点のY座標すなわち位置(XY座標)が決定
されている。
斯くしてB点、C点のみを動かして第3図Aの如き入出
力特性から第3図Eの如き入出力特性に変更でき、所望
の折れ線特性を得ることができる。
力特性から第3図Eの如き入出力特性に変更でき、所望
の折れ線特性を得ることができる。
そして、明るい絵柄(部分)でもコントラストを向上さ
せるような特性を有しているため、例えば液晶テレビ受
像機においては良好な画質(コントラスト)が得られる
。
せるような特性を有しているため、例えば液晶テレビ受
像機においては良好な画質(コントラスト)が得られる
。
なお、これは−例であって、制御端子(28)〜(30
)に印加される制御電圧Vl:’rLI”’VCTL4
を任意に可変することにより、任意の折れ線特性を得る
ことができることは勿論である。
)に印加される制御電圧Vl:’rLI”’VCTL4
を任意に可変することにより、任意の折れ線特性を得る
ことができることは勿論である。
上述の如くこの発明によれば、複数のギルバードアンプ
と、これ等のギルトートアンプの電流源を制御信号によ
り所定比に分割する第1及び第2のスイッチを備え、第
1及び第2のスイッチにより入力信号に対応して終段の
ホキバートアンプの出力側から所定の出力特性を得るよ
うにしたので、種々の折れ線信号を得ることができる。
と、これ等のギルトートアンプの電流源を制御信号によ
り所定比に分割する第1及び第2のスイッチを備え、第
1及び第2のスイッチにより入力信号に対応して終段の
ホキバートアンプの出力側から所定の出力特性を得るよ
うにしたので、種々の折れ線信号を得ることができる。
第1図はこの発明の一実施例を示す回路構成図、第2図
及び第3図は第1図の動作説明に供するための図、第4
図〜第9図はこの発明の基本原理を説明するための図、
第10図〜第12図は従来例の説明に供するための図で
ある。 121) 、 (22) 、 (23)はギルバードア
ンプ、(25) 、 (26)はスイッチ、(21c)
、 (22c) 、 (23c)は第1の差動増幅器
、(21f) 、 (22f) 、 (23f)は第2
の差動増幅器、(21k) 、 (21f ) 、 (
22k) 、 (22℃)、 (23k) 、 (23
f ) は第1の電流源、(21o) 、 (22o
) 、 (23o)は第2の電流源である。
及び第3図は第1図の動作説明に供するための図、第4
図〜第9図はこの発明の基本原理を説明するための図、
第10図〜第12図は従来例の説明に供するための図で
ある。 121) 、 (22) 、 (23)はギルバードア
ンプ、(25) 、 (26)はスイッチ、(21c)
、 (22c) 、 (23c)は第1の差動増幅器
、(21f) 、 (22f) 、 (23f)は第2
の差動増幅器、(21k) 、 (21f ) 、 (
22k) 、 (22℃)、 (23k) 、 (23
f ) は第1の電流源、(21o) 、 (22o
) 、 (23o)は第2の電流源である。
Claims (1)
- 【特許請求の範囲】 エミッタが抵抗器を介して互いに接続され、夫々のコレ
クタにベースが第1の基準電位源に接続された第1と第
2のトランジスタが接続されると共に、一方のベースが
第2の基準電位源に接続され他方のベースに入力信号が
供給される第3と第4のトランジスタから成る第1の差
動増幅器、該第1の差動増幅器の差動出力が各ベースに
供給され、エミッタ同士が共通接続された第5と第6の
トランジスタから成る第2の差動増幅器、上記第3及び
第4のトランジスタのエミッタと第3の基準電位源の間
に設けられた第1の電流源、上記第5及び第6のトラン
ジスタのエミッタと上記基準電位源の間に設けられた第
2の電流源を有する複数個のギルバードアンプと、 上記第1及び第2の電流源を制御信号により所定比に分
割する第1と第2の差動型回路構成のスイッチと を具備して成り、上記第1及び第2のスイッチにより入
力信号に対応して上記第2の差動増幅器の出力側から加
算された所定の出力特性を得るようにしたことを特徴と
する折れ線信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181412A JP2784803B2 (ja) | 1989-07-13 | 1989-07-13 | 折れ線信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181412A JP2784803B2 (ja) | 1989-07-13 | 1989-07-13 | 折れ線信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0345084A true JPH0345084A (ja) | 1991-02-26 |
| JP2784803B2 JP2784803B2 (ja) | 1998-08-06 |
Family
ID=16100314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1181412A Expired - Fee Related JP2784803B2 (ja) | 1989-07-13 | 1989-07-13 | 折れ線信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2784803B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04351071A (ja) * | 1991-05-28 | 1992-12-04 | Sharp Corp | 液晶表示装置用ガンマ補正回路 |
| JPH0537822A (ja) * | 1991-07-26 | 1993-02-12 | Sharp Corp | ガンマ補正回路 |
| US6346857B1 (en) | 1999-04-23 | 2002-02-12 | Nec Corporation | Gamma conversion circuit changeable gain rate and amplifing capable range thereof |
| JP2005173555A (ja) * | 2003-11-21 | 2005-06-30 | Olympus Corp | 光検出回路および該光検出回路を備えたレーザ顕微鏡 |
-
1989
- 1989-07-13 JP JP1181412A patent/JP2784803B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04351071A (ja) * | 1991-05-28 | 1992-12-04 | Sharp Corp | 液晶表示装置用ガンマ補正回路 |
| JPH0537822A (ja) * | 1991-07-26 | 1993-02-12 | Sharp Corp | ガンマ補正回路 |
| US6346857B1 (en) | 1999-04-23 | 2002-02-12 | Nec Corporation | Gamma conversion circuit changeable gain rate and amplifing capable range thereof |
| JP2005173555A (ja) * | 2003-11-21 | 2005-06-30 | Olympus Corp | 光検出回路および該光検出回路を備えたレーザ顕微鏡 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2784803B2 (ja) | 1998-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0621756A (ja) | 相互コンダクタ段の相互コンダクタンスの温度および製造工程変数抑制回路 | |
| JPH0345084A (ja) | 折れ線信号発生回路 | |
| WO2005055417A1 (en) | Operational amplifier with output voltage correction and corresponding method | |
| KR930003009Y1 (ko) | 귀환영 엠파시스 회로 | |
| JP3793635B2 (ja) | ビデオプリアンプおよびカットオフ制御回路 | |
| JPS6146566A (ja) | 絶対値回路 | |
| US5299008A (en) | Video tone correction control circuit | |
| JPH0522633A (ja) | 画質調整回路 | |
| JP2880717B2 (ja) | 利得制御回路 | |
| JPH02311889A (ja) | 高安定垂直偏向回路 | |
| JP3557811B2 (ja) | 信号切り替え回路 | |
| JPH0457179A (ja) | 演算回路 | |
| JPS6327463Y2 (ja) | ||
| JPH06118895A (ja) | 表示装置の映像信号処理回路及びそれを用いた液晶表示装置 | |
| JPH06208424A (ja) | 関数発生回路 | |
| US7286183B2 (en) | Device for generating a video image sharpness improvement signal | |
| JPS62245810A (ja) | 直流レベル安定化回路 | |
| JP2890786B2 (ja) | 映像混合増幅器 | |
| JP2940046B2 (ja) | 振幅検波回路 | |
| JPH0530326B2 (ja) | ||
| JP3244346B2 (ja) | スイッチ回路 | |
| JPH04354408A (ja) | 電流極性変換回路 | |
| JPS6410155B2 (ja) | ||
| US20020050858A1 (en) | Preamplifier circuit | |
| JPS63122308A (ja) | 移相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090529 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |