JPH0344694A

JPH0344694A - 多値画像データ表示方式

Info

Publication number: JPH0344694A
Application number: JP1179531A
Authority: JP
Inventors: Hirokazu Imazeki; 今関　浩和
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-07-12
Filing date: 1989-07-12
Publication date: 1991-02-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕パーソナルコンピュータ等において、画素単位の多値画
像データを表示用メモリに書き込んで画像表示を行うよ
うにした多値画像データ表示方式に関し、表示に要する時間の短縮と画面を見易くすることを目的
とし、表示画素に対応した多値画像データを入力して表示を行
う多値画像データ表示方式において、各表示画素に対応
した画像データのビット列を並行して出力するデータ入
力手段と、ビット列の各ビットに対応し、この各ビット
データを格納する複数の表示用メモリと、データ入力手
段から出力されたビット列に基づいて、最初に一方の論
理を有するビットデータを複数の表示用メモリの全てに
対して送出すると共に、このビットデータの取り込みを
指示するセレクト信号を該当する表示用メモリに送出し
、次に他方の論理を有するビットデータを複数の表示用
メモリの全てに対して送出すると共に、このビットデー
タの取り込みを指示するセレクト信号を該当する表示用
メモリに送出する表示制御手段と、複数の表示用メモリ
の格納データに基づいて画面の表示を行う表示手段とを
備えるように構成する。

〔産業上の利用分野〕

本発明は、パーソナルコンピュータ等において、画素単
位の多値画像データを表示用メモリに書き込んで画像表
示を行うようにした多値画像データ表示方式に関するも
のである。

〔従来の技術〕

通常、パーソナルコンピュータ等における表示装置は、
各画素単位で色あるいは濃淡等の画像データを指定でき
る所謂ビットマツプデイスプレィが使用されている。

従来、このような表示装置においてＲＧＢ等からなる多
値画像データを表示する場合、各画素のＲＧＢデータに
対応した複数枚の表示用メモリを用意しておいて、それ
ぞれの表示用メモリに対して独立に画像データの各ビッ
トを転送していた。

このため、１枚の画面を表示する場合、各画素を槽底す
るビット数と同じ回数分のデータ転送を行っていた。

例えば、Ｒ，Ｇ、Ｂのそれぞれのビット長をｎとすると
ＲＧＢデータは３ｎビツトのデータであり、３ｎ枚の表
示用メモリが必要になる。これら３ｎ枚の表示用メモリ
へ順次画像データを転送するため、１枚の画像を表示す
る場合、各画素を槽底するビット数分すなわち３ｎ回の
データ転送を行っていた。

〔発明が解決しようとする課題〕

ところで、上述した従来方式にあっては、各画素に対応
した表示データのビット長が長くなると（例えば、表示
色の種類あるいは濃淡の階調を増やすような場合）、ビ
ット長に対応して１画面の表示に要する時間が遅くなる
という問題点があった。画素に対応した表示データのビ
ット長が３ｎの場合のデータ転送回数が３ｎであるので
、ビット長の増分に比例して表示時間がかかることにな
る。

また、Ｒ，Ｇ、Ｂの各データを順番に転送する場合には
、画面が見にくいという問題点があった。

例えば、Ｒに対応したｎビットの表示データを転送した
後、Ｇに対応したｎビットの表示データを転送し、最後
にＢに対応したｎビットの表示データを転送するような
場合は、最初にＲ色素（赤）が強調され、次にこのＲ色
素にＧ色素（緑）が混ざって、最後にＢ色素（青）が混
ざって正常な色が台底されることになるため、画面の見
え方が不自然になる。

本発明は、このような点にかんがみて創作されたもので
あり、表示に要する時間を短縮すると共に、画面を見易
くした多値画像データ表示方式を提供することを目的と
している。

〔課題を解決するための手段〕

第１図は、本発明の多値画像データ表示方式の原理ブロ
ック図である。

図において、データ入力手段１１１は、各表示画素に対
応した画像データのビット列を並行して出力する。

複数の表示用メモリ１２１のそれぞれは、ビット列の各
ビットに対応し、この各ビットデータを格納する。

表示制御手段１３１は、データ入力手段１１１から出力
された前記ビット列に基づいて、最初に一方の論理を有
するビットデータを複数の表示用メモリ１２１の全てに
対して送出すると共に、このビットデータの取り込みを
指示するセレクト信号を該当する表示用メモリ１２１に
送出し、次に他方の論理を有するビットデータを複数の
表示用メモリ１２１の全てに対して送出すると共に、こ
のビットデータの取り込みを指示するセレクト信号を該
当する表示用メモリ１２１に送出する。

表示手段１４１は、複数の表示用メモリ１２１の格納デ
ータに基づいて画面の表示を行う。

全体として、各表示画素に対応した多値画像データをデ
ータ入力手段１１１によって入力して表示手段１４１に
よって表示を行うように構成されている。

〔作　用〕

データ入力手段１１１は、各表示画素に対応し画像デー
タのビット列を表示制御手段１３１に入力する。

このビット列が入力された表示制御手段１３１は、先ず
、一方の論理を有するビットデータ例えばビットデータ
“１゛を全ての表示用メモリ１２に送出する。また、こ
の送出動作に並行して、ビットデータ“ｌ“を格納する
表示用メモリ１２１に対しては、ビットデータの取り込
みを指示するセレクト信号を供給する。セレクト信号を
受は取った表示用メモリ１２１のみにビットデーダ“Ｉ
　ＩＩが格納される。

次に、表示制御手段１３１は、他方の論理を有するビッ
トデータ例えばビットデータ゛°０′°を全ての表示用
メモリ１２１に送出する。また、この送出動作に並行し
て、ビットデーダ“Ｏｏ”を格納する表示用メモリ１２
１に対しては、ビットデータの取り込みを指示するセレ
クト信号を供給する。

セレクト信号を受は取った表示用メモリ１２１のみにビ
ットデータＭＯ″が格納される。

表示手段１４１は、各表示用メモリ１２１の格納データ
に基づいて画面の表示を行う。

本発明にあっては、各表示画素毎に２回のビットデータ
書き込みを行うことで各表示用メモリ１２１に対する画
像データの書き込みが行われる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の多値画像データ表示方式を適用した
一実施例における表示装置の構成を示す。

第２図において、２１１は画像データ格納用メモリを、
２２１はデータ入力回路を、２３１は表示制御回路を、
２４１，２４３，２４５は表示用メモリを、２５１はＣ
ＲＴ　（陰極線管）ドライバを、２６１はＣＲＴをそれ
ぞれ示している。

画像データ格納用メモリ２１１は、表示を行う元の画像
データ（各画素の色データあるいは濃淡データ）を格納
するためのものである。例えばこの画像データとしては
、Ｒ，Ｇ、Ｂのそれぞれが１ビツトで構成される３ビツ
トのＲＧＢデータを考えるものとし、Ｒ，Ｇ、Ｂのそれ
ぞれに対応したＲ領域２１３．Ｇ領域２１５．Ｂ領域２
１７が画像データ格納用メモリ２１１内に含まれている
。

データ入力回路２２１は、画像データ格納用メモリ２１
１内のＲ領域２１３．Ｇ領域２１５．Ｂ領域２１７のそ
れぞれに格納されているＲＧＢデータを所定形式の表示
データに変換する。

第３図に、データ入力回路２２１の詳細構成を示す。図
において、３１１，３１３，３１５は８ビツトのシフト
レジスタを示している。

シフトレジスタ３１１は、画像データ格納用メモリ２１
１内のＲｍｌ域２１３から読み出した８ビツトのパラレ
ルデータ（８画素分のデータ）を取り込んで、画素毎の
ビットデータを順次出力する。

同様に、シフトレジスタ３１３は、画像データ格納用メ
モリ２１１内のＧｆｉ、Ｉｌ域２１５から読み出した８
ビツトのパラレルデータを取り込んで、画素毎のビット
データを順次出力する。シフトレジスタ３１５は、画像
データ格納用メモリ２１１内の８６１域２１７から読み
出した８ビツトのパラレルデータを取り込んで、画素毎
とのビットデータを順次出力する。

各シフトレジスタにおけるデータの取り込み及び出力は
同期して行われており、従ってシフトレジスタ３１１〜
３１５からは各画素毎に対応した３ビツトのＲＧＢデー
タが出力される。

また、表示制御回路２３１は、データ入力回路２２１か
ら出力された表示データ（３ビツトのＲＧＢデータ）を
、Ｒ用の表示用メモリ２４１．Ｇ用の表示用メモリ２４
３．Ｂ用の表示用メモリ２４５のそれぞれに書き込む制
御（描画する制御）を行う。

表示制御回路２３１は、１ビツトのデータ線及びｍビッ
トのアドレス線を介して、３つの表示用メモリ２４１，
２４３，２４５に接続されている。

また、各表示用メモリには必要に応じてセレクト信号（
第２図において点線ｒ　、−、、で表示）が供給され、
論理“ｌ″°のセレクト信号が入力された表示用メモリ
におけるデータの書き込みが有効になる。

例えばある画素に着目した場合、先ず、表示制御回路２
３１は、対応するアドレスデータを出力してこの画素位
置を指定し、データ線にビットデーラダ“１゛を出力す
る。このとき、書き込むデータが“１”である表示用メ
モリにセレクト信号゛。

ｌ”を送り、このセレクト信号を受は取った表示用メモ
リのみにビットデータ“１゛を書き込む。

次に、表示制御回路２３１は、同一画素を指定しく同一
のアドレスデータを出力し）、データ線にビットデータ
゛０”″を出力する。このとき、書き込むデータが“０
°°である表示用メモリすなわち上述した書き込み動作
でビットデータ“ｌ”を書き込んだ表示用メモリを除く
表示用メモリにセレクト信号“ｌ　１１を送り、このセ
レクト信号を受は取った表示用メモリのみにビットデー
タ“０°。

を書き込む。

このようにして、２回の書き込み動作によって１画素に
対応したＲＧＢデータの書き込みが終了する。

第４図に、表示制御回路２３１の詳細構成を示す。図に
おいて、４１１はアドレス、データ発生部を、４２１は
セレクト信号出力部をそれぞれ示している。

アドレス、データ発生部４１１は、データ入力回路２２
１からＲＧＢデータが入力されたときに。

アドレス線にアドレスデータを２回送出する。また、こ
のアドレスデータの送出に並行して、最初にデータ“１
゛を、次にデータ“０゛″をデータ線に送出する。

セレクト信号出力部４２１は、上述したアドレス、デー
タ発生部４１１の動作に同期してセレクト信号を出力す
る。アドレス、データ発生部４１１からデータ“ｌ”を
出力した場合には、データ入力回路２２１から入力され
たＲＧＢデータそのものをセレクト信号として、表示用
メモリ２４１〜２４５のそれぞれに送る。また、データ
発生部４１１からデータ“Ｏ１１を出力した場合には、
データ入力回路２２１から入力されたＲＧＢデータを反
転した論理のセレクト信号を、対応する表示用メモリ２
４１〜２４５のそれぞれに送る。

表示用メモリ２４１〜２４５では、セレクト信号の論理
が゛１パである場合に、データ線を介して入力されるデ
ータ（“Ｏ”あるいは°“１″゛）を、アドレス線を介
してアドレス指定された位置に格納する。

ＣＲＴドライバ２５１は、このようにして各表示用メモ
リ２４１〜２４５に格納された各画素対応のＲＧＢデー
タを画素単位で順次読み出して、ＣＲＴ２６１の該当画
素を所定の色に点灯させるものである。実際には輝度制
御、偏向制御等の回路を含んでおり、走査によってＣＲ
Ｔ２６１の画面全体の表示を行っている。

第５図に、本発明の多値画像データ表示方式を適用した
実施例の動作要領を示す。

画像データ格納用メモリ２１１内のＲ領域２１３には、
表示画面の各画素に対応した１ビツトのＲデータが、各
画素の表示位置（Ｘ、Ｙ座標）に対応して格納しである
。例えば、表示画面の最上位ラインの各画素に対応して
、データ“１０１０・・・”が格納しである。

同様に、Ｇ領域２１５には、表示画面の各画素に対応し
たｌビットのＧデータ（最上位ラインの左端から順に０
１０１・・・″とする）が格納しである。ＢｊＩ域２１
７には、表示画面の各画素に対応した１ビツトのＢデー
タ（最上位ラインの左端から順に’１１００・・・”と
する）が格納しである。

データ入力回路２２１は、Ｒ領域２１３．Ｇ領域２１５
．Ｂｊｌ域２１７のそれぞれの格納データをバイト単位
で読み出して、画素単位の３ビツトのＲＧＢデータを出
力する。表示画面の最上位ラインの左端から順にバイト
単位のデータを読み出すものとすると、データ入力回路
２２１は、先ず先頭画素に対応したＲＧＢデータ“１０
１”を出力し、続いて“’０１１”、　　“１００　”
　、　　“０１０”を出力する。

表示制御回路２３１は、順次入力されるＲＧＢデータに
基づいて、表示用メモリ２４１〜２４３に対して２回の
データ書き込みを行う。

ＲＧＢデータ“１０１°°が入力されると、先ずデータ
線にビットデーラダ“１°′を送出すると共に、Ｒ及び
Ｂ用の表示用メモリ２４１．２４５のそれぞれに供給す
るセレクト信号の論理を“°ｌ°°にする。論理が“１
′°のセレクト信号を受は取った表示用メモリ２４１，
２４５は、アドレス指定された格納場所にビットデータ
“Ｉ　ＩＩを格納する。このとき、Ｇ用の表示用メモリ
２４３に供給されるセレクト信号の論理は“０“である
ので、データ線を介したビットデータ゛°ｌ″の書き込
みは行われない。

次に、表示制御回路２３１は、データ線にビットデータ
“Ｏ１１を送出すると共に、Ｇ用の表示用メモリ２４３
に供給するセレクト信号の論理を“Ｉ　１１にする。こ
のセレクト信号を受は取った表示用メモリ２４３は、ア
ドレス指定された格納場所にビットデータ“Ｏｏ”を格
納する。

同様にして、順次入力されるＲＧＢデータ“Ｏｌｌ”１
００”、　　“０１０”、・・・のそれぞれに基づいて
、ビットデータ“ｌ”あるいはビットデータ“０″の書
き込みを行う。

このように、表示制御回路２３１によってビットデータ
″ｌ”及び“０°゛の２回の書き込みを行って、１画素
に対応した各表示用メモリ２４１〜２４５への描画を行
うことにより、高速に多値画像データを描画することが
できる。

また、Ｒ，Ｇ、Ｂのそれぞれを独立に描画する場合に比
べて、Ｒ，Ｇ、Ｂ同時に描画しているため表示が自然に
なり、画面が見易くなる。

なお、実施例では３ビツトのＲＧＢデータについて考え
たが、１画素に対応したＲ、Ｇ、Ｂのそれぞれが複数ビ
ット（例えば８ビツト）の場合には、Ｒ，Ｇ、Ｂそれぞ
れに対応した表示用メモリをビット数分備えて、各表示
用メモリに対して並行して上述した２回の書き込み動作
を行えばよい。

特に、１画素に対応した表示データのビット長が長くな
ればなるほど、表示の高速化及び画面の見易さの効果は
大きくなる。

また、実施例では１画素にＲＧＢデータを対応させたが
、白黒の濃淡を表すデータであっても本発明を適用する
ことができる。この場合には、濃淡データのビット数に
対応した表示用メモリを備えるようにする。

更に、実施例ではＣＲＴ２６１に画面を表示するように
したが、画素単位で表示を行えるものであれば他の表示
方法（例えば液晶表示板等を利用）であってもよい。

〔発明の効果］上述したように、本発明によれば、各表示画素毎に２回
のビットデータ書き込みを行って各表示用メモリに対す
る画像データの書き込みを行うことにより、画面の表示
に要する時間を短縮することができる。

また、各表示画素のビット列を並行して書き込むことに
より、例えば特定の色が強調されることがなくなり、画
面が見易くなる。

【図面の簡単な説明】

第１図は本発明の多値画像データ表示方式の原理ブロッ
ク図、第２図は本発明の多値画像データ表示方式を適用した一
実施例の表示装置の構成図、第３図は一実施例のデータ入力回路の構成図、第４図は
一実施例の表示制御回路の構成図、第５図は一実施例の
動作説明図である。図において、１１２３４１１１１２３４４６１１２１はデータ入力手段、１は表示用メモリ、ｌは表示制御手段、１は表示手段、１は画像データ格納用メモリ、３はＲ領域、５はＧＴｉＩ域、７はＢ領域、１はデータ入力回路、１は表示制御回路、１．２４３，２４５は表示用メモリ、ｌはＣＲＴドライバ、１はＣＲＴ。１．３１３，３１５はシフトレジスタ、ｌはアドレス、
データ発生部、１はセレクト信号出力部である。

Claims

【特許請求の範囲】

（１）表示画素に対応した多値画像データを入力して表
示を行う多値画像データ表示方式において、各表示画素
に対応した画像データのビット列を並行して出力するデ
ータ入力手段（１１１）と、前記ビット列の各ビットに
対応し、この各ビットデータを格納する複数の表示用メ
モリ（１２１）と、前記データ入力手段（１１１）から出力された前記ビッ
ト列に基づいて、最初に一方の論理を有するビットデー
タを前記複数の表示用メモリ　（１２１）の全てに対し
て送出すると共に、このビットデータの取り込みを指示
するセレクト信号を該当する表示用メモリ（１２１）に
送出し、次に他方の論理を有するビットデータを前記複
数の表示用メモリ（１２１）の全てに対して送出すると
共に、このビットデータの取り込みを指示するセレクト
信号を該当する表示用メモリ（１２１）に送出する表示
制御手段（１３１）と、前記複数の表示用メモリ（１２１）の格納データに基づ
いて画面の表示を行う表示手段（１４１）と、を備えるように構成したことを特徴とする多値画像デー
タ表示方式。