JPH0344581A - Electronic circuit package - Google Patents
Electronic circuit packageInfo
- Publication number
- JPH0344581A JPH0344581A JP1181205A JP18120589A JPH0344581A JP H0344581 A JPH0344581 A JP H0344581A JP 1181205 A JP1181205 A JP 1181205A JP 18120589 A JP18120589 A JP 18120589A JP H0344581 A JPH0344581 A JP H0344581A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- probe pin
- probe pins
- test probe
- circuit package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 claims abstract description 48
- 238000012360 testing method Methods 0.000 claims abstract description 46
- 230000004308 accommodation Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
Landscapes
- Tests Of Electronic Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子回路パッケージに関し、特にインサーキッ
ト試験方式に適した電子回路パッケージに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electronic circuit package, and particularly to an electronic circuit package suitable for an in-circuit test method.
従来の電子回路パッケージは、インサーキット試験機に
よる試験を行う場合には、電子回路素子の各端子に試験
機の複数の試験用プローブピンをそれぞれ対応させて接
触させ、この試験用プローブピンから、電子回路素子と
、その電子回路素子に接続されている配線パターンとを
試験している。When testing a conventional electronic circuit package using an in-circuit tester, a plurality of test probe pins of the tester are brought into contact with each terminal of the electronic circuit element in correspondence with each other, and from these test probe pins, Electronic circuit elements and wiring patterns connected to the electronic circuit elements are tested.
上述した従来の電子回路パッケージは、インサーキット
試験機による試験の場合、各試験用プローブピンの位置
を対応する電子回路素子の各端子それぞれの位置に合わ
せるために、プローブピン用治具を使用しなければなら
ない。When testing the conventional electronic circuit package described above using an in-circuit tester, a probe pin jig is used to align the position of each test probe pin with the position of each terminal of the corresponding electronic circuit element. There must be.
しかし、電子回路素子の端子の位置は電子回路パッケー
ジの種類によって異なるため、プローブピン用治具を電
子回路パッケージの種類ごとに用意する必要がある。However, since the positions of the terminals of electronic circuit elements differ depending on the type of electronic circuit package, it is necessary to prepare probe pin jigs for each type of electronic circuit package.
また、電子回路素子をプリント配線基板の両面に実装し
た場合には、70−ブビン用治具も両面にそれぞれ必要
となる。Furthermore, when electronic circuit elements are mounted on both sides of the printed wiring board, 70-bubin jigs are also required on both sides.
さらに、電子回路素子の端子間隔や端子形状によっては
、試験用プローブピンを接触させることが不可能となる
場合もあるという問題点がある。Furthermore, there is a problem in that depending on the terminal spacing and terminal shape of the electronic circuit element, it may be impossible to bring the test probe pin into contact with the electronic circuit element.
本発明の目的は、インサーキット試験機を使用する場合
、電子回路パッケージの種類や電子回路素子の端子間隔
、端子形状にかかわりなく、試験用プローブピンの位置
を規定するためのプローブピン用治具を一種類用意する
だけで済む電子回路パッケージを提供することである。An object of the present invention is to provide a probe pin jig for specifying the position of test probe pins, regardless of the type of electronic circuit package, terminal spacing, and terminal shape of electronic circuit elements when using an in-circuit tester. An object of the present invention is to provide an electronic circuit package that requires only one type of electronic circuit package.
本発明の電子回路パッケージは、電子回路素子と、前記
電子回路素子の端子間を接続する複数の配線パターンを
有するプリント配線基板とを備えた電子回路パッケージ
において、前記プリント配線基板のあらかじめ指定され
た基準位置上に、外部試験機の試験用プローブピンと接
触可能な複数の試験用プローブピン接触部を設け、各前
記配線パターンと各前記試験用プローブピン接触部とが
それぞれ対応して接続されている。The electronic circuit package of the present invention includes an electronic circuit element and a printed wiring board having a plurality of wiring patterns connecting terminals of the electronic circuit element. A plurality of test probe pin contact parts that can be contacted with test probe pins of an external testing machine are provided on the reference position, and each of the wiring patterns and each of the test probe pin contact parts are connected in correspondence with each other. .
〔実施例〕 次に図面を参照して本発明の詳細な説明する。〔Example〕 Next, the present invention will be described in detail with reference to the drawings.
第1図は本発明の一実施例の実装を示す図である。本実
施例の電子回路パッケージ1は、試験用プローブピン接
触部22が縦横一定の間隔で直線状に設けられ、各配線
パターン21がそれぞれ対応する試験用プローブピン接
触部22や各コネクタ端子23に接続されているプリン
ト配線基板2と、各端子が各配線パターン21にそれぞ
れ対応して接続されている電子回路素子3〜7とを備え
ている。FIG. 1 is a diagram showing the implementation of one embodiment of the present invention. In the electronic circuit package 1 of this embodiment, the test probe pin contact portions 22 are linearly provided at regular intervals vertically and horizontally, and each wiring pattern 21 is connected to the corresponding test probe pin contact portion 22 or each connector terminal 23. It includes a printed wiring board 2 connected to each other, and electronic circuit elements 3 to 7 whose terminals are connected to each wiring pattern 21 in correspondence with each other.
第2図は本実施例の電子回路パッケージ1を、インサー
キット試験機8により試験する堝きの配置を示す模式的
断面図である。インサーキット試験機8のプローブピン
用治具9は、その試験用プローブピン81の収納位置を
、電子回路パッケージlの試験用プローブピン接触部2
2の位置に合わせて設けである。電子回路パッケージ】
をプローブピン用治具9に載せると、各試験用ビローブ
ビン81が対応する各試験用プローブピン接触部22そ
れぞれに接触し、インサーキット試験機8から試験が可
能となる。FIG. 2 is a schematic cross-sectional view showing the arrangement of a trench for testing the electronic circuit package 1 of this embodiment using the in-circuit tester 8. The probe pin jig 9 of the in-circuit tester 8 adjusts the storage position of the test probe pin 81 to the test probe pin contact portion 2 of the electronic circuit package l.
It is provided according to the position of 2. Electronic circuit package】
When placed on the probe pin jig 9, each test belobe bin 81 comes into contact with the corresponding test probe pin contact portion 22, and testing from the in-circuit tester 8 becomes possible.
次に電子回路素子6を試験する場合を例に試験方法を説
明する。Next, a test method will be explained using an example in which the electronic circuit element 6 is tested.
電子回路素子6の端子61aは、配線パターン21aに
より、電子回路素子7の端子71aと電子回路素子3の
端子31aとに接続され、試験用プローブピン接触部2
2aに接続されている。端子61bは、配線パターン2
1bにより、電子回路素子5の端子51aに接続され、
試験用プローブピン接触部22bに接続されている。端
子61cは、配線パターン21cにより、試験用プロー
ブピン接触部22cに接続されている。The terminal 61a of the electronic circuit element 6 is connected to the terminal 71a of the electronic circuit element 7 and the terminal 31a of the electronic circuit element 3 by the wiring pattern 21a, and the test probe pin contact part 2
2a. The terminal 61b is connected to wiring pattern 2.
1b to the terminal 51a of the electronic circuit element 5,
It is connected to the test probe pin contact portion 22b. The terminal 61c is connected to the test probe pin contact portion 22c by the wiring pattern 21c.
電子回路パッケージ1をインサーキット試験機8のプロ
ーブピン用治具9に載せ、対応する試験用ビローブビン
81を介して、試験用プローブピン接触部22aおよび
試験用プローブピン接触部22bに信号を入力し、試験
用プローブピン接触部22cの出力信号を判別すること
により、電子回路素子6の試験ができる。The electronic circuit package 1 is placed on the probe pin jig 9 of the in-circuit tester 8, and signals are input to the test probe pin contact portion 22a and the test probe pin contact portion 22b via the corresponding test belobe bin 81. The electronic circuit element 6 can be tested by determining the output signal of the test probe pin contact portion 22c.
他の電子回路素子についても同様に、配線パターン21
ごとに1箇所の試験用プローブピン接触部22があれば
試験が可能である。Similarly, for other electronic circuit elements, the wiring pattern 21
Testing is possible if there is only one test probe pin contact portion 22 for each test probe pin.
以上説明したように、本発明の電子回路パッケージによ
れば5プリント配線基板において、電子回路素子の各端
子を接続している配線パターンが、試験用プローブピン
と接触可能で一定の規則的な基準位置に設けられた試験
用プローブピン接触部に接続されているので、インサー
キット試験機による試験を行う場合に、電子回路パッケ
ージの種類や電子回路素子の端子間隔、端子形状にかか
わらず、プローブピン用治具は、その試験用プローブピ
ンの収納位置をプリント配線基板における一定の規則的
な基準位置に対応させた一種類のみ用意すればよいとい
う効果がある。As explained above, according to the electronic circuit package of the present invention, in the 5 printed wiring board, the wiring pattern connecting each terminal of the electronic circuit element can be contacted with the test probe pin and placed at a constant regular reference position. When testing with an in-circuit tester, the probe pin is connected to the contact part of the test probe pin provided on the There is an advantage that only one type of jig needs to be prepared in which the storage position of the test probe pin corresponds to a certain regular reference position on the printed wiring board.
第1図は本発明の一実施例の実装を示す図、第2図は本
実施例の電子回路パッケージを、インサーキット試験機
により試験する場合の配置を示す模式的断面図である。
1・・・電子回路パッケージ、2・・・プリント配線基
板、3,4.5,6.7・・・電子回路素子、8・・・
インサーキット試験機、9・・・プローブピン用治具、
21.21a、21b、21cm・・配線パターン、2
2.22a、22b、22cm−・試験用プローブピン
接触部、23・・・コネクタ端子、31a。
51a、61a、61b、61c、71a・・・端子、
81・・・試験用プローブピン。FIG. 1 is a diagram showing the implementation of an embodiment of the present invention, and FIG. 2 is a schematic cross-sectional view showing the arrangement when testing the electronic circuit package of this embodiment using an in-circuit tester. 1... Electronic circuit package, 2... Printed wiring board, 3, 4.5, 6.7... Electronic circuit element, 8...
In-circuit testing machine, 9... Probe pin jig,
21.21a, 21b, 21cm...Wiring pattern, 2
2.22a, 22b, 22cm--Test probe pin contact portion, 23... Connector terminal, 31a. 51a, 61a, 61b, 61c, 71a...terminals,
81...Test probe pin.
Claims (1)
複数の配線パターンを有するプリント配線基板とを備え
た電子回路パッケージにおいて、前記プリント配線基板
のあらかじめ指定された基準位置上に、外部試験機の試
験用プローブピンと接触可能な複数の試験用プローブピ
ン接触部を設け、各前記配線パターンと各前記試験用プ
ローブピン接触部とをそれぞれ対応して接続したことを
特徴とする電子回路パッケージ。In an electronic circuit package including an electronic circuit element and a printed wiring board having a plurality of wiring patterns connecting terminals of the electronic circuit element, an external testing machine is installed on a prespecified reference position of the printed wiring board. What is claimed is: 1. An electronic circuit package comprising: a plurality of test probe pin contact portions capable of contacting the test probe pins; and each of the wiring patterns and each of the test probe pin contact portions are connected in correspondence with each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1181205A JPH0344581A (en) | 1989-07-12 | 1989-07-12 | Electronic circuit package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1181205A JPH0344581A (en) | 1989-07-12 | 1989-07-12 | Electronic circuit package |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0344581A true JPH0344581A (en) | 1991-02-26 |
Family
ID=16096673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1181205A Pending JPH0344581A (en) | 1989-07-12 | 1989-07-12 | Electronic circuit package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0344581A (en) |
-
1989
- 1989-07-12 JP JP1181205A patent/JPH0344581A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5487074A (en) | Boundary scan testing using clocked signal | |
US4841231A (en) | Test probe accessibility method and tool | |
US20040027148A1 (en) | Method and apparatus for configurable hardware augmented program generation | |
JP3730340B2 (en) | Semiconductor test equipment | |
JPH0344581A (en) | Electronic circuit package | |
US4328264A (en) | Method for making apparatus for testing traces on a printed circuit board substrate | |
JPH01277949A (en) | Memory test system | |
JPH01129432A (en) | Integrated circuit | |
JPH03211481A (en) | Lsi test circuit | |
JPS63148580A (en) | Input/output connector separation type printed circuit board | |
KR950009876Y1 (en) | Test board for semiconductor test machine | |
JPH0349248A (en) | Lsi socket | |
JPS63211642A (en) | Apparatus for testing semiconductor | |
JPS6235644A (en) | Semiconductor device | |
CN118275963A (en) | Calibration system and calibration carrier plate thereof | |
JPH0572296A (en) | Semiconductor integrated circuit | |
JPH04128661A (en) | Line delay testing device | |
JPS6111658Y2 (en) | ||
JPS628533Y2 (en) | ||
JPH0648898Y2 (en) | Printed wiring board | |
JPH02262286A (en) | Ic socket | |
JPS6122268A (en) | Inspecting machine for printed circuit board | |
JPH04355378A (en) | Confirmation of contact probe | |
JPH03244142A (en) | Method of testing semiconductor device | |
JPH02153545A (en) | Probe jig |