JPH0344279A - 固体撮像素子の駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ＣＣＤイメージセンサの如き固体撮像素子の
駆動方法に関する。

（ロ）従来の技術 ＣＣＤイメージセンサの如き固体撮像素子を用いた撮像
装置に於いては、テレビジョン同期信号に基づいて素子
の各動作タイミング信号が作成され、このタイミング信
号に従って固体撮像素子がパルス駆動される。即ち、固
体撮像素子はテレビジョン同期信号の垂直ブランキング
期間に情報電荷が蓄積され、この情報電荷が垂直走査線
の帰線期間に転送駆動されて読出される。通常（ＮＴＳ
Ｃ方式）の撮像装置では、情報電荷の蓄積期間（１フイ
ールド）が１７６０秒に設定され、フィールド単位で連
続した映像信号が得られる。

ところで、上述のような撮像装置では、被写体の輝度が
低下すると固体撮像素子に蓄積される情報電荷が減少す
るため映像信号のレベルが低下する。そこで情報電荷を
２画素分合成して映像信号を得ることが考えられている
。例えば本出願人に依る特願昭６３−１５０５６２号に
於いては、情報電荷を水平ライン毎に転送過程で合成し
て水平ライン２本（或いは３本以上）分で１水平ライン
の情報電荷を構成することが提案されている。この場合
、合成した水平ライン分だけ映像信号がなくなるため水
平ライン単位で映像信号を補間する必要がある。

第３図は、情報電荷を転送過程で合成して映像信号を得
る撮像装置の構成を示すブロック図であり、第４図はそ
の動作を示すタイミング図である。

フレームトランスファ型のＣＣＤ　固体撮像ｉ子（１）
は、撮像部（２）、蓄積部（３）及び水平レジスタ（４
）からなり、駆動回路（６）に依ってパルス駆動される
ものであり、光電変換に依って撮像部（２）に発生した
光電荷を一旦蓄積部（３）に転送蓄積した後、蓄積部（
３）から水平レジスタ（４）を介して水平ライン毎に出
力される。駆動回路（６〉は読出転送クロック発生回路
（７）、垂直転送クロック発生回路（８〉及び水平転送
クロック発生回路（９）からなり、読出転送クロックφ
１、垂直転送クロックφ７及び水平転送クロックφ８を
ＣＣＤ　（１）の撮像部（２）、蓄積部（３〉及び水平
転送部（４）に夫々供給する。読出転送クロックφ、は
、第４図に示す如く垂直走査線の帰線期間毎にクロック
パルス（、）を発生し、撮像部（２）の光電荷を蓄積部
（３）に転送させる。垂直転送クロックφ７は、読出転
送クロックφ１のクロックパルス（、）に対応するクロ
ックパルス〈６）を発生すると共に、水平走査線の帰線
期間毎に１ビツトづつ転送させるクロックパルス（ｃ）
を発生する。そして、水平転送クロックφ８は、垂直転
送クロックφ７のクロックパルス（ｃ）２つ毎に水平ラ
インを転送するクロックパルス（ｄ）を発生する。従っ
て、水平レジスタ（４〉の各ビットには、垂直方向の２
画素分の電荷が蓄積されることになり、この電荷が水平
方向に転送出力される。

水平レジスタ（４〉から出力される電荷は、水平レジス
タ（４）の出力側に設けられた出力部（５〉で電圧値に
変換され、映像信号Ｘ　（ｔ）として出力される。この
出力部（５）にはリセットクロック発生回路（１０〉か
らリセットクロックφ、が供給される。

このリセットクロックφ、については後述する。

映像信号Ｘ（ｔ）は、水平レジスタ（４）で垂直方向の
画素を合成した分だけ欠如しているため、補間回路（１
１）で水平ラインが補間される。２画素分の電荷を合成
した場合、映像信号Ｘ　（ｔ）は１水平ラインおきに信
号が得られることから、補間回路〈１１〉は１Ｈ遅延回
路（１２）及び加算回路〈１３〉で構成される。即ち、
映像信号Ｘ　（ｔ）が１Ｈ遅延回路（１２）で１水平ラ
イン分遅延され、この遅延された映像信号Ｘ　ＤＬＹが
遅延のない映像信号Ｘ　（ｔ）に足し合わされることで
、水平ライン毎に信号の得られる映像信号Ｘ’（ｔ）が
作成される。

そして、映像信号Ｘ’（ｔ）は、信号処理回路（１４）
でサンプルホールド、ガンマ補正等の処理が施されてビ
デオ信号Ｙ　（ｔ）として出力される。

第５図は、ＣＣＤ（１）の出力部（５）の構造を示す断
面図であり、第６図はその動作タイミング図である。

水平レジスタ（４）は、Ｐ型基板（２０〉の−面にＮ型
の転送チセネル（２１）が設けられ、この転送チャネル
（２１）上に２層構造の転送電極（２２）（２３）が絶
縁膜（２４〉を介して設けられて構成されている。２層
構造の転送電極（２２）（２３）は、下層側（２２）と
上層側（２３〉とが対になっており、その一対の転送電
極（２２）（２３）に２相の水平転送クロックφ□、φ
０が印加される。水平レジスタ（４〉の出力側には転送
チャネル（２１）に連続するＮ１型の拡散領域（２５〉
が設けられ、水平レジスタ（４）から出力される電荷を
受けるように構成されている。また、水平レジスタ（４
）の出力側の端部には、出力ゲート電極（２６）が設け
られ、この出力ゲート電極（２６）に一定の電圧■。。

が印加されて転送チャネル（２１〉の端部に所定のポテ
ンシャル障壁が形成される。拡散領域（２５）の水平レ
ジスタ（４〉側と対向する側には、リセットゲート電極
（２７）が設けられ、このゲート電極（２７）の拡散領
域（２５〉側と対向する側にＮ“型の拡散領域（２８）
が設けられてリセットトランジスタ（２９）を構成して
いる。そして、リセットゲート電極（２７〉にリセット
クロックφ、が印加されると共に拡散領域（２８）が一
定の電位にバイアスされ、拡散領域（２５）の電荷がリ
セットクロックφ８の各タイミングで拡散領域（２８）
を介して排出せしめられる。

一方、拡散領域（２５）は、ソースフォロワ回路（３０
）を構成するＭＯＳトランジスタ（３１）のゲート〈３
２）に接続され、このソースフォロワ回路（３０〉で拡
散領域（２５）の電位の変動が増幅される。即ち、拡散
領域（２５〉の電位は拡散領域（２５）に蓄積される電
荷量に応じて変動するもので、この電荷量が電圧値に変
換され、ソースフォロワ回路（３０）で増幅されて映像
信号Ｘ　（ｔ）として出力される。

（ハ〉発明が解決しようとする課題 しかしながら、電荷を転送過程で合成して映像信号Ｘ　
（ｔ）を得る場合、必ず信号の得られない期間が存在す
るために映像信号Ｘ（ｔ）を水平ライン単位で補間する
ことが必要となる。従って映像信号Ｘ　ｂ）の処理過程
に補間回路（１１）を設ける必要がある。このような補
間回路（１１）は、補間できる期間が固定であり、映像
信号Ｘ　（ｔ）の補間が必要な期間の変更には対応でき
ない。このため、電荷を合成する画素数を変更するため
には、補間回路（１１）の構成も変更しなければならず
、合成する画素数の変更は容易にできなかった。

また、多種の補間回路を並列して設け、必要に応じて切
換えて動作させることも考えられるが、その場合には回
路規模が大きくなるという問題がある。

そこで本発明は、複数の画素の電荷を効率良く合成し、
回路規模の増大を伴うことなく映像信号のレベルを高く
することを目的とする。

（ニ）課題を解決するための手段 本発明は上述の課題を解決するためになされたもので、
複数の受光素子が水平及び垂直方向に配列された固体撮
像素子の駆動方法に於いて、上記受光部に発生する光電
荷を垂直方向に転送して水平シフトレジスタの各ビット
に導入し、この水平シフトレジスタの光電荷を水平方向
に転送して出力すると共に、上記水平シフトレジスタの
出力側で複数ビット分の上記光電荷を蓄積し、その電荷
量を電圧値に変換して映像信号を得ることにある。

（ホ）作用 本発明に依れば、複数ビット分の光電荷を水平レジスタ
の出力側に蓄積して電圧値に変換することで、水平方向
の画素の電荷が合成されて映像信号が得られる。水平方
向に複数の画素が合成されて得られた映像信号は、ビッ
ト単位で信号が欠如していることから、信号の補間をビ
ット単位で行うだけで良く、サンプルホールド回路を利
用して容易に信号の補間ができる。

（へ）実施例 本発明の一実施例を図面に従って説明する。

第１図は本発明駆動方法を示すタイミング図であり、第
２図はその駆動方法に依る固体撮像装置の構成を示すブ
ロック図である。この図に於いて、Ｃ０Ｄ（１）及び駆
動回路（６）（ま第３図と同一であり、同一部分には同
一符号が付しである。

ノセットクロック発生回路（４０）は、水平転送クロッ
クφ８．．φ８．に同期したリセ・ノドクロ・ツクφ３
を発生し、このリセットクロックφアをＣＣＤ（１）の
出力部（５）に供給する。リセットクロックφ３の周期
は、リセット周期設定信号Ｒ１に従って水平転送クロッ
クφ□、φ１□の周期の整数倍に設定される。合成され
る電荷の画素数は、リセットクロックφ、の周期に依っ
て設定されるもので、２画素分を合成するときにはリセ
ットクロックφ８の周期が水平転送クロックφＨ＋＋φ
Ｈ２の周期の２倍に設定され、３画素分を合成するとき
には３倍に設定される。第１図は、２画素分の電荷を合
成する場合を示しており、周期が水平転送り口・７りφ
□、φ８．の２倍に設定されている。このため、出力部
（５）に１画素分の電荷が蓄積された後にさらに１画素
分の電荷が加えられることになり、出力部（５）から出
力される映像信号Ｘ　（ｔ）は第１図に示す如く階段状
となる。

一方、サンプルクロック発生回路（４１）は、リセット
クロツタ発生回路（４０）に同期してリセットクロック
φ９と同一周期のサンプルクロックφ３を発生して信号
処理回路（４２）に供給する。信号処理回路〈４２）に
於いては、サンプルクロックφ５の各タイミングで映像
信号Ｘ　（ｔ）がホールドされ、サンプルクロックφ、
の次のタイミングまでそのレベルが維持される。即ち、
サンプルホールドのタイミングは、２画素分の電荷が出
力部（５〉に蓄積されるタイミングに設定され、このタ
イミングでホールドされた映像信号Ｘ　（ｔ）で次の１
画素分の信号が補間されることになる。この補間期間に
出力部（５）より得られる映像信号Ｘ　（ｔ）は、サン
プルホールド回路の動作を停止することで無視される。

以上の構成に依れば、水平方向の２画素分の電荷が合成
され、合成された画素分の信号がサンプルホールド回路
に依って補間されて映像信号を得られる。従って、第３
図の如き補間回路（１１〉を設けなくても、電荷の合成
で欠如した映像信号が補間される。

また、電荷を合成する画素数は、リセットクロックφ、
及びこれに同期するサンプルクロックφ、の周期を水平
転送クロックφ□、φ□の整数倍の範囲で変更すること
で容易に行うことができ、回路構成の変更は必要ない、
このリセットクロックφつ及びサンプルクロックφ、の
周期の変更は、被写体の輝度をフォトセンサ等で測定し
てその輝度レベルに応じて変更するように構成するか、
或いは映像信号の出力レベルに応じて変更するように構
成すれば良い。さらには、撮像装置を操作する者が必要
に応じて手動で変更するようにしても良い。

尚、本実施例に於いては、フレームトランスファ方式の
ＣＯＤについて例示したが、インターライン方式やフレ
ームインターライン方式等のＣＣＤにもフレームトラン
スファ方式と同様にして採用できる。

〈ト〉発明の効果 本発明に依れば、水平方向の画素の電荷を合成して映像
信号を得ることで、被写体の輝度が低い場合でも十分な
レベルの映像信号を得られる。

また、合成に依って補間が必要となるのが１画素単位で
あるため、サンプルホールド回路を用いて極めて容易に
映像信号を補間でき、補間する期間の変更にも十分に対
応できる。従って、映像信号の処理のための回路構成の
増大を防止でき、小型の撮像装置への適用に有効である
。

【図面の簡単な説明】

第１図は本発明駆動方法を示すタイミング図、第２図は
本発明駆動方法を採用する固体撮像装置の構成を示すブ
ロック図、第３図は従来の固体撮像装置の構成を示すブ
ロック図、第４図は第３図の動作を示すタイミング図、
第５図は出力部の構造を示す断面図、第６図は第５図の
動作を示すタイミング図である。 （１）・・・ＣＣＤ、　（６）・・・駆動回路、　（１
１）・・・補間回路、（２９）・・・リセットトランジ
スタ、　（３０〉・・・ソースフォロワ回路、（４０）
・・・リセットクロック発生回路、　（４１）・・・サ
ンプルクロック発生回路、（４２）・・・信号処理回路
。

Claims (2)

【特許請求の範囲】
1. （１）複数の受光素子が水平及び垂直方向に配列された
   固体撮像素子の駆動方法に於いて、 上記受光部に発生する光電荷を垂直方向に転送して水平
   シフトレジスタの各ビットに導入し、この水平シフトレ
   ジスタの光電荷を水平方向に転送して出力すると共に、 上記水平シフトレジスタの出力側で複数ビット分の上記
   光電荷を蓄積し、 その電荷量を電圧値に変換して映像信号を得ることを特
   徴とする固体撮像素子の駆動方法。
2. （２）上記水平シフトレジスタの出力側に蓄積される光
   電荷を、上記水平シフトレジスタを駆動する転送クロッ
   クの整数倍の周期のリセットクロックで排出せしめると
   共に、 上記映像信号を上記リセットクロックと同一周期のサン
   プルクロックでサンプルホールドすることを特徴とする
   請求項第１項記載の固体撮像素子の駆動方法。