JPH034310A - データ送受信回路 - Google Patents
データ送受信回路Info
- Publication number
- JPH034310A JPH034310A JP13955389A JP13955389A JPH034310A JP H034310 A JPH034310 A JP H034310A JP 13955389 A JP13955389 A JP 13955389A JP 13955389 A JP13955389 A JP 13955389A JP H034310 A JPH034310 A JP H034310A
- Authority
- JP
- Japan
- Prior art keywords
- data
- synchronization
- bus
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータをチャネルごとに決められたタイムスロ
ット内に多重化して送信するデータ送受信回路に関する
。
ット内に多重化して送信するデータ送受信回路に関する
。
従来、この種のデータ送受信回路は、活線挿抜の場合に
電圧検出回路が電圧変動を検出して正常電圧となるとパ
ワー・オン・リセット（ＰＯＩＩＩＥＲ０ＮＲＥＳＥＴ
）信号を送出し、データ送受信回路内の各フリップフロ
ップ回路をリセットすることにより、自動的にデータを
送受信する構成になっていた。
電圧検出回路が電圧変動を検出して正常電圧となるとパ
ワー・オン・リセット（ＰＯＩＩＩＥＲ０ＮＲＥＳＥＴ
）信号を送出し、データ送受信回路内の各フリップフロ
ップ回路をリセットすることにより、自動的にデータを
送受信する構成になっていた。
上述した従来のデータ送受信回路は、活線挿抜の場合に
パワー・オン・リセット信号によってデータ送受信回路
内の各フリップフロップ回路をリセットして自動的にデ
ータを同期信号に無間係に送受信する構成になっている
ので、データは同期がとれるまで誤った内容でバス上に
送出され、その場合に、バス上の多重チャネルのどのタ
イムスロット内にその誤った内容のデータが入るが確定
されないので、正常に送信を行っている他のチャネルに
も影響を及ぼしデータ誤りを起こすという欠点がある。
パワー・オン・リセット信号によってデータ送受信回路
内の各フリップフロップ回路をリセットして自動的にデ
ータを同期信号に無間係に送受信する構成になっている
ので、データは同期がとれるまで誤った内容でバス上に
送出され、その場合に、バス上の多重チャネルのどのタ
イムスロット内にその誤った内容のデータが入るが確定
されないので、正常に送信を行っている他のチャネルに
も影響を及ぼしデータ誤りを起こすという欠点がある。
本発明のデータ送受信回路は、多重チャネルのバス上に
データを送受信するデータ送受信回路において、同期信
号を検出して同期がとれるまで出カデータをマスクする
マスク回路を有して一回路基板内に実装されている。
データを送受信するデータ送受信回路において、同期信
号を検出して同期がとれるまで出カデータをマスクする
マスク回路を有して一回路基板内に実装されている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図、第２図は
本実施例のデータバス上への出力データの送信状態を示
す図である。
本実施例のデータバス上への出力データの送信状態を示
す図である。
第１図において、本実施例のデータ送受信回路１はＲ端
子を介してバス（図示省略）上のデータを受信するバス
受信部１４と、受信データ及び送信データを処理するデ
ータ処理部１１と、データ処理部１１から同期信号を検
出して同期検出信号を送出する同期検出部１２と、バス
へ送信データを送出するバス送信部１３と、同期検出信
号の入力によって同期信号に同期された送信データをＴ
端子を介してバスに送出する二人力論理和回路（ＯＲ）
１５とを有して構成し、−回路基板（図示省略）に上記
各部の回路が実装されている。
子を介してバス（図示省略）上のデータを受信するバス
受信部１４と、受信データ及び送信データを処理するデ
ータ処理部１１と、データ処理部１１から同期信号を検
出して同期検出信号を送出する同期検出部１２と、バス
へ送信データを送出するバス送信部１３と、同期検出信
号の入力によって同期信号に同期された送信データをＴ
端子を介してバスに送出する二人力論理和回路（ＯＲ）
１５とを有して構成し、−回路基板（図示省略）に上記
各部の回路が実装されている。
次に、本実施例の動作について第１図、第２図を併用し
て説明する。
て説明する。
第２図において、本実施例の出力データに対するデータ
バス上のタイムスロットを“＃１″゛とする。
バス上のタイムスロットを“＃１″゛とする。
データの受信はＲ端子から入力され、バス受信部１３を
通りデータ処理部１１に送られる。
通りデータ処理部１１に送られる。
データの送信はデータ処理部１１からの信号をバス送信
部１３へ送る。また、同期がとれたかどうかを同期検出
部１２にて検出し、同期がとれていない時にはバス送信
部１３からの信号を０Ｒ１５でマスクし、同期がとれて
いればバス送信部１３からの信号をそのまま通して下端
そよりデータをバスへ送出する。
部１３へ送る。また、同期がとれたかどうかを同期検出
部１２にて検出し、同期がとれていない時にはバス送信
部１３からの信号を０Ｒ１５でマスクし、同期がとれて
いればバス送信部１３からの信号をそのまま通して下端
そよりデータをバスへ送出する。
第２図は本実施例のデータバス上への出力データの送出
状態を示し、本実施例のデータ送受信回路１の回路基板
がデータバスの活線時に挿抜された場合、タイムスロッ
ト“＃１″に対する同期信号が検出されるまでバス送出
部１３の出力データをマスクし、他のチャネルに影響を
与えないようになっている。
状態を示し、本実施例のデータ送受信回路１の回路基板
がデータバスの活線時に挿抜された場合、タイムスロッ
ト“＃１″に対する同期信号が検出されるまでバス送出
部１３の出力データをマスクし、他のチャネルに影響を
与えないようになっている。
以上説明したように本発明は、同期がとれるまで出力デ
ータをマスクするマスク回路を有して一回路基板に実装
することにより、活線挿抜した場合でも誤ったデータの
出力をマスクしてデータバス上の他のチャネルのデータ
に影響を与えないようにすることのできる効果がある。
ータをマスクするマスク回路を有して一回路基板に実装
することにより、活線挿抜した場合でも誤ったデータの
出力をマスクしてデータバス上の他のチャネルのデータ
に影響を与えないようにすることのできる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
本実施例のデータバス上への出力データの送信状態を示
す図である。 １・・・データ送受信回路、１１・・・データ処理部、
１２・・・同期検出部、１３・・・バス送出部、１４・
・・バス受信部、１５・・・二人力論理和回路（ＯＲ）
。 第１回
本実施例のデータバス上への出力データの送信状態を示
す図である。 １・・・データ送受信回路、１１・・・データ処理部、
１２・・・同期検出部、１３・・・バス送出部、１４・
・・バス受信部、１５・・・二人力論理和回路（ＯＲ）
。 第１回
Claims (1)
- 多重チャネルのバス上にデータを送受信するデータ送受
信回路において、同期信号を検出して同期がとれるまで
出力データをマスクするマスク回路を有して一回路基板
内に実装されていることを特徴とするデータ送受信回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13955389A JPH034310A (ja) | 1989-05-31 | 1989-05-31 | データ送受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13955389A JPH034310A (ja) | 1989-05-31 | 1989-05-31 | データ送受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH034310A true JPH034310A (ja) | 1991-01-10 |
Family
ID=15247947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13955389A Pending JPH034310A (ja) | 1989-05-31 | 1989-05-31 | データ送受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH034310A (ja) |
-
1989
- 1989-05-31 JP JP13955389A patent/JPH034310A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100322426B1 (ko) | 동기신호검출장치 | |
| KR20000057091A (ko) | 고전압 인터페이스를 가로지르는 동기 데이터 전송 프로토콜 | |
| US5359626A (en) | Serial interface bus system for transmitting and receiving digital audio information | |
| US6327259B1 (en) | Flexible placement of serial data within a time divisioned multiplexed frame through programmable time slot start and stop bit positions | |
| JPH034310A (ja) | データ送受信回路 | |
| US6502197B1 (en) | Method and architecture for synchronizing a transport and path overhead generator and/or extractor to an path overhead transport and path processor | |
| EP0341891A3 (en) | Tdm data transmission system | |
| JPS62105077A (ja) | 時刻装置 | |
| US6353622B1 (en) | Process for maintaining the microsynchronous operation of double information-processing units | |
| JP2000269988A (ja) | 同報通信データ転送システム | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| KR100231286B1 (ko) | 패킷 라우터장치 | |
| JP2967649B2 (ja) | 受信同期回路 | |
| JP2848360B2 (ja) | 通信制御装置 | |
| JP2684466B2 (ja) | フレーム同期判定回路 | |
| JP2576273B2 (ja) | 同期保護回路 | |
| JPH0372736A (ja) | フレーム同期方式 | |
| JPH0456545A (ja) | 時刻同期制御方式 | |
| JPH04337941A (ja) | 着呼制御方式 | |
| JPS6328147A (ja) | 光中間中継装置における同期方式 | |
| JPS6223651A (ja) | デ−タ伝送装置 | |
| JPH0433153A (ja) | マイクロコンピュータのシリアル通信回路 | |
| JPH0728282B2 (ja) | 信号検出回路 | |
| JPH02276338A (ja) | サイクリックディジタル情報伝送受信装置 | |
| US20030081629A1 (en) | Automatic masking of interrupts |