JPH0342558B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、入力ビデオ信号をフイールド単位の
容量を有するメモリーに書込み、これを基準同期
信号の時間軸で読出すようにしたビデオ信号の処
理回路に関し、特にPALまたはPAL−Ｍシステ
ムにおけるフレームシンクロナイザ、タイムベー
スコレクタ等に用いて最適なものである。

フレームメモリーを用いたフレームシンクロナ
イザ等のビデオ信号処理装置においては、書込み
側の時間軸を、任意の読出し側の時間軸に合わせ
ることができるので、TV局間のビデオ信号の同
期化等に用いられる。このようなフレームシンク
ロナイザでは、書込み側の書込みクロツクと読出
し側の読出しクロツクとの周波数が微妙に異なつ
ていると、例えば数十時間に１回と言つた割合で
読出しが書込みに追い付いてしまうことがある。
このような現象が生ずると、一度読出したメモリ
ー内容（１フレーム前の情報）を再度読出すよう
な所謂スリツプ（フレーム飛び）が生じ、スリツ
プ時点の前後でクロマ位相の順序性が崩れる。こ
の結果、フレームシンクロナイザの入力側と出力
側とで色情報が異なる様になる。

本発明は上述の問題にかんがみ、クロマ位相の
不連続を検出してこれを補正するように構成した
ものである。

以下本発明の実施例を図面に基いて説明する。

PAL若しくはPAL−Ｍシステムでは、カラー
ベクトルのＶ軸に関してクロマ信号をラインごと
に位相反転して伝送している。またカラーサブキ
ヤリアがラインごとに1/4位相ずつずれるような
キヤリア周波数を用いている。本実施例では、＋
Ｖ軸へのクロマ変調ラインを〔Ｏ〕（Odd）、−Ｖ
軸へのクロマ変調ラインを〔Ｅ〕（Even）と名ず
けて、これらのＯ／Ｅとして区別する。また上記
１／４ラインオフセツトに原因するサブキヤリア位
相の正、反転状態を夫々〔Ｎ〕（Normal）、〔Ｉ〕
（Inverse）と名ずけ、Ｎ／Ｉとして区別する。

第１図はPALシステムにおける各フイールド
の最初の４ライン分のカラーバースト信号の位相
を示している。第１フイールドのメモリー書込み
の先頭ラインを第１ラインとし、この第１ライン
のバースト位相が、Ｖ軸を基準にして＋135°であ
るとする。これを〔Ｏ〕のラインとすると、次の
第２ラインでは、サブキヤリア位相が1/4ライン
オフセツトによつて約90°遅れるが、バースト信
号はＶ軸に関して反転されて−135°（90°進み）の
位相で伝送されて来るから、結局バースト位相は
第１ラインとほぼ同相になる。この第２ラインを
〔Ｅ〕とすると、以後ラインごとにＯ／Ｅが反転
する。

第３ラインでは、サブキヤリア位相が90°遅れ、
バースト軸が＋135°（90°遅れ）に戻るから、バー
スト位相は第１、第２ラインに対して逆相とな
る。第４ラインは第３ラインに対して同相であ
る。従つて、第１、第２ラインを正転ペア〔Ｎ〕
とすると、第３、第４ラインは反転ペア〔Ｉ〕と
なつている。以後２ラインごとにＮ／Ｉが反転す
る。このように４ラインのシーケンスでバースト
位相が回転する。

第２フイールドでは、書込みの先頭ラインは第
313ラインとなり、313＝78×４＋１であるから、
バースト位相の４ラインシーケンスによつて、第
313ラインのＯ／Ｅ、Ｎ／Ｉは、第１ラインと同
じＯ・Ｎとなる。但し、PALシステムのカラー
サブキヤリアは１フレーム（25Hz）につき１波長
のオフセツト分がつけられているから、第２フイ
ールドの第313ラインのバースト位相は反転して
いる。次のライン（314）ではＯ／Ｅが反転し、
更に次の２つのライン（315、316）では前の２ラ
インに対してＮ／Ｉが反転する。

以後第１図のようにバースト位相が変化する。
１フレームの走査線本数は625本（奇数）である
から、Ｏ／Ｅ、Ｎ／Ｉの４ラインシーケンスは４
フレーム（８フイールド）で完結し、第９フイー
ルド目にバースト位相が元に戻る。

第２図にはPAL−Ｍシステムのバースト位相
を示している。なおPAL−Ｍシステムでは、１
フレームの走査線本数をNTSCシステムと同じく
525本とし、カラーサブキヤリアの周波数を
NTSCシステムとほぼ同じにすると共に、PAL
システムの1/4ラインオフセツト方式を採用して
いる。

第２図に示すように、第１フイールドの先頭ラ
イン（第１ライン）を〔Ｏ〕（バースト軸＋135°）
とすると、次の〔Ｅ〕の第２ラインでは、バース
ト軸が−135°となると共に1/4ラインオフセツト
でサブキヤリア位相が90°進むから、バースト位
相は逆相になる。この第１、第２ラインを正転ペ
ア〔Ｎ〕とすると、次の第３、第４ラインでは、
バースト位相が正転ペアに対して逆相となるの
で、これを逆転ペア〔Ｉ〕とする。以下、PAL
システムと同様に、ライン交互にＯ／Ｅが反転
し、２ラインごとにＮ／Ｉが反転するような４ラ
インシーケンスでバースト位相が変化する。従つ
て、８フイールドでＮ／Ｉ、Ｏ／Ｅが元に戻る。

フレームシンクロナイザで第１図または第２図
のようなPAL信号若しくはPAL−Ｍ信号を処理
する場合、例えばフレームメモリーの書込みクロ
ツクが読出しクロツクよりも早いと、既述のよう
に、書込みが読出しを飛び越し、１フレームのド
ロツプアウト（情報欠損）が生ずる。第２図で
は、第１フイールドのＯ・Ｎを読出すべきところ
が、第３フイールドのＥ・Ｎを読出すことにな
る。このため適当なクロマ処理を行つて、クロマ
位相の連続性を保つ必要が生ずる。

第３図は本発明を適用したPAL（PAL−Ｍ）用
フレームシンクロナイザの全体のブロツク図であ
る。

入力のPALまたはPAL−Ｍの合成カラービデ
オ信号はＡ−Ｄ変換器１でデイジタル信号に変換
され、フレームメモリー２に書込まれる。サンプ
リング周波数はカラーサブキヤリア周波数の４倍
（4fsc）であり、また書込みアドレスは書込み同
期系３において形成される書込みクロツクWCK、
サブキヤリアWSC、同期信号WSYNCに基いて
形成される。書込み同期系３からは、入力ビデオ
信号のライン判別信号WIDがＯ／Ｅ、Ｎ／Ｉ発
生器に送られ、ラインごとのＯ／Ｅ及びＮ／Ｉを
識別した信号WOE，WNIが形成される。これら
の識別信号はフレームメモリー２に送られ、第４
図のタイムチヤートに示す如くに、１水平区間の
データ（第４図Ａ）に対応させて、ライン識別の
インデツクスとして記憶される。なお第４図Ｂ，
Ｃに示すように、インデツクスデータは、例えば
24サンプリング・クロツクを１ブロツクとして、
各ブロツクごとに記憶される。１水平区間では、
各ブロツクのインデツクスデータは全て同一であ
る。

読出し側では、基準ビデオ信号に基いて、読出
し同期系５において読出しクロツクRCK、サブ
キヤリアRSC、同期信号RSYNCが作成され、こ
れらに基いてメモリー２のアドレス信号が形成さ
れて読出しが行われる。従つて、メモリー出力の
時間軸は基準ビデオ信号と合致している。

フレームメモリー２の読出し出力は、輝度Ｙ・
クロマＣ分離によるクロマ位相補正回路６に与え
られ、クロマ位相の不連続が修正されてからＤ−
Ａ変換器８でアナログビデオ信号に変換され、外
部に導出される。このＹ／Ｃ分離型のクロマ位相
補正回路６では、信号処理を行う際に信号劣化が
生ずるので、この実施例では画像の縦シフト及び
横シフトによるクロマ位相補正回路７が更に設け
られる。これによつてＹ／Ｃ分離によるクロマ補
正は必要最小限に押えられる。

第３図で、フレームメモリー２の読出し出力
は、1H遅延回路１０で遅延され、本線信号とし
て輝度Ｙ分離回路１１に導出される。またメモリ
ー出力が加算平均回路１２にも与えられ、上記本
線信号のラインに対して１ライン前後の信号が加
算平均される。２ライン離れた信号のクロマ位相
は互に逆相であるから、加算平均回路１２から
は、輝度信号Ｙが得られる。この輝度信号Ｙは減
算器１３に供給され、1H遅延回路１０の出力か
らＹが減算されることによつてクロマ信号が分離
される。減算器１３から得られたクロマ信号は、
本線信号中のクロマ成分であつて、これはバンド
パスフイルタ１４を通つて輝度分離回路１１に送
られて、輝度信号Ｙが分離される。

一方、メモリー出力は別のクロマ分離回路にも
送られる。この分離回路では、2H遅延回路１５
で遅延された信号が減算器１６で原信号から減算
され、クロマ信号が分離される。このクロマ信号
は、本線信号のラインと隣接するラインの位相を
持つていて、バンドパスフイルタ１７で帯域制限
されてから選択回路１８に導出される。選択回路
１８では、バンドパスフイルタ１４，１７の何れ
か一方の出力のクロマ信号がOE制御回路１９の
出力に応じて選択される。これらのクロマ信号の
一方が、＋Ｖ軸に変調された信号Ｃ（バースト軸は
＋135°）であれば、他方は−Ｖ軸に変調された信
号（バースト軸は−135°）であり、Ｏ／Ｅの関
係を有している。

OE制御回路１９では、メモリー２から読出さ
れるビデオデータに付随して得られるラインイン
デツクスデータ（読出しOE）と、読出し側の基
準、ビデオ信号の基準OEとが比較される。読出
しOEはメモリー２から時間合わせのための1H遅
延回路２２を介して得られ、また基準OEは、読
出し同期系５から出力される基準ライン判別信号
RIDに基いて、Ｏ／Ｅ、Ｎ／Ｉ発生器２４におい
て作成される。

フレームメモリー２で書込み・読出しのスリツ
プが起こつて、読出しOEと基準OEとが相違した
ならば、OE制御回路１９がこれを検出し、選択
回路１８が２つのクロマ信号Ｃ，のうちの別の
方を選択する。これによつてOEの不一致が訂正
される。

選択回路１８の出力C′は、輝度分離回路１１の
出力Ｙと共に、加減算器２５（ALU）に送られ
る。加減算器２５では、NI制御回路２６の制御
によつてNIの不一致を修正するためにＹ＋C′ま
たはＹ−C′の演算が行われる。NI制御回路２６
では、メモリー２の出力から1H遅延回路２３を
介して得られるラインインデツクスデータ（読出
しNI）と、Ｏ／Ｅ、Ｎ／Ｉ発生器２４で作成さ
れる基準NIとが比較される。

読出しNIと基準NIとが相違したならば、その
検出信号に応じて加減算器２５における加減算が
反転され、NIの不一致が訂正される。実質的に
は、クロマ位相の反転が加減算器２５で行われ
て、Ｎ→Ｉ若しくはＩ→Ｎの反転が行われる。

以上のＹ／Ｃ分離によるクロマ位相の補正は、
メモリー２でスリツプが起こつた時点で即座に行
われる。Ｙ／Ｃ分離による位相補正では、信号が
劣化し易いので、不一致が１フイールド又は１フ
レーム又は数フレームにわたる場合には、画像の
縦（垂直方向Ｖ）及び横方向（水平方向Ｈ）のシ
フトを行う第２のクロマ位相補正回路７が動作す
る。この際、Ｙ／Ｃ分離によるクロマ位相補正回
路６は不動作となる。

第３図の第２のクロマ位相補正回路７では、
1H遅延回路２２，２３の出力の読出しOE，NI
と基準OE，NIとが不一致検出器２７，２８にお
いて比較される。検出器２７でOEの不一致が検
出されたならば、その高レベル出力がＶシフト制
御回路２９に与えられる。Ｖシフト制御回路２９
では、後述の如く検出信号がフイールドごとにサ
ンプリングされ、また画面内でＶ方向シフトが生
じないように、フイールドの先頭（Ｖブランキン
グ位置）まで検出信号が保持される。制御回路２
９の出力はＶシフト回路３０に与えられる。

Ｖシフト回路３０では、PLL回路３１を介し
て入力される基準垂直同期信号VDに基いて、第
５図のタイムチヤートのＢ，Ｃに示すように、メ
モリー読出しのＶ方向の先頭パルス、Ｐ１，Ｐ２
を作成する。これらのパルスは、例えばＶ同期
（第５図Ａ）に対して12H目及び13H目の位置に
設定されている。

OEが不一致になつてＶシフト制御回路２９か
ら制御信号が出力されると、Ｖシフト回路３０で
は先頭パルスＰ１，Ｐ２の何れか一方が選択さ
れ、選択されたパルスはフレームメモリー２のＶ
方向の読出し点（零点）を定めるパルスとしてメ
モリー２に送られる。これによつてメモリーの読
出し先頭が1Hだけシフトされる。この結果、画
像は垂直方向に動くが、メモリー出力のラインの
OEは必らず反転される。このとき、Ｙ／Ｃ分離
によるクロマ位相補正回路６では、OE制御回路
１９でOEの一致検出を行うから、Ｙ／Ｃ分離に
よるOE反転は不動作となる。

フイールドメモリー２を制御対象とするOE不
一致検出→1H画像シフトの制御系については、
これを検出→シフト→検出のような帰還ループ構
成にすると、制御系が発振状態となり、画面が上
下に振動することがある。これはメモリーの構成
等に起因して、Ｖ方向の読出し先頭パルスの1H
シフトに対して読出しOEの変化に即応性がなく、
一般には必らず遅延があるために生ずる。このた
め本実施例では、後述の如くOE不一致点を検出
し、検出出力で制御用トグルフリツプフロツプを
動作させ、このフリツプフロツプの出力でＶ方向
先頭パルスＰ１，Ｐ２の何れかを選択する様に構
成している。これによつて制御系はオープンルー
プとなり、画面の振動は防止される。

NIの不一致検出器２８では、読出しNIと基準
NIとが比較される。この際、第１図及び第２図
に示すように、NIはOEとのペア（２ライン）で
ＮまたはＩとなるため、OEが不一致であると、
NIの不一致検出器２８は誤動作し、ラインごと
に交互に一致、不一致の検出パルスを出力する。
この不都合を回避するため、検出器２８の出力に
ゲート回路３５を設け、OE不一致検出器２７か
ら一致検出出力（低レベル）が生じたときのみゲ
ート３５を開いて、検出器２８の出力をＨシフト
制御回路３６に伝えている。Ｈシフト回路３６で
は、Ｖシフト回路と同様に不一致検出信号が新ら
しいフイールドの先頭まで保持される。

Ｈシフト制御回路３６は、水平方向の読出し先
頭パルスを、画像サンプリングパルス（4fsc）
（第５図Ｅ）に関して２クロツク分シフトさせる
ための制御信号を発生し、これをメモリー２に供
給する。すなわち、第５図Ｄに示すシステムサブ
キヤリアの０またはπの２つの安定点の何れかを
先頭パルス位置として選択する。Ｈ方向先頭パル
スは、基準同期信号RSYNCの水平同期信号HD
が入力されるPLL回路３２で形成され、この先
頭パルスは、メモリー２内のアドレス発生器にお
いてＨシフト制御回路３６の制御信号に応じて０
またはπに位相変調される。この結果、画像が水
平方向にシフトされるが、これによつてクロマ位
相は反転される。

この操作によつてメモリー読出しビデオ信号の
NIは基準NIと実質的に合致するようになるが、
読出されたラインインデツクスデータNIは、第
４図Ｂ，Ｃに示すように１水平区間では変化しな
い。従つて、Ｙ／Ｃ分離によるクロマ位相回路６
では、実質的にNIが基準と合致しているにもか
かわらず、依然としてNI制御回路２６において
NI不一致を検出し、その検出結果で加減算器２
５でNIの反転補正を行うような不都合が生ずる。
このためＨシフト制御回路３６の制御出力をNI
制御回路２６にも与え、NI制御回路２６の動作
を禁止している。実質的にはNI制御回路２６で
は、Ｈシフト制御回路３６の制御出力でもつて、
インデツクスデータの読出しNIを反転し、これ
と基準NIとを比較するようにしている。

なおＨシフトによるNI反転制御系では、上述
の如くクロマ反転操作によつて読出しNI自体は
反転しないから、制御系は不一致検出→Ｈシフト
→検出の帰還ループを形成することがなく、不安
定な画像振動状態に陥ることはない。

上述のように画像シフトによるクロマ位相補正
回路７が動作しているときには、Ｙ／Ｃ分離によ
るクロマ位相補正回路６は実質的に不動作とな
る。補正回路６のＹ／Ｃ分離回路は動作するが、
クロマ信号の位相補正をせずに、分離された輝度
信号とクロマ信号とを再び加算しているので、信
号劣化は少ない。

次に第６図は第３図のＶシフト制御回路２９及
びＨシフト制御回路３６の回路図で、第７図はそ
の動作を示すタイムチヤートである。

OE及びNIの不一致検出器２７，２８は第６図
のように排他的論理和回路で構成できる。すなわ
ち、基準OE，NIと読出しOE，NIの論理レベル
が不一致であれば、第７図Ｃのような高レベルの
不一致検出信号が得られる。検出器２７の出力は
ラツチ回路３７に送られ、垂直同期信号VDに同
期したフイールドパルスVD′（第７図Ａ）に対し
て第７図Ｂに示す位相のラツチパルスｂによつ
て、ほぼ画面の中心部でラツチされる。

ラツチ回路３７の出力ｄ（第７図Ｄ）はラツチ
回路３９に与えられ、次の画面の先頭（Ｖブラン
キング区間）に位置するフイールドパルスVD′で
もつて第７図Ｅの如くラツチされる。すなわち検
出信号が次の新らしいフイールドの先頭まで遅延
され、このフイールド先頭から画面シフトによる
クロマ位相補正が行われる。なお第７図Ｃに示す
不一致検出信号の立上りから次のフイールドの先
頭までの区間Ｍでは、Ｙ／Ｃ分離によるクロマ位
相補正が行われる。

ラツチ回路３９の出力ｅは、更にラツチ回路４
１に与えられ、フイールドパルスVD′のタイミン
グで第７図Ｆの如くラツチされる。ラツチ回路４
１の入力ｅと出力ｆとは、アンドゲート４２に与
えられ、第７図Ｇに示す出力パルスが形成され
る。このパルスｇは不一致検出信号の立上りをフ
イールドに同期して検出したところの微分パルス
である。この微分パルスｇでもつてトグルフリツ
プフロツプ４３がVD′よりも微少時間遅れたタイ
ミングで反転され、Ｖシフト制御信号ｈが形成さ
れる。この制御信号ｈは第３図のＶシフト回路３
０に送られ、前述の如く、第５図のＶ先頭パルス
Ｐ１，Ｐ２の何れかを選択するＶシフト動作が行
われる。

このように不一致検出信号を微分抽出すること
によつて不一致点を検知し、これに基いて、トグ
ルフリツプフロツプを反転することによつてＶシ
フト制御パルスを作成しているので、Ｖシフト制
御系は、Ｖシフトによるクロマ位相反転結果を再
検出するような帰還ループを構成することがな
く、画面振動のない安定なシフト動作が行われ
る。

画像のＶシフトによるOE補正系が上述の如く
オープンループになつているため、システムの電
源オン時に画像シフトによる制御に引き込むこと
ができずに、Ｙ／Ｃ分離によるクロマ位相補正が
続いてしまうことがある。このためラツチ回路３
７の出力ｄでイネーブル状態となるカウンタ４５
を設け、フイールドパルスVD′を計数している。
このカウンタ４５は256フイールド計数したとき
キヤリー出力を発生し、このキヤリー出力が微分
回路４６を通つてラツチ回路３７にクリアパルス
として与えられる。この結果、Ｖシフト制御回路
が動作可能状態にリセツトされる。

一方、NI不一致検出器２８の出力はアンドゲ
ート３５に送られる。アンドゲート３５は、OE
不一致検出器２７においてOEの一致検出があつ
て出力が低レベルになつたときのみ、その出力の
インバータ４４による反転信号でもつて開かれ
る。アンドゲート３５の出力は、OE検出系と同
様に、ラツチ回路３８において画面中央部でサン
プリングされ、これが保持されて、ラツチ回路４
０において次のフイールドの先頭で検出される。

NI不一致によるＨシフト動作は既知の如くオ
ープンループ制御になつているから、ラツチ回路
４０の出力はＨシフト制御信号として、微分及び
トグル動作の処理を行わずに第３図のメモリー２
に供給される。

本発明は、PALまたはPAL−Ｍ方式の入力ビ
デオ信号をフイールド単位の容量を有するメモリ
ー２に書き込み、これを基準ビデオ信号の同期信
号に同期して読み出すようにしたビデオ信号の処
理回路であつて、クロマ位相の不連続を検出して
これを補正する第１の補正回路６と、上記メモリ
ー２の読み出し開始点の位相を変更することによ
つてクロマ位相を補正する第２の補正回路７とを
備えている。

第１の補正回路６は、上記メモリーから読み出
されたビデオ信号から輝度信号と第１のクロマ信
号を抽出する第１の信号抽出回路１０〜１５と、
上記第１のクロマ信号とは位相反転の関係にある
第２のクロマ信号を上記メモリーから読み出され
たビデオ信号から抽出する第２の信号抽出回路１
５〜１７と、上記第１または第２のクロマ信号の
いずれか一方を選択して出力する選択回路と１８
と、上記選択回路の出力のクロマ信号と上記第１
の信号抽出回路の出力の上記輝度信号とを合成す
る合成回路（加減算器２５）と、上記メモリーか
ら読み出されたビデオ信号の１ライン単位のクロ
マ信号位相の属性と上記基準ビデオ信号の１ライ
ン単位のクロマ信号位相の属性との比較結果に基
づいて上記選択回路の選択を制御する第１の制御
回路（OE制御１９）と、上記メモリーから読み
出されたビデオ信号の２ライン単位のクロマ信号
のクロマ信号位相の属性と上記基準ビデオ信号の
２ライン単位のクロマ信号位相の属性との比較結
果に基いて上記合成回路で上記輝度信号と合成さ
れる上記クロマ信号の位相を反転制御する第２の
制御回路（NI制御回路２６）とから成り、上記
合成回路の出力のビデオ信号の上記１ライン単位
および２ライン単位のクロマ信号位相の属性が、
上記基準ビデオ信号の上記１ライン単位および２
ライン単位のクロマ信号位相の属性に一致すべく
制御するように成されている。

第２の補正回路７は、上記メモリーから読み出
されたビデオ信号の上記１ライン単位のクロマ信
号位相の属性と上記基準ビデオ信号の上記１ライ
ン単位のクロマ信号の属性との不一致の検出を上
記基準ビデオ信号の垂直同期信号に同期して行な
い、不一致の時、上記メモリーのフイールド単位
の読み出し先頭位置を指示するパルスの位相を１
ライン分シフトする第１のシフト制御回路（Ｖシ
フト制御回路２９、Ｖシフト回路３０）と、上記
メモリーから読み出されたビデオ信号の上記２ラ
イン単位のクロマ信号位相の属性と上記基準ビデ
オ信号の上記２ライン単位のクロマ信号位相の属
性とが不一致で、且つ、上記メモリーから読み出
されたビデオ信号の上記１ライン単位のクロマ信
号位相の属性と上記基準ビデオ信号の上記１ライ
ン単位のクロマ信号の属性とが一致している時の
み、上記メモリーのライン単位の読み出し先頭位
置を指示するパルスの位相をカラーサブキヤリア
の1/2周期分シフトすると共に、上記輝度信号と
合成されるクロマ信号の位相を反転制御をしない
ように上記第２の制御回路を実質的に不動作にす
る第２のシフト制御回路（Ｈシフト制御回路３
６）とから成り、上記基準ビデオ信号のフイール
ド周期単位で、上記合成回路の出力のビデオ信号
の上記１ライン単位および２ライン単位のクロマ
信号位相の属性が、上記基準ビデオ信号の上記１
ライン単位および２ライン単位のクロマ信号位相
の属性に一致すべく制御するように成されてい
る。

このため、第１の補正回路によるクロマ位相補
正では信号劣化が大であつても、第２の補正回路
に切換えることにより、画面上の信号劣化部分を
最小限にすることができる。また補正回路と切換
えが基準同期信号に同期して行われるから、第２
の補正回路が働らいたのきの画像シフトが画面内
で生ずることがなく、比較的長期にわたるクロマ
位相の不一致を目立たない状態で補正することが
できる。

【図面の簡単な説明】

第１図はPALシステムにおける各フイールド
の最初の４ラインのカラーバースト信号の位相を
示す波形図、第２図はPAL−Ｍシステムにおけ
る第１図と同様な波形図、第３図は本発明を適用
したPAL（PAL−Ｍ）用フレームシンクロナイザ
の全体のブロツク図、第４図はフレームメモリー
にビデオデータと共に記憶されるOE、NIインデ
ツクスを示すタイムチヤート、第５図は第３図の
Ｖシフト制御回路及びＨシフト制御回路による画
像シフト動作を説明する波形図、第６図は第３図
のＶシフト制御回路及びＨシフト制御回路の回路
図、第７図は第６図の動作を示すタイムチヤート
である。 なお図面に用いた符号において、２……フレー
ムメモリー、６，７……クロマ位相補正回路、１
９……OE制御回路、２６……NI制御回路、２
７，２８……不一致検出器、２９……Ｖシフト制
御回路、３６……Ｈシフト制御回路である。

Claims (1)

1. 【特許請求の範囲】 １ PALまたはPAL−Ｍ方式の入力ビデオ信号
   をフイールド単位の容量を有するメモリーに書き
   込み、これを基準ビデオ信号の同期信号に同期し
   て読み出すようにしたビデオ信号の処理回路であ
   つて、 第１の補正回路と、第２の補正回路とを備え、 上記第１の補正回路は、 上記メモリーから読み出されたビデオ信号から
   輝度信号と第１のクロマ信号を抽出する第１の信
   号抽出回路と、 上記第１のクロマ信号とは位相反転の関係にあ
   る第２のクロマ信号を上記メモリーから読み出さ
   れたビデオ信号から抽出する第２の信号抽出回路
   と、 上記第１または第２のクロマ信号のいずれか一
   方を選択して出力する選択回路と、 上記選択回路の出力のクロマ信号と上記第１の
   信号抽出回路の出力の上記輝度信号とを合成する
   合成回路と、 上記メモリーから読み出されたビデオ信号の１
   ライン単位のクロマ信号位相の属性と上記基準ビ
   デオ信号の１ライン単位のクロマ信号位相の属性
   との比較結果に基づいて上記選択回路の選択を制
   御する第１の制御回路と、 上記メモリーから読み出されたビデオ信号の２
   ライン単位のクロマ信号のクロマ信号位相の属性
   と上記基準ビデオ信号の２ライン単位のクロマ信
   号位相の属性の比較結果に基いて上記合成回路で
   上記輝度信号と合成される上記クロマ信号の位相
   を反転制御する第２の制御回路とから成り、 上記合成回路の出力のビデオ信号の上記１ライ
   ン単位および２ライン単位のクロマ信号位相の属
   性が、上記基準ビデオ信号の上記１ライン単位お
   よび２ライン単位のクロマ信号位相の属性に一致
   すべく制御するように成され、 第２の補正回路は、 上記メモリーから読み出されたビデオ信号の上
   記１ライン単位のクロマ信号位相の属性と上記基
   準ビデオ信号の上記１ライン単位のクロマ信号の
   属性との不一致の検出を上記基準ビデオ信号の垂
   直同期信号に同期して行ない、不一致の時、上記
   メモリーのフイールド単位の読み出し先頭位置を
   指示するパルスの位相を１ライン分シフトする第
   １のシフト制御回路と、 上記メモリーから読み出されたビデオ信号の上
   記２ライン単位のクロマ信号位相の属性と上記基
   準ビデオ信号の上記２ライン単位のクロマ信号位
   相の属性とが不一致で、且つ、上記メモリーから
   読み出されたビデオ信号の上記１ライン単位のク
   ロマ信号位相の属性と上記基準ビデオ信号の上記
   １ライン単位のクロマ信号の属性とが一致してい
   る時のみ、上記メモリーのライン単位の読み出し
   先頭位置を指示するパルスの位相をカラーサブキ
   ヤリアの1/2周期分シフトすると共に、上記輝度
   信号と合成されるクロマ信号の位相を反転制御を
   しないように上記第２の制御回路を実質的に不動
   作にする第２のシフト制御回路とから成り、 上記基準ビデオ信号のフイールド周期単位で、
   上記合成回路の出力のビデオ信号の上記１ライン
   単位および２ライン単位のクロマ信号位相の属性
   が、上記基準ビデオ信号の上記１ライン単位およ
   び２ライン単位のクロマ信号位相の属性に一致す
   べく制御するように成されていることを特徴とす
   るビデオ信号の処理回路。