JPH0341491Y2 - - Google Patents

Description

【考案の詳細な説明】 Ａ 産業上の利用分野 本考案は実装回路に関し、特に高い周波数の信
号を処理する電子機器に適用して好適なものであ
る。

Ｂ 考案の概要 本考案は、多層絶縁層を有する実装回路におい
て、各層の配線パターンを外部回路に接続するた
めの端子部間にコンデンサ素子を形成することに
より、外部回路への不要輻射電波の発生を抑制す
るようにしたものである。

Ｃ 従来の技術 電子機器において各回路を構成する実装回路
は、従来、プリント基板上にIC（集積回路）、コ
イル素子、コンデンサ素子などの部品をマウント
した構成のものが多用されており、プリント基板
については、電子機器の軽薄短小化傾向に伴つ
て、軽薄短小化する工夫がされている。ここで軽
薄短小化の語は、できるだけ重量を軽くし、厚さ
を薄くして、長さを短くし、大きさを小さくする
ことを表わしている。

例えば電子機器として、CCD（charge coupled
device）カメラを考えた場合、カメラの使いやす
さの観点から軽薄短小化が進められており、カメ
ラ内部において信号を処理するための回路もでき
るだけ軽薄短小化する工夫が進められている。

Ｄ 考案が解決しようとする問題点 ところでCCDカメラは、各画素から映像信号
を得る際に、パルス信号処理技術を用いるように
なされているのに対して、解像度を上げるため
に、画素数を多くすることが考えられており、こ
のようにした場合には、CCDアレイを駆動する
ためにかなりの高い周波数のクロツクパルスを用
いる必要がある。

ところでクロツク周波数が高くなると（例えば
数10〔MHz〕程度にまでなると）、CCDアレイを
駆動する信号を処理するためのIC回路相互間を
接続するパターン配線部分から、不要輻射電波が
輻射することを避け得なくなる。

例えば第５図に示すように、２つのIC１及び
２間を配線パターン３Ａ〜３Ｄによつて接続する
場合を考えると、配線パターン３Ａ〜３Ｄの長さ
が長くなると、これに応じて配線パターン３Ａ〜
３Ｄのインダクタンスが大きくなるために不要輻
射が発生し易くなる。そして不要輻射電波の強さ
は、IC１及び２間において授受される信号の周
波数が高くなればこれに応じて増大し、これが外
部回路に悪影響を与えるおそれがある。

この問題を解決する方法として従来、第６図Ａ
に示すように、IC１及び２間の配線パターン３
Ａ〜３Ｄに直列にコイル素子Ｌ１を介挿すると共
に、その一端及びアース間にコンデンサ素子Ｃ１
を接続する構成が採用されている。この構成は、
配線パターン３Ａ〜３Ｄを流れる高い周波数の信
号成分の通過をコイル素子Ｌ１によつて妨げると
共に、コンデンサ素子Ｃ１を通じてアースに流す
ことにより、配線パターン３Ａ〜３Ｄから不要輻
射電波を発生させないようにするものである。

また第６図Ａの構成に代えて、第６図Ｂに示す
ように、コイル素子を介挿せずに、コンデンサ素
子Ｃ２だけを配線パターン３Ａ〜３Ｄ及びアース
間に接続する構成が用いられている。

ところが第６図の構成を用いると、IC１及び
２に対する外付部品としてコイル素子Ｌ１，Ｃ１
又はＣ２を配線基板上にマウントする必要があ
り、その分プリント基板上にマウントすべき部品
点数が多くなるために、プリント基板を軽薄短小
化する際にこれを制限する条件にると共に、組立
作業も煩雑になる問題がある。

例えば第６図Ａに対応させて第７図Ａに示すよ
うに、配線パターン３Ａ〜３Ｄを構成する導電性
パターン１１の間に、コイル素子Ｌ１及びコンデ
ンサ素子Ｃ１を接続すると共に、コンデンサ素子
Ｃ１の一端をアースを形成する導電性パターン１
２に接続するために、各素子及び配線パターン１
１〜１３を電気的に接続し、かつ機械的にプリン
ト配線基板上に支持するために、ランド１３Ａ，
１３Ｂ，１４Ａ，１４Ｂやスルーホールなどを形
成しなければならない等の問題がある。

また第６図Ｂに対応させて第７図Ｂに示すよう
に、配線パターン３Ａ〜３Ｄを形成する導電性パ
ターン１１にコンデンサ素子Ｃ２を電気的に接続
し、かつ機械的に支持するために、ランド１５
Ａ，１５Ｂを設ける必要がある。

このようにすると、プリント配線基板上にコイ
ル素子Ｌ１、コンデンサ素子Ｃ１，Ｃ２を設ける
ための平面的なスペースを用意しなければならな
いから、この分、配線基板の大きさが大きくなる
ことを避け得ない。この問題は、高い周波数の信
号が通る配線パターンの数が増えれば増えるほど
無視し得なくなる。

本考案は以上の点を考慮してなされたもので、
配線パターンから不要輻射電波を輻射させないよ
うにするにつき、コンデンサ素子をIC内部に形
成させることにより、プリント基板の平面的な面
積を大きくしないで済むようにした実装回路を提
案しようとするものである。

Ｅ 問題点を解決するための手段 かかる問題点を解決するため本考案において
は、複数の絶縁層１１，１４を積層し、各絶縁層
１１，１４の対向する表面に配線パターン１２Ａ
〜１２Ｄ、１３Ａ〜１３Ｃ、１５を形成してなる
実装回路において、各絶縁層１１，１４の配線パ
ターンのうち当該配線パターンを外部回路に接続
するための端子部１２Ａ，１３Ａ，１５を、絶縁
層１１，１４を挟んで互いに重なり合う位置に設
けることにより、端子部１２Ａ，１３Ａ，１５間
にコンデンサ素子を形成し、これにより、配線パ
ターンを介して処理されている高い周波数の信号
成分を、コンデンサ素子Ｃ１，Ｃ２を通じてアー
スに落とすことにより、外部回路への不要輻射電
波の発生を抑制するようにする。

Ｆ 作用 絶縁層１１，１４の各表面に形成された配線パ
ターンのうち、外部回路に接続するための端子部
１２Ａ，１３Ａ，１５を絶縁層１１，１４を挟ん
で互いに重なり合う位置に設けるようにしたこと
により、端子部１２Ａ，１３Ａ，１５間にコンデ
ンサ素子Ｃ１，Ｃ２を形成することができ、この
コンデンサ素子Ｃ１，Ｃ２を通じて実装回路内部
において処理されている高い周波数の信号成分
が、当該コンデンサ素子Ｃ１，Ｃ２を通じてアー
スに落とされることにより、外部回路に対する不
要輻射電波の発生を有効に抑制し得る。

かくするにつき、実装回路内部にコンデンサ素
子Ｃ１，Ｃ２を形成できることにより、端子部１
２Ａ，１３Ａ，１５を外部回路に接続するための
構成を一段と簡易化し得ることにより、軽薄短小
化を一段と促進し得る実装回路を得ることができ
る。

Ｇ 実施例 以下図面について本考案の一実施例を詳述す
る。

第１図は実装回路の要部を示し、第１の絶縁層
としてセラミツク材料でなるベース基板１１を有
し、その上側表面に、信号用配線パターン１２Ａ
〜１２Ｄが形成され、また下側表面に信号用又は
電源用配線パターン１３Ａが及び信号用配線パタ
ーン１３Ｂ，１３Ｃが形成されている。

ベース基板１１の下側表面には、これに積層す
るように絶縁層１４が形成され、その下側表面に
アース用配線パターン１５が形成されている。こ
こで絶縁層１４としては、セラミツク材料（ε＝
７〜９程度）、高誘電材料（ε＝200程度）、ガラ
ス材料（ε＝30〜200程度）を用いる。

かくしてベース基板１１の表側及び裏側に、立
体的に配線パターンを形成してなる実装回路本体
を構成することができ、ベース基板１１の上側表
面に形成された信号用配線パターン１２Ａ〜１２
Ｄを用いて回路部品すなわちIC、抵抗素子、コ
ンデンサ素子などをマウントすることにより、全
体として立体構造の実装回路を得ることができ
る。

以上の構成に加えて、ベース基板１１の端部に
形成されている配線パターン１２Ａ，１３Ａ，１
５は、外部回路に対して端子部を構成している。

信号用配線パターン１２Ａ、電源用配線パター
ン１３Ａ、アース用配線パターン１５には、第２
図に示すように、リード板２１，２２，２３が設
けられ、これらリード板２１，２２，２３がベー
ス基板１１及び絶縁層１４の右端面上に沿い、か
つ遊端部が下方に突出するように付着され、各リ
ード板２１，２２，２３の上端部が対応する信号
用配線パターン１２Ａ、電源用配線パターン１３
Ａ、アース用配線パターン１５にそれぞれボンデ
イングされている。

なお実際上はこの構成の実装回路は、合成樹脂
材料によつて被覆されてリード板２１〜２３が外
部に突出するように成形されている。

信号用配線パターン１２Ａ、電源用配線パター
ン１３Ａ、アース用配線パターン１５のリード板
２１，２２，２３がボンデイングされている端部
には、第２図及び第３図に示すように、比較的幅
の広いランドが形成され、信号用配線パターン１
２Ａのランドが、アース用配線パターン１５のラ
ンドと重なり合うような位置に対向して設けら
れ、また電源用配線パターン１３Ａのランドがア
ース用配線パターン１５のランドに互いに重なり
合うように対向して配線されている。

かくして信号用配線パターン１２Ａのランド及
びアース用配線パターン１５のランドは、相互間
にベース基板及び絶縁層１４を挟んで互いは対向
することによつてコンデンサ素子が形成され、ま
た電源用配線パターン１３Ａが絶縁層１４を介し
てアース用配線パターン１５に対向することによ
つてコンデンサ素子が形成される。

この実施例の場合、信号用配線パターン１２Ａ
及び１２Ｂ間にコイル素子３１が接続され（第１
図）、かくして信号用配線パターン１２Ｂからコ
イル素子３１側を見たとき、第６図Ａについて上
述したと同様にして、コイル素子３１と、信号用
配線パターン１２Ａ及びアース用配線パターン１
５間に形成されたコンデンサ素子を通じてアース
に接続されるような電気的等価回路を形成してい
る。また同様にして電源用配線パターン１３Ａ側
からアース用配線パターン１５を見れば、第６図
Ｂについて上述したと同様にして、電源用配線パ
ターン１３Ａが、この電源用配線パターン１３Ａ
及びアース用配線パターン１５間に形成されてい
るコンデンサ素子を通じてアースに接続されるよ
うな電気的等価回路をもつことになる。

第１図〜第３図の構成によれば、信号用配線パ
ターン１２Ａから導出されたリード板２１、電源
用配線パターン１３Ａから導出されたリード板２
２、アース用配線パターン１５から導出されたリ
ード板２３を、それぞれ外部回路に接続すれば、
第６図Ａ及びＢについて上述したと同様にしてリ
ード板２１及び２３間に信号用配線パターン１２
Ａ及びアース用配線パターン１５によつて形成さ
れたコンデンサ素子がリード板２１及びアース間
に接続されたと同様の電気的等価回路をもつこと
になり、また同様にして電源用配線パターン１３
Ａ及びアース用配線パターン１５間に形成された
コンデンサ素子がリード板２２及び２３間に接続
されたと同様の電気的等価回路をもつことにな
る。

従つて実装回路内において信号用配線パターン
１２Ａが接続されている回路において、高い周波
数の信号が処理されているとき、信号用配線パタ
ーン１２Ａ及びリード板２１を通じて当該信号処
理系が外部回路に接続される際に、リード板２１
が実装回路内に形成されたコンデンサ素子を通じ
てアースにされることにより、当該高い周波数の
クロツク成分がこのコンデンサ素子を通じてアー
スに直接結合されることにより、外部回路に当該
クロツク信号成分が、不要輻射電波として輻射さ
れるおそれを末然に防止し得る。

同様にして電源用配線パターン１３Ａから導出
されているリード板２３を外部電源回路に接続し
たとき、実装回路の内部で使用されている高い周
波数のクロツク信号成分は、当該コンデンサ素子
を通じてアースされてしまうので、外部に不要輻
射電波を輻射するおそれを未然に防止し得る。

かくするにつき、実装回路内におけるリード板
の接続箇所に、アースに接続されたコンデンサ素
子を形成するようにしたことにより、第６図Ａ及
びＢについて上述したように、外付部品としてコ
ンデンサ素子を接続する必要がなくなるので、こ
の分、実装回路周りの構成を一段と簡易小型化し
得る。

第４図は本考案の他の実施例を示すもので、こ
の場合は、ベース基板１１の下側表面にアース用
配線パターン１５が形成されるのに対して、これ
を覆うように形成された絶縁層１４の下側表面に
電源用配線パターン１３Ａ、及び信号用配線パタ
ーン１３Ｂ、１３Ｃが形成されている。かくして
第１図について上述した実施例と比較して、第４
図の場合には、下側表面に露出しているアース用
配線パターンをベース基板１１の下側表面に埋め
込むように形成するのに対して、第１図の場合に
は埋め込まれていた配線パターン１３Ａ，１３
Ｂ，１３Ｃを絶縁層１４の下側面に露出するよう
にした点が異なるように構成されている。

このようにしても第１図について上述したと同
様にして、外部回路に接続される端子が接続され
ている配線パターンのランド部に、一端をアース
されたコンデンサ素子が形成されることにより、
このコンデンサ素子を通じて内部で使用されてい
るクロツク信号を直接アースに落とすことができ
ることにより、内部に不要輻射電波を輻射させな
いようにし得る。

なお第４図の実施例の場合には、ベース基板１
１、アース用配線パターン１５、絶縁層１４の厚
味を貫通するように導電性接続部３２及び３３を
形成することにより、ベース基盤１１の上側表面
に形成された配線パターンと、絶縁層１４の下側
表面に形成された配線パターン間を、接続部３
２，３３によつてコンパクトに接続することがで
きる。

ここで接続部材３２は、厚味を貫通して形成さ
れた通孔３４内にアース用配線パターン１５を電
気的に接続しない状態で接続されている。これに
対して接続部材３３は、例えばスルーホールとし
てベース基盤１１、アース用配線パターン１５、
絶縁層１４の厚味を貫通して形成されたスルーホ
ールの内面にメツキされた導電性材料によつて形
成され、かくして配線パターン１３Ｂから配線パ
ターン１５に電気的に接続されると共に、配線パ
ターン１２Ｂが同様にしてアース用配線パターン
１５に接続される。

なお上述の実施例においては、絶縁層が２層の
実装回路に本考案を適用したが、３層以上であつ
ても上述の場合と同様の効果を得ることができ
る。

Ｈ 考案の効果 以上のように本考案によれば、実装回路の内部
配線パターンを外部回路に接続する端子部によつ
て、一端がアースされたコンデンサ素子を形成す
るようにしたことにより、不要輻射電波の輻射を
未然に防止し得る実装回路を容易に得ることがで
き、かくするにつき、外部への接続端子周りの構
成を従来の場合と比較して格段的に簡易化し得
る。

【図面の簡単な説明】

第１図は本考案による実装回路に示す縦断面
図、第２図はその外部端子周りの構成を示す斜視
図、第３図は端子部を構成するランド部の配置構
成を示す略線図、第４図は本考案の他の実施例を
示す縦断面図、第５図は従来のIC相互間の接続
方法を示すブロツク図、第６図は不要輻射電波の
抑制手段の原理を示す電気的等価回路図、第７図
はその実装構成を示す斜視図である。 １１…ベース基板、１２Ａ〜１２Ｄ…信号配線
パターン、１３Ａ…電源用配線パターン、１３
Ｂ，１３Ｃ…信号用配線パターン、１４…絶縁
層、１５…アース用配線パターン、３１…コイル
素子、２４…IC、２１〜２３…リード板。

Claims (1)

1. 【実用新案登録請求の範囲】 複数の絶縁層を積層し、各絶縁層の対向する表
   面に配線パターを形成してなる実装回路におい
   て、 上記各絶縁層の配線パターンのうち当該配線パ
   ターンを外部回路に接続するための端子部を、上
   記絶縁層を挾んで互いに重なり合う位置に設ける
   ことにより、上記端子部間にコンデンサ素子を形
   成し、 これにより、上記配線パターンを介して処理さ
   れている高い周波数の信号成分を、上記コンデン
   サ素子を通じてアースに落すことにより、上記外
   部回路への不要輻射電波の発生を抑制するように
   した ことを特徴とする実装回路。