JPH0340987B2 - - Google Patents
Info
- Publication number
- JPH0340987B2 JPH0340987B2 JP57032408A JP3240882A JPH0340987B2 JP H0340987 B2 JPH0340987 B2 JP H0340987B2 JP 57032408 A JP57032408 A JP 57032408A JP 3240882 A JP3240882 A JP 3240882A JP H0340987 B2 JPH0340987 B2 JP H0340987B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- logical value
- devices
- transmitting
- receiving section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 16
- 230000000295 complement effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
- H04L25/491—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、アース系の異なる２つの装置の間の
デイジタル信号伝送方式に関するものである。
デイジタル信号伝送方式に関するものである。
従来、２つの装置の間をケーブルで接続してデ
イジタル信号を伝送する場合、耐雑音性に優れた
方式として平衡伝送方式が用いられている。平衡
伝送方式の構成は第１図に示すように装置(A)１側
の送信部のケーブルドライバ素子１０、装置(B)２
側の受信部の終端抵抗２２、ケーブルレシーバ素
子２０、及びこれらを接続する平衡伝送ケーブル
３からなつており、場合によつては更にコモン・
モード・チヨーク２１を設けてケーブルに混入す
る雑音の同相成分を除去している。このような構
成において、雑音対策等から各装置のアース系を
別系統としたい場合がある。このとき一方の装置
のアース電位EA、EBが変動すると、両装置のア
ース間に電位差を生じてケーブル両端のドライバ
出力、レシーバ入力各部にバイアスがかかるため
雑音に対する余裕が減じ、誤動作につながり易く
なるという問題を生ずる。この欠点に対する解決
策の１つは両装置を直流的に分離することであ
り、既存の実現方法にはホトカプラやトランスを
用いたものがある。このうち前者は長期間にわた
つて高い信頼性を維持する素子が得られない難点
があり、一方後者では信号の直流成分を抑圧した
信号形式を選ぶことが必要になると共に、アース
雑音等に起因するビツト誤りへの対策が望まれ
る。
イジタル信号を伝送する場合、耐雑音性に優れた
方式として平衡伝送方式が用いられている。平衡
伝送方式の構成は第１図に示すように装置(A)１側
の送信部のケーブルドライバ素子１０、装置(B)２
側の受信部の終端抵抗２２、ケーブルレシーバ素
子２０、及びこれらを接続する平衡伝送ケーブル
３からなつており、場合によつては更にコモン・
モード・チヨーク２１を設けてケーブルに混入す
る雑音の同相成分を除去している。このような構
成において、雑音対策等から各装置のアース系を
別系統としたい場合がある。このとき一方の装置
のアース電位EA、EBが変動すると、両装置のア
ース間に電位差を生じてケーブル両端のドライバ
出力、レシーバ入力各部にバイアスがかかるため
雑音に対する余裕が減じ、誤動作につながり易く
なるという問題を生ずる。この欠点に対する解決
策の１つは両装置を直流的に分離することであ
り、既存の実現方法にはホトカプラやトランスを
用いたものがある。このうち前者は長期間にわた
つて高い信頼性を維持する素子が得られない難点
があり、一方後者では信号の直流成分を抑圧した
信号形式を選ぶことが必要になると共に、アース
雑音等に起因するビツト誤りへの対策が望まれ
る。
本発明の目的は、上記の欠点を解決し、耐雑音
性に優れたデイジタル信号伝送を簡潔な回路構成
で実現することにある。
性に優れたデイジタル信号伝送を簡潔な回路構成
で実現することにある。
本発明の要点は、アース系の分離用にトランス
を用い、送信部にPM符号化回路を設けて直流成
分を抑圧した平衡伝送を実現すると共に、受信部
の信号再生監視回路でPM符号のもつ補数関係を
監視し、誤り検出時に復号デイジタル信号を安全
側の論理値に変換することにある。
を用い、送信部にPM符号化回路を設けて直流成
分を抑圧した平衡伝送を実現すると共に、受信部
の信号再生監視回路でPM符号のもつ補数関係を
監視し、誤り検出時に復号デイジタル信号を安全
側の論理値に変換することにある。
以下本発明による伝送方式の詳細を説明する。
第２図は本発明におけるデイジタル伝送の構成
例を示す図である。
例を示す図である。
第２図において、アース系の異なる２つの装置
(A)１、(B)２に対し、送信部のケーブルドライバ素
子１０の後位及び受信部のケーブルレシーバ素子
２０の前位にトランス３１，３２を設けてアース
電位EA、EBを分離し、各素子の雑音余裕低下を
防ぐ。更に、ケーブルドライバ素子１０の前位に
は排他的論理和素子１１、クロツクパルス作成部
１２及びフリツプフロツプ１３を設け、デユーテ
イ50％のクロツクパルスを用いて第３図のように
補数論理値を付加する。これによりデイジタル信
号は「01」または「10」に２ビツトからなるPM
（位相変調）符号に変換され、直流成分が抑圧さ
れるのでトランス３１，３２、ケーブル３を介し
た平衡伝送が可能となる。なお、送信部におい
て、１４は電流制限用の抵抗を示す。受信部では
２ビツトのうち一方のみを抽出することにより容
易にデイジタル信号を再生することができる。
(A)１、(B)２に対し、送信部のケーブルドライバ素
子１０の後位及び受信部のケーブルレシーバ素子
２０の前位にトランス３１，３２を設けてアース
電位EA、EBを分離し、各素子の雑音余裕低下を
防ぐ。更に、ケーブルドライバ素子１０の前位に
は排他的論理和素子１１、クロツクパルス作成部
１２及びフリツプフロツプ１３を設け、デユーテ
イ50％のクロツクパルスを用いて第３図のように
補数論理値を付加する。これによりデイジタル信
号は「01」または「10」に２ビツトからなるPM
（位相変調）符号に変換され、直流成分が抑圧さ
れるのでトランス３１，３２、ケーブル３を介し
た平衡伝送が可能となる。なお、送信部におい
て、１４は電流制限用の抵抗を示す。受信部では
２ビツトのうち一方のみを抽出することにより容
易にデイジタル信号を再生することができる。
受信部においては誤り保護回路２５が設置され
る。上記の符号をトランス３２、終端抵抗２２を
介してケーブルレシーバ素子２０で受信した後、
２つのフリツプフロツプ２３，２４に２相のクロ
ツクパルスで各ビツトをセツトする。このときの
タイミング関係を第４図に示す。第４図で相ク
ロツクパルスは第１のビツトをフリツプフロツプ
２３にセツトし、相クロツクパルスは補数であ
る第２ビツトを他のフリツプフロツプ２４にセツ
トする。これらフリツプフロツプ２３，２４の後
位の回路２５では２つの値が互いに補数関係にあ
ることを監視し、正常時には第１のフリツプフロ
ツプ２３の値を受信デイジタル信号として後段に
伝える。一方、雑音混入時により伝送信号が一時
的に擾乱を受けると上述の補数関係が成り立たな
くなり、２つのフリツプフロツプ２３，２４の出
力は「０」と「０」、または「１」と「１」にな
る。誤り保護回路２５ではこの組合せを検出する
と受信信号の代わりに固定論理値を後段に出力す
る。この固定値としては、装置Ａ、Ｂを含むシス
テムがフエイル・セーフとなるような値を選んで
回路構成時に設定しておくものとする。
る。上記の符号をトランス３２、終端抵抗２２を
介してケーブルレシーバ素子２０で受信した後、
２つのフリツプフロツプ２３，２４に２相のクロ
ツクパルスで各ビツトをセツトする。このときの
タイミング関係を第４図に示す。第４図で相ク
ロツクパルスは第１のビツトをフリツプフロツプ
２３にセツトし、相クロツクパルスは補数であ
る第２ビツトを他のフリツプフロツプ２４にセツ
トする。これらフリツプフロツプ２３，２４の後
位の回路２５では２つの値が互いに補数関係にあ
ることを監視し、正常時には第１のフリツプフロ
ツプ２３の値を受信デイジタル信号として後段に
伝える。一方、雑音混入時により伝送信号が一時
的に擾乱を受けると上述の補数関係が成り立たな
くなり、２つのフリツプフロツプ２３，２４の出
力は「０」と「０」、または「１」と「１」にな
る。誤り保護回路２５ではこの組合せを検出する
と受信信号の代わりに固定論理値を後段に出力す
る。この固定値としては、装置Ａ、Ｂを含むシス
テムがフエイル・セーフとなるような値を選んで
回路構成時に設定しておくものとする。
以上説明したように本発明によれば、アース系
の異なる装置間のデイジタル信号伝送方式として
雑音耐力に優れた構成が実現され、かつその回路
は１つの信号線当り４〜５個の集積回路およびト
ランスで容易に構成することが可能となる。
の異なる装置間のデイジタル信号伝送方式として
雑音耐力に優れた構成が実現され、かつその回路
は１つの信号線当り４〜５個の集積回路およびト
ランスで容易に構成することが可能となる。
第１図は従来の平衡伝送の構成例を示す概略
図、第２図は本発明による装置間伝送方式の１構
成例を示す概略図、第３図は送信部における補数
付加を示すタイミング図、第４図は受信部での信
号抽出を示すタイミング図である。 １：装置Ａ、２：装置Ｂ、３：平衡伝送用ケー
ブル、１０：ケーブルドライバ素子、１１：排他
的論理和素子、１２：クロツクパルス作成部、１
３，２３，２４：フリツプフロツプ、１４：電流
制限抵抗、２０：ケーブルレシーバ素子、２２：
終端抵抗、２５：誤り保護回路、３１，３２：ト
ランス。
図、第２図は本発明による装置間伝送方式の１構
成例を示す概略図、第３図は送信部における補数
付加を示すタイミング図、第４図は受信部での信
号抽出を示すタイミング図である。 １：装置Ａ、２：装置Ｂ、３：平衡伝送用ケー
ブル、１０：ケーブルドライバ素子、１１：排他
的論理和素子、１２：クロツクパルス作成部、１
３，２３，２４：フリツプフロツプ、１４：電流
制限抵抗、２０：ケーブルレシーバ素子、２２：
終端抵抗、２５：誤り保護回路、３１，３２：ト
ランス。
Claims (1)
- 【特許請求の範囲】 １ アース系の異なる２つの装置の送信部にPM
符号化回路を、受信部にPM復合化回路を設ける
と共に、送信部および受信部の両方または一方に
トランスを設けて装置間を直流的に分離して該装
置間を接続し、２値符号列からなる伝送データを
PM符号にて伝送する装置間伝送方式において、 前記PM符号化回路は、１データビツトを送信
する期間を第１の期間および第２の期間に分離
し、該第１の期間には前記伝送データのデータビ
ツトと同一の論理値を送信し、該第２の期間には
該第１の期間に送信した論理値の補数値を送信す
る手段を有し、 前記PM復号化回路は、受信した該第１の期間
の論理値または該２の期間の論理値の何れかによ
り前記伝送データを復号化する手段と、受信した
該第１の期間の論理値と該２の期間の論理値の補
数関係からPM符号の正常性を監視する手段を有
することを特徴とする装置間伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240882A JPS58151154A (ja) | 1982-03-03 | 1982-03-03 | 装置間伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3240882A JPS58151154A (ja) | 1982-03-03 | 1982-03-03 | 装置間伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58151154A JPS58151154A (ja) | 1983-09-08 |
| JPH0340987B2 true JPH0340987B2 (ja) | 1991-06-20 |
Family
ID=12358119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3240882A Granted JPS58151154A (ja) | 1982-03-03 | 1982-03-03 | 装置間伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58151154A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0683196B2 (ja) * | 1984-03-26 | 1994-10-19 | 株式会社日立製作所 | 位相差吸収伝送方式 |
| EP0367830A4 (en) * | 1988-02-29 | 1993-04-07 | Kabushiki Kaisha Komatsu Seisakusho | Series control unit and method of control |
| DE102010028817A1 (de) * | 2010-05-10 | 2011-11-10 | Semikron Elektronik Gmbh & Co. Kg | Verfahren zur Übertragung eines binären Signals über eine Übertragerstrecke |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5172201A (en) * | 1974-10-16 | 1976-06-22 | Northern Electric Co | 2 senshikizennijudeetadensohoho oyobi sochi |
| JPS5435444A (en) * | 1977-08-19 | 1979-03-15 | Air Preheater | Rotary regenerative heat exchanger |
| JPS5654146A (en) * | 1979-10-09 | 1981-05-14 | Matsushita Electric Works Ltd | Noise detection circuit |
-
1982
- 1982-03-03 JP JP3240882A patent/JPS58151154A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5172201A (en) * | 1974-10-16 | 1976-06-22 | Northern Electric Co | 2 senshikizennijudeetadensohoho oyobi sochi |
| JPS5435444A (en) * | 1977-08-19 | 1979-03-15 | Air Preheater | Rotary regenerative heat exchanger |
| JPS5654146A (en) * | 1979-10-09 | 1981-05-14 | Matsushita Electric Works Ltd | Noise detection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58151154A (ja) | 1983-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6389063B1 (en) | Signal transmission apparatus using an isolator, modem, and information processor | |
| US4392226A (en) | Multiple source clock encoded communications error detection circuit | |
| JPS60149247A (ja) | ２進デ−タ伝送方法 | |
| US4663767A (en) | Optical data bus having a statistical access method | |
| EP0795960A2 (en) | Integrated circuit employing quantized feedback | |
| US6396877B1 (en) | Method and apparatus for combining serial data with a clock signal | |
| EP0276445B1 (en) | Method and apparatus for detecting transient errors | |
| JPH11196136A (ja) | アイソレータを用いた信号伝送装置及びモデム並びに情報処理装置 | |
| US3924068A (en) | Low distortion receiver for bi-level baseband PCM waveforms | |
| US4503546A (en) | Pulse signal transmission system | |
| JPH0340987B2 (ja) | ||
| EP0275411A2 (en) | Process for the radio broadcasting of digital signals, particularly of computer programs and data, and process and apparatus for the reception of said signals | |
| EP0299251B1 (en) | Communication filter | |
| EP0284164B1 (en) | Decoding unit for CMI-encoded signals | |
| EP0281313B1 (en) | Digital receive filter circuit | |
| JPS6222293B2 (ja) | ||
| US4283789A (en) | Data transmission method and devices for practicing said method | |
| US6928158B1 (en) | Transmission of a clock by a capacitive isolating barrier | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| JP2834246B2 (ja) | 相関符号伝送システム | |
| EP0534180A2 (en) | MSK signal demodulating circuit | |
| JPH0141056B2 (ja) | ||
| JPH0528547B2 (ja) | ||
| JP3270572B2 (ja) | フレーム信号伝送システム | |
| JPS60200636A (ja) | 位相差吸収伝送方式 |