JPH0340674A

JPH0340674A - ドットマトリクス表示装置

Info

Publication number: JPH0340674A
Application number: JP17585489A
Authority: JP
Inventors: Tadashi Kubota; 正久保田; Seiji Nakai; 誠治中井
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-07-07
Filing date: 1989-07-07
Publication date: 1991-02-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、例えばｆ＆晶表示素子などを使ったドツトマ
トリクス表示器を用いて画像を表示するドツトマトリク
ス表示装置に関するものである。

従来の技術近年、例えば液晶表示素子などを使ったドツトマトリク
ス表示装置は、テレビジョン信号等の映像信号を受信し
表示する表示装置として注目されている。

以下図面を参照しながら、上述した従来のドツトマトリ
クス表示装置の一例について説明する。

第３１図は従来のドツトマトリクス表示装置の構成図を
示すものである。第３１図において、ｌは映像信号およ
びドツトクロックＤｃｌｋ及び水平同期信号Ｈｓに接続
される信号電極駆動回路、２は水平同期信号Ｉｓおよび
垂直同期信号Ｖｓに接続される走査電極駆動回路、３は
ドツトマトリクス表示器、４は共通電圧発生回路である
。

また、第３２図は第３１図中の信号電極駆動回路１の内
部構成図で、１１は信号シフトレジスタ、１２はライン
メモリ、１３は信号電極ドライバである。第３３図は第
３１図中の走査電極駆動回路２の内部構成図で、１４は
カウンタ、１５はデコーダ、１６は走査電極ドライバで
ある。

以上のように構成されたドツトマトリクス表示装置につ
いて、以下その動作について第３１図、第３２図、およ
び第３３図を用いて説明する。

まず、信号電極駆動回路ｌにおいて、入力された映像信
号はドツトクロックＤｃｌｋを用いて信号シフトレジス
タ１１で直並列変換され、その出力はラインメモリ１２
で水平同期信号Ｈｓを用いて水平走査単位で記憶され、
信号電極ドライバ１３を介してドツトマトリクス表示器
３の信号電極へ出力される。

また、走査電極駆動回路２において、水平同期信号Ｈｓ
及び垂直同期信号Ｖｓを用いて水平走査線を１垂直表示
期間単位でカウンタ１４で計数し、その出力をデコーダ
１５にてデコードし、走査電極ドライバ１６を介してド
ツトマトリクス表示器３の走査電極へ出力される。共通
電圧発生回路４は、例えばドツトマトリクス表示器３が
液晶表示素子で構成された場合に各素子に対して基準と
なる共通の電位を発生する回路で、水平同期信号Ｈｓも
しくは垂直同期信号Ｖｓに同期して動作する。（例えば
「テレビジョン学会誌」第４２巻第１号２３〜２９ペー
ジ）発明が解決しようとする課題しかしながら上記のような構成では、例えばドツトマト
リクス表示器の表示素子の位置的ばらつき、すなわち、
表示画面に対して上下左右で特性が異なるために輝度の
ばらつきが生じるという課題を有していた。

また、ドツトマトリクス表示器に表示される映像を、光
源を用いて透過させて映像を表示したり、反射させて映
像を表示したりする場合、その光源からの光量はドツト
マトリクス表示器の表示画面に対し均一ではなく表示画
面の位置に依存し、透過もしくは反射させ表示した映像
に輝度のばらつきが生じるという課題を有していた。

本発明は、上記課題に鑑み、表示画面を水平方向及び垂
直方向に対して画面分割し、分割されたブロックごとに
映像信号の補正もしくはドツトマトリクス表示器の共通
電圧の制御Ｂを行なうことにより、表示される映像に輝
度ばらつきのないドツトマトリクス表示装置を′提供す
るものである。

課題を解決するための手段上記課題を解決するために本発明のドツトマトリクス表
示装置は、表示する画面を分割したブロックごとに信号
を出力する分割制御回路であって、ドツトクロックを計
数することで水平ドツト位置を示す信号を出力するドツ
トカウンタと、ドツトカウンタに接続され水平分割位置
を示す信号を出力する水平分割位置メモリと、水平同期
信号を計数することで垂直ライン位置を示す信号を出力
するラインカウンタと、ラインカウンタに接続され垂直
分割位置を示す信号を出力する垂直分割位置メモリとか
ら成り、水平分割位置メモリの出力信号と垂直分割位置
メモリの出力信号とがその出力となるよう構成された分
割制御回路もしくは、ドツトクロックを計数することで
水平ドツト位置を示す信号を出力するドツトカウンタと
、ドツトカウンタに接続され水平分割位置を示す信号を
出力する水平分割位置メモリと、水平同期信号を計数す
ることで垂直ライン位置を示す信号を出力するラインカ
ウンタと、ラインカウンタに接続され垂直分割位置を示
す信号を出力する垂直分割位置メモリと、水平分割位置
メモリと垂直分割位置メモリに接続されブロックごとに
変換テーブルのアドレスを出力するテーブルアドレス発
生メモリとからなり、テーブルアドレス発生メモリの出
力がその出力となるよう構成された分割制御回路と、映
像信号をディジタル信号に変換するＡ／Ｄ変換器と、Ａ
／Ｄ変換器と分割制御回路に接続される変換テーブルと
、変換テーブルに接続されアナログ信号に変換するＤ／
Ａ変換器と、Ｄ／Ａ変換器に接続されドツトクロックお
よび水平同期信号を入力し信号電極を駆動する信号を出
力する信号電極駆動回路と、水平同期信号および垂直同
期信号を入力し走査電極を駆動する信号を出力する走査
電極駆動回路と、走査電極駆動回路と信号電極駆動回路
に接続されるドツトマトリクス表示器とで構成されるも
のである。

また、上記課題を解決するために本発明のドツトマトリ
クス表示装置は、表示する画面を分割したブロックごと
に信号を出力する分割制御回路であって、ドツトクロッ
クを計数することで水平ドツト位置を示す信号を出力す
るドツトカウンタと、ドツトカウンタに接続され水平分
割位置を示す信号を出力する水平分割位置メモリと、水
平同期信号を計数することで垂直ライン位置を示す信号
を出力するラインカウンタと、ラインカウンタに接続さ
れ垂直分割位置を示す信号を出力する垂直分割位置メモ
リと、水平分割位置メモリと垂直分割位置メモリに接続
されブロックごとにデータを出力するブロックメモリと
から成り、ブロックメモリの出力信号がその出力となる
よう構成された分割制御回路、もしくは、ドツトクロッ
クを計数することで水平ドツト位置を示す信号を出力す
るドツトカウンタと、ドツトカウンタに接続され水平分
割位置を示す信号を出力する水平分割位置メモリとく水
平同期信号を計数することで垂直ライン位置を示す信号
を出力するラインカウンタと、ラインカウンタに接続さ
れ垂直分割位置を示す信号を出力する垂直分割位置メモ
リと、水平分割位置メモリと垂直分割位置メモリに接続
されブロックごとにブロックメモリアドレスを出力する
ブロックアドレスメモリと、ブロックアドレスメモリに
接続されブロックメモリアドレスで指定されたデータを
出力するブロックメモリとから成り、ブロックメモリの
出力がその出力となるよう構成された分割制御回路と、
映像信号をディジタル信号に変換するＡ／Ｄ変換器と、
Ａ／Ｄ変換器と分割制御回路に接続される乗算器と、乗
算器に接続されアナログ信号に変換するＤ／Ａ変換器と
、Ｄ／Ａ変換器に接続されドツトクロックおよび水平同
期信号を入力し信号電極を駆動する信号を出力する信号
電極駆動回路と、水平同期信号および垂直同期信号を入
力し走査電極を駆動する信号を出力する走査電極駆動回
路と、走査電極駆動回路と信号電極駆動回路に接続され
るドツトマトリクス表示器とで構成されるものである。

また、上記課題を解決するために本発明のドツトマトリ
クス表示装置は、表示する画面を分割したブロックごと
に信号を出力する分割制御回路であって、ドットクロッ
クを計数することで水平ドツト位置を示す信号を出力す
るドツトカウンタと、ドツトカウンタに接続され水平分
割位置を示す信号を出力する水平分割位置メモリと、水
平同期信号を計数することで垂直ライン位置を示す信号
を出力するラインカウンタと、ラインカウンタに接続さ
れ垂直分割位置を示す信号を出力する垂直分割位置メモ
リと、水平分割位置メモリと垂直分割位置メモリに接続
されブロックごとにデータを出カするブロックメモリと
から成り、ブロックメモリの出力信号がその出力となる
よう構成された分割制御回路、もしくは、ドツトクロッ
クを計数することで水平ドツト位置を示す信号を出力す
るドツトカウンタと、ドツトカウンタに接続され水平分
割位置を示す信号を出力する水平分割位置メモリと、水
平同期信号を計数することで垂直ライン位置を示す信号
を出力するラインカウンタと、ラインカウンタに接続さ
れ垂直分割位置を示す信号を出力する垂直分割位置メモ
リと、水平分割位置メモリと垂直分割位置メモリに接続
されブロックごとにブロックメモリアドレスを出力する
ブロックアドレスメモリと、ブロックアドレスメモリに
接続されブロックメモリアドレスで指定されたデータを
出力するブロックメモリとから成り、ブロックメモリの
出力がその出力となるよう構成された分割制御回路と、
分割制御回路に接続されアナログ信号に変換するＤ／Ａ
変換器と、Ｄ／Ａ変換器に接続されるとともに入力され
る映像信号をＤ／Ａ変換器の電圧出力により制御して増
幅する電圧制御増幅器と、電圧制御増幅器に接続されド
ツトクロックおよび水平同期信号を入力し信号電極を駆
動する信号を出力する信号電極駆動回路と、水平同期信
号および垂直同期信号を入力し走査電極を駆動する信号
を出力する走査電極駆動回路と、走査電極駆動回路と信
号電極駆動回路に接続されるドツトマトリクス表示器と
で構成されるものである。

また、上記課題を解決するために本発明のドツトマトリ
クス表示装置は、表示する画面を分割したブロックごと
に信号を出力する分割制御回路であって、ドツトクロッ
クを計数することで水平ドツト位置を示す信号を出力す
るドツトカウンタと、ドツトカウンタに接続され水平分
割位置を示す信号を出力する水平分割位置メモリと、水
平同期信号を計数することで垂直う、イン位置を示す信
号を出力するラインカウンタと、ラインカウンタに接続
され垂直分割位置を示す信号を出力する垂直分割位置メ
モリと、水平分割位置メモリと垂直分割位置メモリに接
続されブロックごとにデータを出力するブロックメモリ
とから成り、ブロックメモリの出力信号がその出力とな
るよう構成された分割制御回路、もしくは、ドツトクロ
ックを計数することで水平ドツト位置を示す信号を出力
するドツトカウンタと、ドツトカウンタに接続され水平
分割位置を示す信号を出力する水平分割位置メモリと、
水平同期信号を計数することで垂直ライン位置を示す信
号を出力するラインカウンタと、ラインカウンタに接続
され垂直分割位置を示す信号を出力する垂直分割位置メ
モリと、水平分割位置メモリと垂直分割位置メモリに接
続されブロックごとにブロックメモリアドレスを出力す
るブロックアドレスメモリと、ブロックアドレスメモリ
に接続されブロックメモリアドレスで指定されたデータ
を出力するブロックメモリとから成り、ブロックメモリ
の出力信号がその出力となるよう構成された分割制御回
路と、映像信号をディジタル信号に変換するＡ／Ｄ変換
器と、Ａ／Ｄ変換器と分割制御回路に接続される加算器
と、加算器に接続されアナログ信号に変換するＤ／Ａ変
換器と、Ｄ／Ａ変換器に接続されるとともにドツトクロ
ックおよび水平同期信号を入力し信号電極を駆動する信
号を出力する信号電極駆動回路と、水平同期信号および
垂直同期信号を入力し走査電極を駆動する信号を出力す
る走査電極駆動回路と、走査電極駆動回路と信号電極駆
動回路に接続されるドツトマトリクス表示器とで構成さ
れるものである。

また、上記課題を解決するために本発明のドツトマトリ
クス表示装置は、表示する画面を分割したブロックごと
に信号を出力する分割制御回路であって、ドツトクロッ
クを計数することで水平ドツト位置を示す信号を出力す
るドツトカウンタと、ドツトカウンタに接続され水平分
割位置を示す信号を出力する水平分割位置メモリと、水
平同期信号を計数することで垂直ライン位置を示す信号
を出力するラインカウンタと、ラインカウンタに接続さ
れ垂直分割位置を示す信号を出力する垂直分割位置メモ
リと、水平分割位置メモリと垂直分割位置メモリに接続
されブロックごとにデータを出力するブロックメモリと
から成り、ブロックメモリの出力信号がその出力となる
よう構成された分割制御回路もしくは、ドツトクロック
を計数することで水平ドツト位置を示す信号を出力する
ドツトカウンタと、ドツトカウンタに接続され水平分割
位置を示す信号を出力する水平分割位置メモリと、水平
同期信号を計数することで垂直ライン位置を示す信号を
出力するラインカウンタと、ラインカウンタに接続され
垂直分割位置を示す信号を出力する垂直分割位置メモリ
と、水平分割位置メモリと垂直分割位置メモリに接続さ
れブロックごとにブロックメモリアドレスを出力するブ
ロックアドレスメモリと、ブロックアドレスメモリに接
続されブロックメモリアドレスで指定されたデータを出
力するブロックメモリとから成り、ブロックメモリの出
力がその出力とな−るよう構成された分割制御回路と、
分割制御回路に接続されアナログ信号に変換するＤ／Ａ
変換器と、Ｄ／Ａ変換器に接続されるとともに入力され
る映像信号をＤ／Ａ変換器の出力信号と加算する電圧加
算器と、電圧加算器に接続されドツトクロックおよび水
平同期信号を入力し信号電極を駆動する信号を出力する
信号電極駆動回路と、水平同期信号および垂直同期信号
を入力し走査電極を駆動する信号を出力する走査電極駆
動回路と、走査電極駆動回路と信号電極駆動回路に接続
されるドツトマトリクス表示器とで構成されるものであ
る。

また、上記課題を解決するために本発明のドットマ）　
ＩＪクス表示装置は、表示する画面を分割したブロック
ごとに信号を出力する分割制御回路であって、ドツトク
ロックを計数することで水平ドツト位置を示す信号を出
力するドツトカウンタと、ドツトカウンタに接続され水
平分割位置を示す信号を出力する水平分割位置メモリと
、水平同期信号を計数することで垂直ライン位置を示す
信号を出力するラインカウンタと、ラインカウンタに接
続され垂直分割位置を示す信号を出力する垂直分割位置
メモリと、水平分割位置メモリと垂直分割位置メモリに
接続されブロックごとにデータを出力するブロックメモ
リとから成り、ブロックメモリの出力信号がその出力と
なるよう構成された分割制御回路、もしくは、ドツトク
ロックを計数することで水平ドツト位置を示す信号を出
力するドツトカウンタと、ドツトカウンタに接続され水
平分割位置を示す信号を出力する水平分割位置メモリと
、水平同期信号を計数することで垂直ライン位置を示す
信号を出力するラインカウンタと、ラインカウンタに接
続され垂直分割位置を示す信号を出力する垂直分割位置
メモリと、水平分割位置メモリと垂直分割位置メモリに
接続されブロックごとにブロックメモリアドレスを出力
するブロックアドレスメモリと、ブロックアドレスメモ
リに接続されブロックメモリアドレスで指定されたデー
タを出力するブロックメモリとから成り、ブロックメモ
リの出力がその出力となるよう構成された分割制御回路
と、分割制御回路に接続されアナログ信号に変換するＤ
／Ａ変換器と、映像信号とドツトクロックと水平同期信
号を入力し信号電極を駆動する信号を出力する信号電極
駆動回路と、水平同期信号および垂直同期信号を入力し
走査電極を駆動する信号を出力する走査電極駆動回路と
、走査電極駆動回路と信号電極駆動回路とＤ／Ａ変換器
に接続され、Ｄ／Ａ変換器の信号を共通電圧値とするド
ツトマトリクス表示器とで構成されるものである。

作用本発明は上記した構成によって、表示する画面を分割し
たブロックごとの信号を分割制御回路は変換テーブルに
出力し、変換テーブルは分割制御回路が出力する分割さ
れたブロックごとの信号で指定されたブロックに対応す
るテーブルを用いてＡ／Ｄ変換器にてディジタル信号と
なった映像信号の補正を行ない、変換テーブルの出力は
Ｄ／Ａ変換器にてアナログ信号となり、信号電極駆動回
路を介してドツトマトリクス表示器で表示することによ
り、分割されたブロックごとに異なる変換テーブルで映
像信号の補正を行なうことが可能となり、前記課題を解
決することができる。

また、本発明は上記した構成によって、表示する画面を
分割したブロックごとの信号を分割制御回路は乗算器に
出力し、乗算器は分割制御回路が出力する分割されたブ
ロックごとの信号を乗数としＡ／Ｄ変換器にてディジタ
ル信号となった映像信号と乗算処理を行ない、乗算器の
出力はＤ／Ａ変換器にてアナログ信号となり、信号電極
駆動回路を介してドツトマトリクス表示器で表示するこ
とにより、分割されたブロックごとに異なる乗数を用い
て映像信号の乗算を行なうことが可能となり、前記課題
を解決することができる。

また、本発明は上記した構成によって、表示する画面を
分割したブロックごとの信号を分割制御回路は出力し、
その信号はＤ／Ａ変換器にてアナログ信号とし、その信
号を増幅率の制御入力とする電圧制御増幅器で映像信号
を増幅し、信号電極駆動回路を介してドツトマトリクス
表示器で表示することにより、分割されたブロックごと
に異なる増幅率を用いて映像信号を増幅することが可能
となり、前記課題を解決することができる。

また、本発明は上記した構成によって、表示する画面を
分割したブロックごとの信号を分割制御回路は加算器に
出力し、加算器は分割制御回路が出力する分割されたブ
ロックごとの信号とＡ／Ｄ変換器にてディジタル信号と
なった映像信号と加算処理を行ない、加算器の出力はＤ
／Ａ変換器にてアナログ信号となり、信号電極駆動回路
を介してドツトマトリクス表示器で表示することにより
、分割されたブロックごとに異なる加算数を用いて映像
信号に加算することが可能となり、前記課題を解決する
ことができる。

また、本発明は上記した構成によって、表示する画面を
分割したブロックごとの信号を分割制御回路は出力し、
その信号はＤ／Ａ変換器にてアナログ信号とし、その信
号と映像信号とを電圧加算器で加算処理し、信号電極駆
動回路を介してドツトマトリクス表示器で表示すること
により、分割されたブロックごとに異なる加算値を用い
て映像信号を加算することが可能となり、前記課題を解
決することができる。

また、本発明は上記した構成によって、表示する画面を
分割したブロックごとの信号を分割制御回路は出力し、
その信号はＤ／Ａ変換器にてアナログ信号とし、その信
号をドツトマトリクス表示器の共通電圧とすることによ
り、分割されたブロソク□ごとに異なる共通電圧を用い
て映像を表示することが可能となり、前記課題を解決す
ることができる。

実施例以下本発明の一実施例のドツトマトリクス表示装置につ
いて、図面を参照しながら説明する。

第１の実施例は、表示画面を水平方向及び垂直方向に対
して画面分割し、分割されたブロックごとに映像信号の
補正を行なうことにより、輝度ばらつきのない映像を表
示することを目的とする。

第１図は本発明の第１の実施例におけるドツトマトリク
ス表示装置の構成を示した構成図である。

第１図において、２１は分割制御回路で、ドツトクロッ
クＤｃｌｋを計数するドツトカウンタ２２と、ドツトカ
ウンタ２２に接続され水平分割位置を示す信号を出力す
る水平分割位置メモリ２３と、水平同期信号Ｈｓを計数
するラインカウンタ２４と、ラインカウンタ２４に接続
され垂直分割位置を示す信号を出力する垂直分割位置メ
モリ２５とで構成される。２６は映像信号をディジタル
信号に変換するＡ／Ｄ変換器、２７は変換テーブル、２
８は変換テーブル２７の出力信号をアナログ信号に変換
するＤ／Ａ変換器である。なお、１は信号電極駆動回路
、２は走査電極駆動回路、５はドツトマトリクス表示器
である。

第２図は、表示画面を例えば１６ブロツクに分割（垂直
方向及び水平方向に各々４分割）した時の表示画面図で
ある。第２図中の“Ｘｔ”、”Ｘ２““Ｘ３″は水平方
向の分割位置を、パＹ１”。

Ｙ２′、“”Ｙ３”は垂直方向の分割位置を示す。

第３図は、第１図中の水平分割位置メモリ２３の入出力
動作を示した水平分割位置メモリ動作図で、例えば入力
が０°゛から“Ｘ　１−１　”までの範囲であれば“Ｏ
Ｏ゛°を出力することを示す５゜第４図は、第１図中の
垂直分割位置メモリ２５０入出力動作を示した垂直分割
位置メモリ動作図で、例えば入力が°“０”°から“Ｙ
ｌ−１°゛までの範囲であれば°“（１０”を出力する
ことを示す。

以上のように構成されたドソトマトリクス表示装置につ
いて、以下第１図、第２図、第３図及び第４図を用いて
その動作を説明する。

分割制御回路２１において、ドツトカウンタ２２はドン
トクロックＤｃｌｋを計数し、水平ドツト位置を示す信
号を水平分割位置メモリ２３に出力し、水平分割位置メ
モリ２３はドツトカウンタ２２から出力されるドツト位
置を示す信号から水平分割位置を示す信号を出力する。

例えば、第３図に示すように、水平方向に対し４分割す
るとき、水平分割位置メモリ２３の出力は２ビツトであ
り、ドツトカウンタ２２の出力値に応して°’ｏｏ”か
ら“１１°°までの値を出力する。また、ラインカウン
タ２４は水平同期信号Ｈｓを計数し、垂直ライン位置を
示す信号を垂直分割位置メモリ２５に出力し、垂直分割
位置メモリ２５はラインカウンタ２４から出力される垂
直ライン位置を示す信号から垂直分割位置を示す信号を
出力する。例えば、第４図に示すように、垂直方向に対
し４分割するとき、垂直分割位置メモリ２５の出力は２
ビツトであり、ラインカウンタ２４の出力値に応じて“
°（１０°゛から“１１″°までの値を出力する。水平
分割位置メモリ２３の出力と垂直分割位置メモリ２５の
出力は分割制御回路２１の出力として変換テーブル２７
に出力される。従って、この例の場合、分割制御回路２
１の出力は４ビツトとなる。

映像信号は、Ａ／Ｄ変換器２６にてディジタル信号に変
換された後、変換テーブル２７に出力される。

変換テーブル２７は、通常、前記分割制御回路２１の出
力を上位アドレスとし、前記Ａ／Ｄ変換器２６の出力を
下位アドレスとしてテーブル参照を行なう。

変換テーブル２７は、下位アドレスで参照されるテーブ
ルを、上位アドレスで割り当てられるだけの個数分持っ
ている。上位アドレスは、分割の個数を示しており、こ
こで示す例では上位アドレスは４ビツトなので、変換テ
ーブル２７は１６テーブル持つ必要がある。変換テーブ
ル２７でテーブル参照を行なった結果は、Ｄ／Ａ変換器
２８にてアナログ信号に変換される。Ｄ／Ａ変換器２８
の出力は、信号電極駆動回路１に接続されドツトクロッ
クＤｃｌｋ及び水平同期信号Ｉｓを用いて信号電極を駆
動する信号をドツトマトリクス表示器５に出力され、ま
た、走査電極駆動回路２は、水平同期信号Ｈｓ及び垂直
同期信号Ｖｓを用いて走査電極を駆動する信号をドツト
マトリクス表示器５に出力されることにより、ドツトマ
トリクス表示器５に映像が表示される。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４ブロツク）に分割し、分割位置を示
す分割制御回路２１の出力を用いて分割位置に対応する
テーブルを変換テーブル２７にてテーブル参照すること
ができ、個々のテーブルに、分割されたブロックに依存
する映像信号の補正データを設定しておくことにより、
分割されたブロックごとに異なる補正を行なうことがで
きる。従って、ブロックごとに映像信号の補正を行なう
ことにより、輝度ばらつきのない映像を表示することが
できる。

なお、本実施例では、水平方向の分割数を４、垂直方向
の分割数を４として説明したが、水平方向の分割数は表
示されるドツト数まで、垂直方向の分割数は表示される
ライン数までの値であればよい。

以下本発明の第２の実施例について、図面を参照しなが
ら説明する。

第２の実施例も、第１の実施例と同様に、表示画面を水
平方向及び垂直方向に対して画面分割し、分割されたブ
ロックごとに映像信号の補正を行なうことにより、輝度
ばらつきのない映像を表示することを目的とする。

第５図は本発明の第２の実施例におけるドツトマトリク
ス表示器５の構成を示した構成図である。

第１の実施例の第１図とほぼ同様の構成であるので、こ
こでは構成における差異についてのみ説明する。第５図
において、２９は分割制御回路で、ドツトクロックＤｃ
ｌｋを計数するドツトカウンタ２２と、ドツトカウンタ
２２に接続され水平分割位置を示す信号を出力する水平
分割位置メモリ２３と、水平同期信号Ｈｓを計数するラ
インカウンタ２４と、ラインカウンタ２４に接続され垂
直分割位置を示す信号を出力する垂直分割位置メモリ２
５と、変換テーブル２７の上位アドレスを発生させるテ
ーブルアドレス発生メモリ３０で構成される。Ａ／Ｄ変
換器２６、変換テーブル２７、Ｄ／Ａ変換器２８、信号
電極駆動回路ｌ、走査電極駆動回路２、及びドツトマト
リクス表示器５は第１の実施例にてすでに説明した。

第６図は、第５図中のテーブルアドレス発生メモリ３０
の入出力動作を示したテーブルアドレス発生メモリ動作
図で、入力は水平分割位置メモリ２３の出力と垂直分割
位置メモリ２５の出力値であり、例えば入力が“（１０
（１０”（表示画面の左上のブロックを示す〉のときは
“（１１′″を出力することを示す。

第７図は、テーブルアドレス発生メモリ３０の動作が第
６図で示される時の分割された表示画面と、変換テーブ
ル２７の上位アドレスであってテーブルの番号の関係を
示す関係図である。

以上のように構成されたドツトマトリクス表示装置につ
いて、以下第３図、第４図、第５図、第６図、および第
７図を用いてその動作を説明する。

第１の実施例では、分割制御回路２１の出力は水平分割
位置メモリ２３と垂直分割位置メモリ２５の出力がその
まま用いられていたが、第２の実施例では水平分割位置
メモリ２３の出力と垂直分割位置メモリ２５の出力はテ
ーブルアドレス発生メモリ３ｏに入力され、テーブルア
ドレス発生メモリ３ｏはこれらの信号で変換テーブル２
７の上位アドレスを発生させる。従って、分割位置と変
換テーブル２７の上位アドレスとの対応をテーブルアド
レス発生メモリ３０で行なわせることができる。例えば
、第３図に示すように、水平方向に対し４分割するとき
、水平分割位置メモリ２３の出力は２ビツトであり、ド
ツトカウンタ２２の出力値に応して“ＯＯ゛から“”１
１”までの値を出力し、第４図に示すように、垂直方向
に対し４分割するとき、垂直分割位置メモリ２５の出力
は２ビツトであり、ラインカウンタ２４の出力値に応じ
て′°（１０”°から“１ビまでの値を出力する。水平
分割位置メモリ２３の出力と垂直分割位置メモリ２５の
出力（計４ビット）がテーブルアドレス発生メモリ３０
に入力される。第６図に示すように、テーブルアドレス
発生メモリ３ｏの出力が２ビツトで設定されている場合
、分割制御回路２９の出力として２ビツトが変換テーブ
ル２７の上位アドレスとして、前記Ａ／Ｄ変換器２６の
出力は変換テーブル２７の下位アドレスとしてテーブル
参照を行ない、Ｄ／Ａ変換器２８、信号電極駆動回路ｌ
を介してドツトマトリクス表示器５に出力される。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４ブロツク）に分割し、分割位置を示
す水平分割位置メモリ２３の出力値と垂直分割位置メモ
リ２５の出力値からテーブルアドレス発生メモリ３０で
出力されるテーブルアドレスを用いて分割位置に対応す
るテーブルを変換テーブル２７にてテーブル参照するこ
とができ、個々のテーブルに、分割されたブロックに依
存する映像信号の補正データを設定しておくことにより
、分割されたブロックごとに異なる補正を行なうことが
できる。

さらに、分割制御回路２９の中のテーブルアドレス発生
メモリ３０によって変換テーブル２７の上位アドレスを
発生させることで、分割位置と変換テーブル２７の上位
アドレスとの対応をとることができ、あるブロックの補
正データを他のブロックの補正データに変更する場合、
テーブルアドレス発生メモリ３０の内容を変更するだけ
でよいという効果を得ることができる。一般的に、テー
ブルアドレス発生メモリ３０の内容は変換テーブル２７
のテーブルデータに比較して非常に小さいので、容易に
かつ高速に変更することができる。

また、テーブルアドレス発生メモリ３ｏの設定により、
異なるブロックに対して同じテーブルを用いるようにす
ることができる。第７図中で同一のハツチングで示した
ブロックは同一のテーブルを用いて補正を行なった場合
について示す。この場合、分割されたブロックの数に対
して数分の１のテーブル（第７図中では４分の１のテー
ブル）のみを必要し、結果として、変換テーブル２７の
大きさを数分の１にすることもできる。

以上のように、ブロックごとに自由に変換テーブル２７
のテーブルを選択して映像信号の補正を行なうことによ
り、輝度ばらつきのない映像を表示することができる。

以下本発明の第３の実施例について、図面を参照しなが
ら説明する。

第３図の実施例は、表示画面を水平方向及び垂直方向に
対して画面分割し、分割されたブロックごとに映像信号
の増幅率を可変することにより、表示特性が表示画面内
で異なっていても、輝度ばらつきのない映像を表示する
ことを目的とする。

第８図は本発明の第３の実施例におけるドツトマトリク
ス表示装置の構成を示した構成図である。

第８図において、３１は分割制御回路で、ドントクロッ
クＤｃｌｋを計数するドツトカウンタ２２と、ドツトカ
ウンタ２２に接続され水平分割位置を示す信号を出力す
る水平分割位置メモリ２３と、水平同期信号Ｈｓを計数
するラインカウンタ２４と、ラインカウンタ２４に接続
され垂直分割位置を示す信号を出力する垂直分割位置メ
モリ２５と、ブロックメモリ３２とで構成される。２６
は映像信号をディジタル信号に変換するＡ／Ｄ変換器、
３３は乗算器、２８は乗算器３３の出力信号をアナログ
信号に変換するＤ／Ａ変換器である。なお、１は信号電
極駆動回路、２は走査電極駆動回路、５はドツトマトリ
クス表示器である。

第９図は、第８図中のブロックメモリ３２の入出力動作
を示したブロックメモリ動作図で、入力は水平分割位置
メモリ２３の出力と垂直分割位置メモリ２５の出力値で
あり、例えば入力が“ｏ　ｏ　ｏ　ｏ　”（表示画面の
左上のブロックを示す）のときは“１（１０（１０（１
００°°を出力することを示す。

以上のように構成されたドツトマトリクス表示装置につ
いて、以下第８図、および第９図を用いてその動作を説
明する。

分割制御回路３１において、ドツトカウンタ２２、水平
分割位置メモリ２３、ラインカウンタ２４、垂直分割位
置メモリ２５は、第１の実施例における動作と同じ動作
をする。水平分割位置メモリ２３の出力と垂直分割位置
メモリ２５の出力はブロックメモリ３２に出力される。

ブロックメモリ３２は、水平分割位置メモリ２３、およ
び垂直分割位置２５の出力で指定される分割されたブロ
ックに対する映像信号の増幅率を、例えば第９図に示す
ように記憶しており、指定されたブロックの増幅率を乗
算器３３に出力する。

映像信号は、Ａ／Ｄ変換器２６にてディジタル信号に変
換された後、乗算器３３に出力される。乗算器３３は、
Ａ／Ｄ変換器２６からのディジタル映像信号と分割制御
回路３１のブロックメモリ３２が出力する増幅率とを乗
算し、その結果はＤ　／、Ａ変換器２８にてアナログ信
号に変換される。Ｄ／Ａ変換器２８の出力は、信号電極
駆動回路ｌに接続されドットクロソクＤｃｌｋ及び水平
同期信号Ｈｓを用いて信号電極を駆動する信号をドツト
マトリクス表示器５に出力され、また、走査電極駆動間
ｗＩ２は、水平同期信号Ｆｌｓ及び垂直同期信号Ｖｓを
用いて走査電極を駆動する信号をドツトマトリクス表示
器５に出力されることにより、ドツトマトリクス表示器
５に映像が表示される。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４ブロツク）に分割し、分割位置を示
す分割制御回路３１の出力を用いて分割位置に対応する
増幅率をブロックメモリ３２から読みだして乗算器３３
にて映像信号と乗算することができ、ブロックメモリ３
２に、分割されたブロックに依存する増幅率を設定して
おくことにより、分割されたブロックごとに異なる補正
を行なうことができる。従って、ブロックごとに映像信
号の増幅率を可変することにより、表示特性が表示画面
内で異なっても、輝度ばらつきのない映像を表示するこ
とができる。

以下本発明の第４の実施例について、図面を参照しなが
ら説明する。

第４の実施例は、第３の実施例と同様に、表示画面を水
平方向および垂直方向に対して画面分割し、分割された
ブロックごとに映像信号の増幅率を可変することにより
、表示特性が表示画面内で異なっていても、輝度ばらつ
きのない映像を表示することを目的とする。

第１０図は本発明の第４の実施例におけるドツトマトリ
クス表示装置の構成を示した構成図である。

第１Ｏ図は、第８図中の分割制御回路３１を分割制御回
路３４に置き換えただけである。第１０図において、３
４は分割制御回路で、ドツトクロックＤｃｌｋを計数す
るドツトカウンタ２２と、ドツトカウンタ２２に接続さ
れ水平分割位置を示す信号を出力する水平分割位置メモ
リ２３と、水平同期信号Ｉｓを計数するラインカウンタ
２４と、ラインカウンタ２４に接続され垂直分割位置を
示す信号を出力する垂直分割位置メモリ２５と、ブロッ
クアドレスメモリ３５と、ブロックメモリ３２とで構成
される。なお、２６はＡ／Ｄ変換器、３３は乗算器、２
８はＤ／Ａ変換器、ｌは信号電極駆動回路、２は走査電
極駆動回路、５はドツトマトリクス表示器である。

第１１図は、第１０図中のブロックアドレスメモリ３５
の入出力動作を示したブロックアドレスメモリ動作図で
、入力は水平分割位置メモリ２３の出力と垂直分割位置
メモリ２５の出力値であり、例えば入力が“ｏｏｏｏ’
”　（表示画面の左上のブロックを示す）のときは’（
１１”を出力することを示す。

第１２図は、第１０図中のブロックメモリ３２の入出力
動作を示したブロックメモリ動作図で、ブロックアドレ
スメモリ３５からのアドレスを入力し、例えば入力が“
ＯＯ′°のときは“（１１１１（１０（１１”を出力す
ることを示す。

以上のように構成されたドツトマトリクス表示装置につ
いて、以下第１０図、第１１図、および第１２図を用い
てその動作を説明する。

分割制御回路３４において、ドツトカウンタ２２、水平
分割メモリ２３、ラインカウンタ２４、垂直分割位置メ
モリ２５は、第１の実施例における動作と同じ動作をす
る。水平分割位置メモリ２３の出力と垂直分割位置メモ
リ２５の出力はブロックアドレスメモリ３５に出力され
る。ブロックアドレスメモリ３５は、分割されたブロッ
クに対応するブロックメモリ３２のアドレスをブロック
メモリ３２に出力する。

第３の実施例では、水平分割位置メモリ２３の出力と垂
直分割位置メモリ２５の出力がそのままブロックメモリ
３２に入力されていたが、第４の実施例では水平分割位
置メモリ２３の出力と垂直分割位置メモリ２５の出力は
ブロックアドレスメモリ３５に入力され、例えば第１１
図に示すように、ブロックアドレスメモリ３５はこれら
の信号でブロックメモリ３２のアドレスを発生させる。

従って、分割位置とブロックメモリ３２のアドレスとの
対応をブロックアドレスメモリ３５で行なわせることが
できる。ブロックメモリ３２は、例えば第１２図に示す
ように、ブロックアドレスメモリ３５の出力で指定され
る分割されたフロックに対する映像信号の増幅率を記憶
しており、指定されたブロックの増幅率を乗算器３３に
出力する。

映像信号は、Ａ／Ｄ変換器２６にてディジタル信号に変
換された後、乗算器３３に出力される。乗算器３３は、
Ａ／Ｄ変換器２６からのディジタル映像信号と分割制御
回路３１のブロックメモリ３２が出力する増幅率とを乗
算する。その結果はＤ／Ａ変換器２８、信号電極駆動回
路１を介してドツトマトリクス表示器５に表示される。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４ブロツク）に分割し、分割位置を示
す水平分割位置メモリ２３の出力値と垂直分割位置メモ
リ２５の出力値からブロックアドレスメモリ３５が出力
するブロックアドレスを用いて分割位置に対応する増幅
率をブロックメモリ３２から読みだして乗算器３３にて
映像信号と乗算することができ、ブロックメモリ３２に
、分割されたブロックに依存する増幅率を設定しておく
ことにより、分割されたブロックごとに異なる補正を行
なうことができる。

さらに、分割制御回路３４の中のブロックアドレスメモ
リ３５によってフロックメモリ３２のアドレスを発生さ
せることで、分割位置とプロノクメモリ゛３２の７７ド
レスとの対応をとることができ、あるブロックの増幅率
を他の増幅率に変更する場合、フロックアドレスメモリ
３５の内容を変更するだけでよいという効果を得ること
ができる。−船釣に、ブロックアドレスメモリ３５の内
容はブロックメモＵ３２のデータに比較して小さいので
、容易にかつ高速に変更することができる。

また、ブロックアドレスメモリ３５の設定により、異な
るブロックに対して同し増幅率を用いるようにすること
ができる。この場合、分割されたブロツクの数に対して
数分の１の増幅率の値をブロックメモリ３２内に記憶し
ておけばよく、結果として、ブロックメモリ３２の大き
さを数分の１にすることもできる。

以上のように、ブロックごとに自由に増幅率を選択して
映像信号の補正を行なうことにより、表示特性が表示画
面内で異なっていても、輝度ばらつきのない映像を表示
することができる。

以下本発明の第５の実施例について、図面を参照しなが
ら説明する。

第５の実施例は、表示画面を水平方向および垂直方向に
対して画面分割し、分割されたブロックごとに映像信号
の増幅率を可変することにより、表示特性が表示画面内
で異なっていても、輝度ばらつきのない映像を表示する
ことを目的とする。

第１３図は本発明の第５の実施例におけるドツトマトリ
クス表示装置の構成を示した構成図である。

第１３図において、３１は分割制御回路で、ドツトクロ
ックＤｃｌｋを計数するドツトカウンタ２２と、ドツト
カウンタ２２に接続され水平分割位置を示す信号を出力
する水平分割位置メモリ２３と、水平同期信号Ｈｓを計
数するラインカウンタ２４と、ラインカウンタ２４に接
続され垂直分割位置を示す信号を出力する垂直分割位置
メモリ２５と、ブロックメモリ３２とで構成される。３
６は分割制御回路３１の出力信号をアナログ信号に変換
するＤ／Ａ変換器、３７は電圧制御増幅器である。なお
、ｌは信号電極駆動回路、２は走査電極駆動回路、５は
ドツトマトリクス表示器である。

ブロックメモリ３２０入出力動作は、すでに第９図に示
した。

以上のようにＩ威されたドツトマトリクス表示装置につ
いて、以下第１３図、および第９図を用いてその動作を
説明する。

第１３図に示す分割制御回路３１において、ドツトカウ
ンタ２２、水平分割メモリ２３、ラインカウンタ２４、
垂直分割位置メモリ２５は、第１の実施例における動作
と同じ動作をする。水平分割位置メモリ２３の出力と垂
直分割位置メモリ２５の出力はブロックメモリ３２に出
力される。ブロックメモリ３２は、水平分割位置メモリ
２３、および垂直分割位置メモリ２５の出力で指定され
る分割されたブロックに対する映像信号の増幅率を、例
えば第９図に示すように記憶しており、指定されたブロ
ックの増幅率はブロックメモリ３２からＤ／Ａ変換器３
６に出力され、アナログの電圧値に変換される。

電圧制御増幅器３７は、制御電圧値に従って増幅率を制
御することができる増幅器であり、制御電圧はＤ／Ａ変
換器３６によって与えられる。映像信号は、電圧制御増
幅器３７にてＤ／Ａ変換器３６が油力する制御電圧に従
った増幅率で増幅される。電圧制御増幅器３７の出力は
、信号電極駆動回路１を介してドツトマトリクス表示器
５に出力され、ドットマトリクス表示器５に映像が表示
される。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４ブロツク）に分割し、分割位置を示
す分割制御回路３１の出力を用いて分割位置に対応する
増幅率をブロックメモリ３２から読みだしてＤ／Ａ変換
器３６にて電圧値とし、電圧制御増幅器３７にてＤ／Ａ
変換器３６の電圧値に応じた増幅率で映像信号を増幅す
るため、ブロックメモリ３２に、分割されたブロックに
依存する増幅率を設定しておくことにより、分割された
ブロックごとに異なる補正を行なうことができる。従っ
て、プロ・ツクごとに映像信号の増幅率を可変すること
により、表示特性が表示画面内で異なっていても、輝度
ばらつきのない映像を表示することができる。

以下本発明の第６の実施例について、図面を参照しなが
ら説明する。

第６図の実施例は、第５図の実施例と同様に、表示画面
を水平方向および垂直方向に対して画面分割し、分割さ
れたブロックごとに映像信号の増幅率を可変することに
より、表示特性が表示画面内で異なっていても、輝度ば
らつきのない映像を表示することを目的とする。

第１４図は本発明の第６の実施例におけるドツトマトリ
クス表示装置の構成を示した構成図である。

第１４図は、第１３図中の分割制御回ＦＩＩｒ３１を分
割制御回路３４に置き換えただけである。第１４図にお
いて、３４は分割制御回路で、ドツトクロックＤｃｌｋ
を計数するドツトカウンタ２２と、ドツトカウンタ２２
に接続され水平分割位置を示す信号を出力する水平分割
位置メモリ２３と、水平同期信号Ｈｓを計数するライン
カウンタ２４と、ラインカウンタ２４に接続され垂直分
割位置を示す信号を出力する垂直分割位置メモリ２５と
、ブロックアドレスメモリ３５と、ブロックメモリ３２
とで構成される。なお、３６はＤ／Ａ変換器、３７は電
圧制御増幅器、１は信号電極駆動回路、２は走査電極駆
動回路、５はドツトマトリクス表示器である。

ブロックアドレスメモリ３５の入出力動作は、すでに第
１１図に示した。ブロックメモリ３２の入出力動作は、
すでに第１２図に示した。

以上のように構成されたドツトマトリクス表示装置につ
いて、以下第１４図、第１１図、および第１２図を用い
てその動作を説明する。

分割制御回路３４において、ドツトカウンタ２２、水平
分割メモリ２３、ラインカウンタ２４、垂直分割位置メ
モリ２５は、第１の実施例における動作と同じ動作をす
る。水平分割位置メモリ２３の出力と垂直分割位置メモ
リ２５の出力はブロックアドレスメモリ３５に出力され
る。ブロックアドレスメモリ３５は、分割されたブロッ
クに対するブロックメモリ３２のアドレスをブロックメ
モリ３２に出力する。

第５の実施例では、水平分割位置メモリ２３の出力と垂
直分割位置メモリ２５の出力がそのままブロックメモリ
３２に入力されていたが、第６の実施例では水平分割位
置メモリ２３の出力と垂直分割位置メモリ２５の出力は
ブロックアドレスメモリ３５に入力され、例えば第１１
図に示すように、ブロックアドレスメモリ３５はこれら
の信号でブロックメモリ３２のアドレスを発生させる。

従って、分割位置とブロックメモリ３２のアドレスとの
対応をブロックアドレスメモリ３５で行なわせることが
できる。ブロックメモリ３２は、例えば第１２図に示す
ように、ブロックアドレスメモリ３５の出力で指定され
る分割されたブロックに対する映像信号の増幅率を記憶
しており、指定されたブロックの増幅率はブロックメモ
リ３２からＤ／Ａ変換器３６に出力され、アナログの電
圧値に変換される。

電圧制御増幅器３７は、制御電圧値に従って増幅率を制
御することができる増幅器であり、制御電圧はＤ／Ａ変
換器３６によって与えられる。映像信号は、電圧制御増
幅器３７にてＤ／Ａ変換器３６が出力する制御電圧に従
った増幅率で増幅される。電圧制御増幅器３７の出力は
、信号電極駆動回路１を介してドツトマトリクス表示器
５に出力され、ドツトマトリクス表示器５に映像が表示
される。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４ブロツク）に分割し、分割位置を示
す水平分割位置メモリ２３の出力値と垂直分割位置メモ
リ２５の出力値からブロックアドレスメモリ３５が出力
するブロックアドレスを用いて分割位置に対応する増幅
率をブロックメモリ３２から読みだしてＤ／Ａ変換器３
６にて電圧値とし、電圧制御増幅器３７にてＤ／Ａ変換
器３６の電圧値に応じた増幅率で映像信号を増幅するた
め、ブロックメモリ３２に、分割されたブロックに依存
する増幅率を設定しておくことにより、分割されたブロ
ックごとに異なる補正を行なうことができる。

さらに、分割制御回路３４の中のブロックアドレスメモ
リ３５によってブロックメモリ３２のアドレスを発生さ
せることで、分割位置とブロックメモリ３２のアドレス
との対応をとることができ、あるフロックの増幅率を他
の増幅率に変更する場合、ブロックアドレスメモリ３５
の内容を変更するだけでよいという効果を得ることがで
きる。−船釣に、ブロックアドレスメモリ３５の内容は
ブロックメモリ３２のデータに比較して小さいので、容
易にかつ高速に変更することができる。

また、ブロックアドレスメモリ３５の設定により、異な
るブロックに対して同し増幅率を用いるようにすること
ができる。この場合、分割されたブロックの数に対して
数分の１の増幅率の値をブロックメモリ３２内に記憶し
ておけばよく、結果として、ブロックメモリ３２の大き
さを数分の１にすることもできる。

以下本発明の第７の実施例について、図面を参照しなが
ら説明する。

第７の実施例は、表示画面を水平方向および垂直方向に
対して画面分割し、分割されたブロックごとに映像信号
のオフセット電圧レベルを可変することにより、表示特
性が表示画面内で異なっていても、輝度ばらつきのない
映像を表示することを目的としている。

第１５図は本発明の第７の実施例におけるドツトマトリ
クス表示装置の構成を示した構成図である。

第１５図において、３１は分割制御回路で、ドツトクロ
ソクＤｃｌｋを計数するドツトカウンタ２２と、ドツト
カウンタ２２に接続され水平分割位置を示す信号を出力
する水平分割位置メモリ２３と、水平同期信号Ｈｓを計
数するラインカウンタ２４とラインカウンタ２４に接続
され垂直分割位置を示す信号を出力する垂直分割位置メ
モリ２５と、ブロックメモリ３２とで構成される。２６
は映像信号をディジタル信号に変換するＡ／Ｄ変換器、
３８は加算器、２８は加算器３８の出力信号をアナログ
信号に変換するＤ／Ａ変換器である。なお、■は信号電
極駆動回路、２は走査電極駆動回路、５はドツトマトリ
クス表示器である。

第１６図は、第１５図中のブロックメモリ３２の入出力
動作を示したプロソクメモリ動作図で、入力は水平分割
位置メモリ２３の出力と垂直分割位置メモリ２５の出力
値であり、例えば入力が“ｏ　ｏ　ｏ　ｏ　”（表示画
面の左上のブロックを示す）のときは“”（１０（１１
（１０１０”を出力することを示す。

以上のように構成されたドツトマトリクス表示装置につ
いて、以下第１５図、および第１６図を用いてその動作
を説明する。

ブロックメモリ３２は、水平分割位置メモリ２３、およ
び垂直分割位置メモリ２５の出力で指定されたブロック
に対する映像信号のオフセット電圧レベルを、例えば第
１６図に示すように記憶しており、指定されたブロック
のオフセット電圧レベルを加算器３日に出力する。

映像信号は、Ａ／Ｄ変換器２６にてディジタル信号に変
換された後、加算器３８に出力される。加算器３８は、
Ａ／Ｄ変換器２６からのディジタル映像信号と分割制御
回路３１のブロックメモリ３２が出力するオフセット電
圧レベルとを加算し、その結果はＤ／Ａ変換器２８にて
アナログ信号に変換される。

Ｄ／Ａ変換器２８の出力は、信号電極駆動回路１を介し
てドツトマトリクス表示器５に出力され、映像を表示す
る。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４ブロツク）に分割し、分割位置を示
す分割制御回路３１の出力を用いて分割位置に対応する
オフセット電圧レベルをブロックメモリ３２から読みだ
して加算器３８にて映像信号と加算することができ、ブ
ロックメモリ３２に、分割されたブロックに依存するオ
フセット電圧レベルを設定しておくことにより、分割さ
れたブロックごとに異なる補正を行なうことができる。

従って、ブロックごとに映像信号のオフセット電圧レベ
ルを可変にすることにより、表示特性が表示画面内で異
なっていても、輝度ばらつきのない映像を表示すること
ができる。

以下本発明の第８の実施例について・、図面を参照しな
がら説明する。

第８の実施例は、第７の実施例と同様に、表示画面を水
平方向および垂直方向に対して画面分割し、分割された
ブロックごとに映像信号のオフセット電圧レベル可変す
ることにより、表示特性が表示画面内で異なっていても
、輝度ばらつきのない映像を表示することを目的とする
。

第１７図は本発明の第８の実施例におけるドツトマトリ
クス表示装置の構成を示した構成図である。

第１７図は、第１５図の分割制御回路３１を分割制御回
路３４に置き換えただけである。第１７図において、３
４は分割制御回路で、ドツトクロックＤｃｌｋを計数す
るドツトカウンタ２２と、ドツトカウンタ２２に接続さ
れ水平分割位置を示す信号を出力する水平分割位置メモ
リ２３と、水平同期信号Ｈｓを計数するラインカウンタ
２４、ラインカウンタ２４に接続され垂直分割位置を示
す信号を出力する垂直分割位置メモリ２５と、フ゛口・
ツクアドレスメモリ３５と、フ゛口・ンクメモリ３２と
で構成される。なお、２６はＡ／Ｄ変換器、３８は加算
器、２８はＤ／Ａ変換器、１は信号電極駆動回路、２は
走査電極駆動回路、５はドツトマトリクス表示器である
。

ブロックアドレスメモリ３５の入出力動作は、すでに第
１１図に示した。

第１８図は、第１７図中のブロックメモリ３２の入出力
動作を示したブロックメモリ動作図で、ブロックアドレ
スメモリ３５からのアドレスを入力し、例えば入力が“
′ＯＯ”のときは（１０（１０１（１１１“を出力する
ことを示す。

以上のように構成されたドツトマトリクス表示装置につ
いて、以下第１７図、第１１図、および第１８図を用い
てその動作を説明する。

分割制御回路３４において、ドツトカウンタ２２、水平
分割位置メモリ２３、ラインカウンタ２４、垂直分割位
置メモリ２５は、第１°の実施例における動作と同し動
作をする。水平分割位置メモリ２３の出力と垂直分割位
置メモリ２５の出力はブロックアドレスメモリ３５に出
力される。ブロックアドレスメモリ３５は、分割された
ブロックに対応するブロックメモリ３２のアドレスをブ
ロックメモリ３２に出力する。

第７の実施例では、水平分割位置メモリ２３の出力と垂
直分割位置メモリ２５の出力がそのままブロックメモリ
３２に入力されていたが、第８の実施例では水平分割位
置メモリ２３の出力と垂直分割位置メモリ２５の出力は
ブロックアドレスメモリ３５に入力され、例えば第１１
図に示すように、ブロックアドレスメモリ３５はこれら
の信号でブロックメモリ３２のアドレスを発生させる。

従って、分割位置とブロックメモリ３２のアドレスとの
対応をブロックアドレスメモリ３５で行なわせることが
できる。ブロックメモリ３２は、例えば第１８図に示す
ように、ブロックアドレスメモリ３５の出力で指定され
る分割されたブロックに対する映像信号のオフセット電
圧レベルを記憶しており、指定されたブロックのオフセ
ット電圧レベルを加算器３８に出力する。

映像信号は、Ａ／Ｄ変換器２６にてディジタル信号に変
換された後、加算器３８に出力される。加算器３８は、
Ａ／Ｄ変換器２６からのディジタル映像信号と分割制御
回路３１のブロックメモリ３２が出力するオフセット電
圧レベルとを加算する。その結果はＤ／Ａ変換器２８、
信号電極駆動回路１を介してドツトマトリクス表示器５
に表示される。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４ブロツク）に分割し、分割位置を示
す水平分割位置メモリ２３の出力値と垂直分割位置メモ
リ２５の出力値からブロックアドレスメモリ３５が出力
するブロックアドレスを用いて分割位置に対応するオフ
セット電圧レベルをブロックメモリ３２から読みだして
加算器３８にて映像信号と加算することができ、ブロッ
クメモリ３２に、分割されたブロックに依存するオフセ
ット電圧レベルを設定しておくことにより、分割された
ブロックごとに異なる補正を行なうことができる。

さらに、分割制御回路３４の中のブロックアドレスメモ
リ３５によってブロックメモリ３２のアドレスを発生さ
せることで、分割位置とブロックメモリ３２のアドレス
との対応をとることができ、あるブロックのオフセット
電圧レベルを他のブロックのオフセット電圧レベルに変
更する場合、ブロックアドレスメモリ３５の内容を変更
するだけでよいという効果を得ることができる。−船釣
に、ブロックアドレスメモリ３５の内容はブロックメモ
リ３２のデータに比較して小さいので、容易にかつ高速
に変更することができる。

また、ブロックアドレスメモリ３５の設定により、異な
るブロックに対して同じオフセット電圧レベルを用いる
ようにすることができる。この場合、分割されたブロッ
クの数に対して数分の１のオフセット電圧レベル値をブ
ロックメモリ３２内に記憶しておけばよく、結果として
、ブロックメモリ３２の大きさを数分のｌにすることも
できる。

以上のように、ブロックごとに自由にオフセット電圧レ
ベルを選択して映像信号の補正を行なうことにより、表
示特性が表示画面内で異なっていても、輝度ばらつきの
ない映像を表示することができる。

以下本発明の第９の実施例について、図面を参照しなが
ら説明する。

第９の実施例は、表示画面を水平方向および垂直方向に
対して画面分割し、分割されたブロックごとに映像信号
のオフセット電圧レベル可変することにより、表示特性
が表示画面内で異なっていても、輝度ばらつきのない映
像を表示することを目的とする。

第１９図は本発明の第９の実施例におけるドツトマトリ
クス表示装置の構成を示した構成図である。

第１９図において、３１は分割制御回路で、ドツトクロ
ックＤｃｌｋを計数するドツトカウンタ２２と、ドツト
カウンタ２２に接続され水平分割位置を示す信号を出力
する水平分割位置メモリ２３と、水平同期信号Ｈｓを計
数するラインカウンタ２４と、ラインカウンタ２４に接
続され垂直分割位置を示す信号を出力する垂直分割位置
メモリ２５と、ブロックメモリ３２とで構成される。３
９は分割制御回路３１の出力信号をナアログ信号に変換
するＤ／Ａ変換器、４０は電圧加算器である。なお、１
は信号電極駆動回路、２は走査電極駆動回路、５はドツ
トマトリクス表示器である。

ブロックメモリ３２の入出力動作は、すでに第１６図に
示した。

以上のように構成されたドツトマトリクス表示装置につ
いて、以下第１９図、および第１６図を用いてその動作
を説明する。

ブロックメモリ３２は、水平分割位置メモリ２３、およ
び垂直分割位置メモリ２５の出力で指定される分割され
たブロックに対する映像信号のオフセット電圧レベルを
、例えば第１６図に示すように記憶しており、指定され
たブロックのオフセット電圧レベルはブロックメモリ３
２からＤ／Ａ変換器３９に出力され、アナログの電圧値
に変換される。

映像信号は、電圧加算器４０にてＤ／Ａ変換器３９が出
力するオフセット電圧レベル値と電圧加算される。電圧
加算器４０の出力は、信号電極駆動回路１を介してドツ
トマトリクス表示器５に表示され、ドツトマトリクス表
示器５に映像を表示する。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４ブロツク）に分割し、分割位置を示
す分割制御回路３１の出力を用いて分割位置に対応する
対応するオフセット電圧レベルをブロックメモリ３２か
ら読みだしてＤ／Ａ変換器３９にて電圧値とし、電圧加
算器４０にて映像信号とＤ／Ａ変換器３６が出力するオ
フセット電圧レベル値とを電圧加算するため、ブロック
メモリ３２に、分割されたブロックに依存するオフセ・
ント電圧レベルを設定しておくことにより、分割された
ブロックごとに異なる補正を行なうことができる。従っ
て、ブロックごとに映像信号のオフセット電圧レベルを
可変にすることにより、表示特性が表示画面内で異なっ
ていても、輝度ばらつきのない映像を表示することがで
きる。

以下本発明の第１Ｏの実施例について、図面を参照しな
がら説明する。

第１０の実施例は、第９の実施例と同様に、表示画面を
水平方向および垂直方向に対して画面分割し、分割され
たブロックごとに映像信号のオフセント電圧レベル可変
することにより、表示特性が表示画面内で異なっていて
も、輝度ばらつきのない映像を表示することを目的とす
る。

第２０図は本発明の第１０の実施例におけるドツトマト
リクス表示装置の構成を示した構成図である。

第２０図は、第１９図中の分割制御回路３１を分割制御
回路３４に置き換えただけである。第２０図において、
３４は分割制御回路で、ドットクロンクＤｃｌｋを計数
するドツトカウンタ２２と、ドツトカウンタ２２に接続
され水平分割位置を示す信号を出力する水平分割位置メ
モリ２３と、水平同期信号Ｈｓを計数するうインカウン
タ２４と、ラインカウンタ２４に接続され垂直分割位置
を示す信号を出力する垂直分割位置メモリ２５と、ブロ
ックアドレスメモリ３５と、ブロックメモリ３２とで構
成される。なお、３９はＤ／Ａ変換器、４０は電圧加算
器、１は信号電極駆動回路、２は走査電極駆動回路、５
はドツトマトリクス表示器である。

ブロックメモリ３２の入出力動作は、すでに第１８図に
示した。

以上のように構成されたドツトマトリクス表示装置につ
いて、以下第２０図、第１１図、および第１８図を用い
てその動作を説明する。

分割制御回路３４において、ドツトカウンタ２２、水平
分割位置メモリ２３、ラインカウンタ２４、垂直分割位
置メモリ２５は、第１の実施例における動作と同じ動作
をする。水平分割位置メモリ２３の出力と垂直分割位置
メモリ２５の出力はブロックアドレスメモリ３５に出力
される。ブロックアドレスメモリ３５は、分割されたブ
ロックに対応するブロックメモリ３２のアドレスをブロ
ックメモリ３２に出力する。

第９の実施例では、水平分割位置メモリ２３の出力と垂
直分割位置メモリ２５の出力がそのままブロックメモリ
３２に入力されていたが、第１０の実施例では水平分割
位置メモリ２３の出力と垂直分割位置メモリ２５の出力
はブロックアドレスメモリ３５に入力され、例えば第１
１図に示すように、ブロックアドレスメモリ３５はこれ
らの信号でブロックメモリ３２のアドレスを発生させる
。従って、分割位置とブロックメモリ３２のアドレスと
の対応をブロックアドレスメモリ３５で行なわせること
ができる。ブロックメモリ３２は、例えば第１８図に示
すように、ブロックアドレスメモリ３５の出力で指定さ
れる分割されたブロックに対する映像信号のオフセット
電圧レベルを記憶しており、指定されたプロ・ノクのオ
フセット電圧レベルはブロックメモリ３２からＤ／Ａ変
換器３９に出力され、アナログの電圧値に変換される。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４ブロツク）に分割し、分割位置を示
す水平分割位置メモリ？°３の出力値と垂直分割位置メ
モリ２５の出力値からブロックアドレスメモリ３５が出
力するブロックアドレスを用いて分割位置に対応するオ
フセット電圧レベルをブロックメモリ３２から読みだし
てＤ／Ａ変換器３９にて電圧値とし、電圧加算器４０に
て映像信号とＤ／Ａ変換器３６が出力するオフセット電
圧レベル値とを電圧加算するため、ブロックメモリ３２
に、分割されたブロックに依存するオフセット電圧レベ
ルを設定しておくことにより、分割されたブロックごと
に異なる補正を行なうことができる。

また、プロ７クアドレスメモリ３５の設定により、異な
るブロックに対して同しオフセント電圧レベルを用いた
ようにすることができる。この場合、分割されたブロッ
クの数に対して数分の１のオフセット電圧のレベル値を
ブロックメモリ３２内に記憶しておけばよく、結果とし
て、ブロックメモリ３２の大きさを数分の１にすること
もできる。

以下本発明の第１１の実施例について、図面を参照しな
がら説明する。

第１１の実施例は、表示画面を水平方向及び垂直方向に
対して画面分割し、分割されたブロックごとにドツトマ
トリクス表示器の共通電圧レベルを可変することにより
、表示特性が表示画面内で異なっていても、輝度ばらつ
きのない映像を表示することを目的とする。

第２１図は本発明の第１１の実施例におけるドツトマト
リクス表示装置の構成を示した構成図である。

第２１図において、３１は分割制御回路であり、ドツト
クロツクＤｃｌｋを計数するドツトカウンタ２２と、ド
ツトカウンタ２２に接続され水平分割位置を示す信号を
出力する水平分割位置メモリ２３と、水平同期信号Ｈｓ
を計数するラインカウンタ２４と、ラインカウンタ２４
に接続され垂直分割位置を示す信号を出力する垂直分割
位置メモリ２５と、ブロックメモリ３２とで構成される
。４１は分割制御回路３１のブロックメモリ３２の出力
信号をアナログ信号に変換するＤ／Ａ変換器である。な
お、１は信号電極駆動回路、２は走査電極駆動回路、３
は信号電極駆動回路１と走査電極駆動回路２に接続され
共通電圧レヘル入力を持つドツトマトリクス表示器であ
る。

以上のように構成されたドツトマトリクス表示装置につ
いて、以下第２１図、および第１６図を用いてその動作
を説明する。

ブロックメモリ３２は、水平分割位置メモリ２３、およ
び垂直分割位置メモリ２５の出力で指定される分割され
たブロックに対するドツトマトリクス表示器３の共通電
圧レベル値を、例えば第１６図に示すように記憶してお
り、指定されたブロックの共通電圧レベル値をＤ／Ａ変
換器４１に出力する。Ｄ／Ａ変換器４１は、ブロックメ
モリ３２の出力をアナログ電圧に変換し、ドツトマトリ
クス表示器３に出力する。映像信号は、信号電極駆動回
路１を介してドツトマトリクス表示器３に出力され、ド
ツトマトリクス表示器３に映像が表示される。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４ブロツク）に分割し、分割位置を示
す分割制御回路３１の出力を用いて分割位置に対応する
ドツトマトリクス表示器３の共通電圧レベル値をブロッ
クメモリ３２から読みだしてＤ／Ａ変換器４１にてアナ
ログ電圧に変換した後ドツトマトリクス表示器３に出力
することで、ブロックメモリ３２に、分割されたブロッ
クに依存する共通電圧レベル値を設定しておくことによ
り、分割されたブロックごとに異なる補正を行なうこと
ができる。従って、ブロックごとにドツトマトリクス表
示器の共通電圧レベルを可変にすることにより、表示特
性が表示画面内で異なっていても、輝度ばらつきのない
映像を表示することができる。

以下本発明の第１２の実施例について、図面を参照しな
がら説明する。

第１２の実施例は、第１１の実施例と同様に、表示画面
を水平方向および垂直方向に対して画面分割し、分割さ
れたブロックごとにドツトマトリクス表示器の共通電圧
レベルを可変することにより、表示特性が表示画面内で
異なっていても、輝度ばらつきのない映像を表示するこ
とを目的とする。

第２２図は本発明の第１２の実施例におけるドツトマト
リクス表示装置の構成を示した構成図である。

第２２図は、第２１図中の分割制御回路３１を分割制御
回路３４に置き換えただけである。第２２図において、
３４は分割制御回路で、ドットクロソクＤｃｌｋを計数
するドツトカウンタ２２と、ド・シトカウンタ２２に接
続され水平分割位置を示す信号を出力する水平分割位置
メモリ２３と、水平同期信号）Ｉｓを計数するラインカ
ウンタ２４と、ラインカウンタ２４に接続され垂直分割
位置を示す信号を出力する垂直分割位置メモリ２５と、
ブロックアドレスメモリ３５と、ブロックメモリ３２と
で構成される。なお、４１はＤ／Ａ変換器、ｌは信号電
極駆動回路、２は走査電極駆動回路、３はドツトマトリ
クス表示器である。ブロックアドレスメモリ３５の入出
力動作は、すでに第１１図に示した。ブロックメモリ３
２の入出力動作は、すでに第１８図に示した。

以上のように構成されたドツトマトリクス表示装置につ
いて、以下第２２図、第１１図、および第１８図を用い
てその動作を説明する。

第１１の実施例では、水平分割位置メモリ２３の出力は
垂直分割位置メモリ２５の出力がそのままブロックメモ
リ３２に入力されていたが、第１２の実施例では水平分
割位置メモリ２３の出力と垂直分割位置メモリ２５の出
力はブロックアドレスメモリ３５に入力され、例えば第
１１図に示すように、ブロックアドレスメモリ３５はこ
れらの信号でブロックメモリ３２のアドレスを発生させ
る。従って、分割位置とブロックメモリ３２のアドレス
を発生させる。従って、分割位置とブロックメモリ３２
のアドレスとの対応をブロックアドレスメモリ３５で行
なわせることができる。ブロックメモリ３２は、例えば
第１８図に示すように、ブロックアドレスメモリ３５の
出力で指定される分割されたブロックに対するドツトマ
トリクス表示器の共通電圧レベル値を記憶しており、ブ
ロックメモリ３２の出力は、Ｄ／Ａ変換器４１でアナロ
グ電圧に変換したのちドツトマトリクス表示器３に出力
される。

映像信号は、信号電極駆動回路ｌを介してドツトマトリ
クス表示器３に出力され、ドツトマトリクス表示器３に
映像が表示される。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４ブロンク）に分割し、分割位置を示
す水平分割位置メモリ２３の出力値と垂直分割位置メモ
リ２５の出力値からブロックアドレスメモリ３５が出力
するブロックアドレスを用いて分割位置に対応するドツ
トマトリクス表示器の共通電圧レベル値をブロックメモ
リ３２から読みだしてＤ／Ａ変換器４１を介してドツト
マトリクス表示器３出力することで、ブロックメモリ３
２に、分割されたブロックに依存する共通電圧レベル値
を設定しておくことにより、分割されたブロックごとに
異なる補正を行なうことができる。

さらに、分割制御回路３４の中のブロックアドレスメモ
リ３５によってブロックメモリ３２のアドレスを発生さ
せることで、分割位置とブロックメモリ３２のアドレス
との対応をとることができ、あるブロックの共通電圧レ
ベルを他のブロックのオフセット電圧レベルに変更する
場合、ブロックアドレスメモリ３５の内容を変更するだ
けでよいという効果を得ることができる。−船釣に、ブ
ロックアドレスメモリ３５の内容はブロックメモリ３２
のデータに比較して小さいので、容易にかつ高速に変更
することかできる。

また、ブロックアドレスメモリ３５の設定により、異な
るブロックに対して同じ共通電圧レベル値を用いるよう
にすることができる。この場合、分割されたブロックの
数に対して数分の１の共通電圧レベル（直をブロックメ
モリ３２内に記憶しておけばよく、結果として、ブロッ
クメモリ３２の大きさを数分の１にすることもできる。

以上のように、ブロックごとに自由にドツトマトリクス
表示器の共通電圧レベルを選択して映像信号の補正を行
なうことにより、表示特性が表示画面内で異なっていて
も、輝度ばらつきのない映像を表示することができる。

以下本発明の第１３の実施例について、図面を参照しな
がら説明する。

第１３の実施例は、表示画面を水平方向および垂直方向
に対して画面分割し、分割されたブロックごとにテーブ
ルを用いた映像信号の信号補正と、映像信号の増幅率と
映像信号のオフセット電圧レベルを可変するとともに、
分割されたブロックごとにドツトマトリクス表示器の共
通電圧レベルを可変することにより、表示特性が表示画
面内で異なっていても、輝度ばらつきのない映像を表示
することを目的とする。

第２３図は本発明の第１３の実施例におけるドツトマト
リクス表示装置の構成を示した構成国である。

第２３図において、３１は分割制御回路であり、ドツト
クロックＤｃｌｋを計数するドツトカウンタ２２と、ド
ツトカウンタ２２に接続され水平分割位置を示す信号を
出力する水平分割位置メモリ２３と、水平同期信号Ｈｓ
を計数するラインカウンタ２４と、ラインカウンタ２４
に接続され垂直分割位置を示す信号を出力する垂直分割
位置メモリ２５と、ブロックメモリ３２とで構成される
。なお、２６はＡ／Ｄ変換器、２７は変換テーブル、３
３は乗算器、３８は加算器、４２は第１のＤ／Ａ変換器
、４３は第２のＤ／Ａ変換器、１は信号電極駆動回路、
２は走査電極駆動回路、３はドツトマトリクス表示器で
ある。

第２４図は、第２３図中のブロックメモリ３２の入出力
動作を示したブロックアドレスメモリ動作図で、入力は
水平分割位置メモリ２３の出力値と垂直分割位置メモリ
２５の出力値であり、例えば入力が“（１０（１０゛″
　（表示画面の左上のブロックを示す）のときは“（１
１”を変換テーブル２７に、“１（１００ｏ　ｏ　ｏ　
ｏ　”を乗算器３３に、°“（１０（１１（１０１０”
を加算器３８に、“（１１（１１１１（１０”を第１の
Ｄ／Ａ変換器４２に、それぞれ出力することを示す。

以上のように、構成されたドツトマトリクス表示装置に
ついて、以下第２３図、および第２４図を用いてその動
作を説明する。

ブロックメモリ３２は、水平分割位置メモリ２３、およ
び垂直分割位置メモリ２５の出力で指定される分割され
たブロックに対し、例えば第２４図に示すように、変換
テーブル２７へ出力される変換テーブル２７の上位アド
レスと、乗算器３８へ出力される映像信号の増幅率と、
加算器３８へ出力される映像信号のオフセット電圧レベ
ル値と、第１のＤ／Ａ変換器４２に出力されるドツトマ
トリクス表示器３の共通電圧レベル値とを記憶している
。

変換テーブル２７は、前記分割制御回路３１のブロック
メモリ３２の変換テーブル２７への出力を上位アドレと
し、前記Ａ／Ｄ変換器２６の出力を下位アドレスとして
テーブル参照を行なう。変換テーブル２７でテーブル参
照を行なった結果は、乗算器３３に出力される。乗算器
３３は、変換テーブル２７でテーブル参照したディジタ
ル映像信号と前記分割制御回路３１のブロックメモリ３
２が乗算器３３へ出力する増幅率とを乗算し、の結果を
加算器３８に出力する。

加算器３８は、乗算器３３の出力信号と前記分割制御回
路３１のブロックメモリ３２が加算器３８へ出力するオ
フセット電圧レベルとを加算し、その結果は第２のＤ／
Ａ変換器４３にてアナログ信号に変換される。第２のＤ
／Ａ変換器４３の出力は、信号電極駆動回路１を介して
ドツトマトリクス表示器３に映像が表示される。

また、ブロックメモリ３２は、水平分割位置メモリ２３
、及び垂直分割位置メモリ２５の出力で指定される分割
されたブロックに対するドツトマトリクス表示器３の共
通電圧レベル値を、第１のＤ／Ａ変換器４２に出力する
。第１のＤ／Ａ変換器４２は、ブロックメモリ３２の第
１のＤ／Ａ変換器４２への出力をアナログ電圧に変換し
、ドツトマトリクス表示器３に出力する。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４ブロソク）に分割し、分割位置を示
す水平分割位置メモリ２３の出力値と垂直分割位置メモ
リ２５の出力を用いて分割位置に対応する、映像信号の
信号補正のための変換テーブルを選択するための変換テ
ーブル２７の上位アドレスと、映像信号の増幅率と、映
像信号のオフセット電圧レベル値と、ドツトマトリクス
表示器の共通電圧レベル値とをブロックメモリ３２から
読みだして、変換テーブル２７にてテーブルを選択し映
像信号の信号補正を行ない、乗算器３３にてブロックメ
モリ３２の出力で指定された増幅率で乗算することで映
像信号を増幅し、加算器３８にてブロックメモリ３２の
出力で指定されたオフセット電圧レベル値と映像信号を
加算し、第２のＤ／Ａ変換器４３にてアナログ電圧に変
換した後、ドツトマトリクス表示器３に出力するととも
に、ドツトマトリクス表示器の共辿電圧レベル値をブロ
ックメモリ３２から読みだして、第１のＤ／Ａ変換器変
換器４２にてアナログ電圧に変換した後、ドツトマトリ
クス表示器３に出力することで、分割されたブロックご
とに異なる補正を行なうことができる。従って、表示特
性が表示画面内で異なっていても、輝度ばらつきのない
映像を表示することができる。

なお、ブロックメモリ３２は、接続される変換テーブル
２７と乗算器３３と加算器３８と第１のＤ／Ａ変換器４
２のうち少なくとも２つ以上に対して記憶されたデータ
を出力する必要がある。また、ブロックメモリ３２に対
応する構成要素のデータを記憶しておらず、ブロックメ
モリ３２からデータが出力されない構成要素（変換テー
ブル２７または乗算器３３または加算器３８または第１
のＤ／Ａ変換器４２）は省略することができる。

以下本発明の第１４の実施例について、図面を参照しな
がら説明する。

第１４の実施例は、第１３の実施例と同様に、表示画面
を水平方向および垂直方向に対して画面分割し、分割さ
れたブロックごとに、テーブルを用いた映像信号の信号
補正と、映像信号の増幅率と、映像信号のオフセット電
圧レベルを可変するとともに、分割されたブロックごと
にドツトマトリクス表示器の共通電圧レベルを可変する
ことにより、表示特性が表示画面内で異なっていても、
輝度ばらつきのない映像を表示することを目的とする。

第２５図は本発明の第１４の実施例におけるドツトマト
リクス表示装置の構成を示した構成図である。

第２５図は、第２３図中の分割制御回路３１を分割制御
回路３４に置き換えただけである。第２５図において、
３４は分割制御回路で、ドツトクロックＤｃｌｋを計数
するドツトカウンタ２２と、ドツトカウンタ２２に接続
され水平分割位置を示す信号を出力する水平分割位置メ
モリ２３と、水平同期信号Ｉｓを計数するラインカウン
タ２４と、ラインカウンタ２４に接続され垂直分割位置
を示す信号を出力する垂直分割位置メモリ２５と、ブロ
ックアドレスメモリ３５と、ブロックメモリ３２とで横
取される。なお、２６はＡ／Ｄ変換器、２７は変換テー
ブル、３３は乗算器、３８は加算器、４２は第１のＤ／
Ａ変換器、４３は第２のＤ／Ａ変換器、ｌは信号電極駆
動回路、２は走査電極駆動回路、３はドツトマトリクス
表示器である。

ブロックアドレスメモリ３５０人出力動作は、すでに第
１１図に示した。

第２６図は、第２５図中のブロックメモリ３２の入出力
動作を示したブロックアドレスメモリ動作図で、入力は
ブロックアドレスメモリ３５の出力値であり、例えば入
力が“（１０゛のときは、”Ｏｌ”を変換テーブル２７
に、“（１１１１（１０（１１”を乗算器３３に、“（
１０（１０１（１１１”を加算器３８ニ、”ｏ。

１（１１（１１１°゛を第１のＤ／Ａ変換器４２に、そ
れぞれ出力することを示す。

以上のように、横取されたドツトマトリクス表示装置に
ついて、以下第２５図、第１１図、および第２６図を用
いてその動作を説明する。

第１３の実施例では、水平分割位置メモリ２３の出力と
垂直分割位置メモリ２５の出力がそのままブロックメモ
リ３２に入力されていたが、第１４の実施例では水平分
割位置メモリ２３の出力と垂直分割位置メモリ２５の出
力はブロックアドレスメモリ３５に入力され、例えば第
１１図に示すように、ブロックアドレスメモリ３５はこ
れらの信号でブロックメモｉ）３２のアドレスを発生さ
せる。従って、分割位置とブロックメモリ３２のアドレ
スとの対応をブロックアドレスメモリ３５で行なわせる
ことができる。プロ、ダメモリ３２は、例えば第２６図
に示すように、ブロックアドレスメモリ３５の出力で指
定される分割されたブロックに対し、変換テーブル２７
へ出力される変換テーブル２７の上位アドレスと、乗算
器３３へ出力される映像信号の増幅率と、加算器３８へ
出力される映像信号のオフセット電圧レベル値と、第１
のＤ／Ａ変換器４２に出力されるドツトマトリクス表示
器３の共通電圧レベル値とを記憶している。

変換テーブル２７は、前記分割制御回路３４のブロック
メモリ３２の変換テーブル２７への出力を上位アドレと
し、前記Ａ／Ｄ変換器２６の出力を下位アドレスとして
テーブル参照を行なう。変換テーブル２７でテーブル参
照を行なった結果は、乗算器３３に出力される。乗算器
３３は、変換テーブル２７でテーブル参照したディジタ
ル映像信号と前記分割制御回路３４のブロックメモリ３
２が乗算器３３へ出力する増幅率とを乗算し、その結果
を加算器３８に出力する。

加算器３８は、乗算器３３の出力信号と前記分割制御回
路３４のブロックメモリ３２が加算器３８へ出力するオ
フセット電圧レベル値とを加算し、その結果は第２のＤ
／Ａ変換器４３にてアナログ信号に変換される。第２の
Ｄ／Ａ変換器４３の出力は、信号電極駆動回路１を介し
てドツトマトリクス表示器３出力され、ドツトマトリク
ス表示器３に映像が表示される。

また、ブロックメモリ３２は、水平分割位置メモリ２３
、及び垂直分割位置メモリ２５の出力で指定される分割
されたブロックに対し、ブロックアドレスメモリ３５で
アドレス指定されたドツトマトリクス表示器３の共通電
圧レベル値を、第１のＤ／Ａ変換器４２に出力する。第
１のＤ／Ａ変換器４２は、ブロックメモリ３２の第１の
Ｄ／Ａ変換器４２への出力をアナログ電圧に変換し、ド
ツトマトリクス表示器３に出力する。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４プロ・ンク）に分割し、分割位置を
示す水平分割位置メモリ２３の出力値と垂直分割位置メ
モリ２５の出力値からプロ・ツクアドレスメモリ３５が
出力するブロックアドレスを用いて分割位置に対応する
映像信号の信号補正のための変換テーブルを選択するた
めの変換テーブル２７の上位アドレスと、映像信号の増
幅率と、映像信号のオフセット電圧レベル値と、ドット
マトリクス表示器の共通電圧レベル値とをブロックメモ
リ３２から読みだして、変換テーブル２７にてテーブル
を選択し映像信号の信号補正を行ない、乗算器３３にて
ブロックメモリ３２の出力で指定された増幅率で乗算す
ることで映像信号を増幅し、加算器３８にてブロックメ
モリ３２の出力で指定されたオフセ・ント電圧レベル値
と映像信号を加算し、第２のＤ／Ａ変換器４３にてアナ
ログ電圧に変換した後ドツトマトリクス表示器３に出力
するとともに、ドットマトリクス表示器の共通電圧レベ
ル値をプロ・ツクメモリ３２から読みだして、第１のＤ
／Ａ変換器変換器４２にてアナログ電圧に変換した後ド
ツトマトリクス表示器３に出力することで、分割された
ブロックごとに異なる補正を行なうことができる。

従って、表示特性が表示画面内で異なっていても、輝度
ばらつきのない映像を表示することができる。

さらに、分割制御回路３４の中のブロックアドレスメモ
リ３５によってブロックメモリ３２のアドレスを発生さ
せることで、分割位置とブロックメモリ３２のアドレス
との対応をとることができ、あるブロックのデータ（変
換テーブル２７の上位アドレスと、映像信号の増幅率と
、映像信号のオフセット電圧レベル値と、ドツトマトリ
クス表示器の共通電圧レベル値）を他のブロックのデー
タに変更する場合、ブロックアドレスメモリ３５の内容
を変更するだけでよいという効果を得ることができる。

−船釣に、ブロックアドレスメモリ３５の内容はブロッ
クメモリ３２のデータに比較して小さいので、容易にか
つ高速に変更することができる。

また、ブロックアドレスメモリ３５の設定により、異な
るブロックに対して同しデータを用いるようにすること
ができる。この場合、分割されたブロックの数に対して
数分の１のデータをブロックメモリ３２内に記憶してお
けばよく、結果として、ブロックメモリ３２の大きさを
数分のｌにすることもできる。

以下本発明の第１５の実施例について、図面を参照しな
がら説明する。

第１５の実施例は、表示画面を水平方向および垂直方向
に対して画面分割し、分割されたブロックごとに、テー
ブルを用いた映像信号の信号補正と、映像信号の増幅率
と、映像信号のオフセット電圧レベルを可変するととも
に、分割されたブロックごとにドツトマトリクス表示器
の共通電圧レベルを可変することにより、表示特性が表
示画面内で異なっていても、輝度ばらつきのない映像を
表示することを目的とする。

第２７図は本発明の第１５の実施例におけるドツトマト
リクス表示装置の構成を示した構成図である。

第２７図において、３１は分割制御回路で、ドツトクロ
ックＤｃｌｋを計数するドツトカウンタ２２と、ドツト
カウンタ２２に接続され水平分割位置を示す信号を出力
する水平分割位置メモリ２３と、水平同期信号Ｈｓを計
数するラインカウンタ２４と、ラインカウンタ２４に接
続され垂直分割位置を示す信号を出力する垂直分割位置
メモリ２５と、ブロックメモリ３２とで構成される。な
お、４４は第１のＤ／Ａ変換器、４５は第２のＤ／Ａ変
換器、４６は第３のＤ／Ａ変換器、２６はＡ／Ｄ変換器
、２７は変換テーブル、４７は第４のＤ／Ａ変換器、３
７は電圧制御増幅器、４０は電圧加算器、１は信号電極
駆動回路、２は走査電極駆動回路、３はドツトマトリク
ス表示器である。

第２８図は、第２７図中のブロックメモリ３２の入出力
動作を示したブロックアドレスメモリ動作図で、入力は
水平分割位置メモリ２３の出力値と垂直分割位置メモリ
２５の出力値であり、例えば入力が“（１０（１０”（
表示画面の左上のブロックを示す）のときは、°“（１
１′を変換テーブル２７に、“１（１０ｏ　ｏ　ｏ　ｏ
　ｏ　”を第１のＤ／Ａ変換器４４に、“°（１０（１
１（１０１０’”を第２のＤ／Ａ変換器４５に、”′（
１１（１１１１（１０”を第３のＤ／Ａ変換器４６に、
それぞれ出力することを示す。

以上のように、構成されたドツトマトリクス表示装置に
ついて、以下第２７図、および第２８図を用いてその動
作を説明する。

ブロックメモリ３２は、水平分割位置メモリ２３、およ
び垂直分割位置メモリ２５の出力で指定される分割され
たブロックに対し、例えば第２８図に示すように、変換
テーブル２７へ出力される変換テーブル２７の上位アド
レスと、第１のＤ／Ａ変換器４４を介して電圧制御増幅
器３７へ出力される映像信号の増幅率と、第２のＤ／Ａ
変換器４５を介して電圧加算器４０へ出力される映像信
号のオフセット電圧レベル値と、第３のＤ／Ａ変換器４
６へ出力されるドツトマトリクス表示器３の共ｉ！１を
圧レベル値とを記憶している。

変換テーブル２７は、前記分割制御回路３１のブロック
メモリ３２の変換テーブル２７への出力を上位アドレと
し、前記Ａ／Ｄ変換器２６の出力を下位アドレスとして
テーブル参照を行なう。変換テーブル２７でテーブル参
照を行なった結果は、第４のＤ／Ａ変換器４７にてアナ
ログ信号に変換される。電圧制御増幅器３７は、前記分
割制御回路３１のブロックメモリ３２が第１のＤ／Ａ変
換器４４へ出力しアナログ信号に変換された値を増幅率
として、第４のＤ／Ａ変換器４７にてアナログ信号に変
換された映像信号を増幅し、その結果を電圧加算器４０
に出力する。

電圧加算器４０は、前記分割制御回路３１のブロックメ
モリ３２が第２のＤ／Ａ変換器４５へ出力しアナログ信
号に変換された値をオフセット電圧レベル値として、前
記電圧制御増幅器３７の出力信号と電圧加算する。その
結果は、信号電極駆動回路１を介してドツトマトリクス
表示器３に出力され、ドツトマトリクス表示器３にに映
像が表示される。

また、ブロックメモリ３２は、水平分割位置メモリ２３
、及び垂直分割位置メモリ２５の出力で指定される分割
されたブロックに対するドツトマトリクス表示器３の共
通電圧レベル値を、第３のＤ／Ａ変換器４６に出力する
。第３のＤ／Ａ変換器４６は、アナログ電圧に変換し、
ドツトマトリクス表示器３に出力する。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４ブロツク）に分割し、分割位置を示
す水平分割位置メモリ２３の出力値と垂直分割位置メモ
リ２５の出力値を用いて分割位置に対応する、映像信号
の信号補正のための変換テーブルを選択するための変換
テーブル２７の上位アドレスと、映像信号の増幅率と、
映像信号のオフセット電圧レベル値と、ドツトマトリク
ス表示器の共通電圧レベル値とをブロックメモリ３２か
ら読みだして、変換テーブル２７にてテーブルを選択し
映像信号の信号補正を行ない、第４のＤ／Ａ変換器４７
でアナログ信号とし、電圧制御増幅器３７にて、ブロッ
クメモリ３２の出力を第１のＤ／Ａ変換器４４でアナロ
グ信号となった増幅率を用いて増幅し、電圧加算器４０
にて、ブロックメモリ３２の出力を第２のＤ／Ａ変換器
４５でアナログ信号となったオフセット電圧レベル値を
用いて電圧加算し、ドツトマトリクス表示器３に出力す
るとともに、ドットマトリクス表示器の共通電圧レベル
値をブロックメモリ３２から読みだして、第３のＤ／Ａ
変換器４６にてアナログ電圧に変換した後ドツトマトリ
クス表示器３に出力することで、分割されたプロ・ノク
ごとに異なる補正を行なうことができる。従って、表示
特性が表示画面内で異なっていても、輝度ばらつきのな
い映像を表示することができる。

なお、ブロックメモリ３２は、接続される変換テーブル
２７と第１のＤ／Ａ変換器４４と第２のＤ／Ａ変換器４
５と第３のＤ／Ａ変換器４６のうち少なくとも２つ以上
に対して記憶されたデータを出力する必要がある。また
、ブロックメモリ３２に対応する構成要素のデータを記
憶しておらず、プロ・ツクメモリ３２からデータが出力
されない構成要素（変換テーブル２７、または第１のＤ
／Ａ変換器４４と電圧制御増幅器３７、または第２のＤ
／Ａ変換器４５と電圧加算器４０、または第３のＤ／Ａ
変換器４６）は省略することができる。

以下本発明の第１６の実施例について、図面を参照しな
がら説明する。

第１６の実施例は、第１５図の実施例と同様に、表示画
面を水平方向および垂直方向に対して画面分割し、分割
されたブロックごとに、テーブルを用いた映像信号の信
号補正と、映像信号の増幅率と、映像信号のオフセット
電圧レベルを可変するとともに、分割されたブロックご
とにドツトマトリクス表示器の共通電圧レベルを可変す
ることにより、表示特性が表示画面内で異なっていても
輝度ばらつきのない映像を表示することを目的とする。

第２９図は本発明の第１６の実施例におけるドツトマト
リクス表示装置の構成を示した構成図である。

第２９図は、第２７図中の分割制御回路３１を分割制御
回路３４に置き換えただけである。第２９図において、
３４は分割制御回路で、ドツトクロックＤｃｌｋを計数
するドツトカウンタ２２と、ドツトカウンタ２２に接続
され水平分割位置を示す信号を出力する水平分割位置メ
モリ２３と、水平同期信号Ｈｓを計数するラインカウン
タ２４と、ラインカウンタ２４に接続され垂直分割位置
を示す信号を出力する垂直分割位置メモリ２５と、ブロ
ックアドレスメモリ３５と、ブロックメモリ３２とで構
成される。なお、４４は第１のＤ／Ａ変換器、４５は第
２のＤ／Ａ変換器、４６は第３のＤ／Ａ変換器、２６は
Ａ／Ｄ変換器、２７は変換テーブル、４７は第４のＤ／
Ａ変換器、３７は電圧制御増幅器、４０は電圧加算器、
１は信号電極駆動回路、２は走査電極駆動回路、３はド
ツトマトリクス表示器である。

第３０図は、第２９図中のブロックメモリ３２の入出力
動作を示したブロックアドレスメモリ動作図で、入力は
ブロックアドレスメモリ３５の出力値であり、例えば入
力が“（１０“°のときは、“（１１”°を変換テーブ
ル２７に、“（１１１１（１０（１１”を第１のＤ／Ａ
変換器４４に、“（１０（１０１（１１１”を第２のＤ
／Ａ変換器４５に、“（１０１（１１（１１１″を第３
のＤ／Ａ変換器４６に、それぞれ出力することを示す。

以上のように、構成されたドツトマトリクス表示装置に
ついて、以下第２９図、第１１図、および第３０図を用
いてその動作を説明する。

第１５図の実施例では、水平分割位置メモリ２３の出力
と垂直分割位置メモリ２５の出力がそのままブロックメ
モリ３２に入力されていたが、第１６の実施例では水平
分割位置メモリ２３の出力と垂直分割位置メモリ２５の
出力はブロックアドレスメモリ３５に入力され、例えば
第１１図に示すように、ブロックアドレスメモリ３５は
これらの信号でブロックメモリ３２のアドレスを発生さ
せる。従って、分割位置とブロックメモリ３２のアドレ
スとの対応をブロックアドレスメモリ３５で行なわせる
ことができる。

ブロックメモリ３２は、例えば第３０図に示すように、
ブロックアドレスメモリ３５の出力で指定される分割さ
れたブロックに対し、変換テーブル２７へ出力される変
換テーブル２７の上位アドレスと、第１のＤ／Ａ変換器
４４を介して電圧刺針増幅器３７へ出力される映像信号
の増幅率と、第２のＤ／Ａ変換器４５を介して電圧加算
器４０へ出力される映像信号のオフセット電圧レベル値
と、第３のＤ／Ａ変換器４６へ出力されるドツトマトリ
クス表示器３の共通電圧レベル値とを記憶している。

変換テーブル２７は、前記分割制御回路３４のブロック
メモリ３２の変換テーブル２７への出力を上位アドレと
し、前記Ａ／Ｄ変換器２６の出力を下位アドレスとして
クープル参照を行なう。変換テーブル２７でテーブル参
照を行なった結果は、第４のＤ／Ａ変換器４７にてアナ
ログ信号に変換される。電圧制御増幅器３７は、前記分
割制御回路３４のブロックメモリ３２が第１のＤ／Ａ変
換器４４へ出力しアナログ信号に変換された値を増幅率
として、第４のＤ／Ａ変換器４７にてアナログ信号に変
換された映像信号を増幅し、その結果を電圧加算器４０
に出力する。

電圧加算器４０は、前記分割制御回路３４のブロックメ
モリ３２が第２のＤ／Ａ変換器４５へ出力しアナログ信
号に変換された値をオフセット電圧レベル値として、前
記電圧制御増幅器３７の出力信号と電圧加算する。その
結果は、信号電極駆動回路１を介してドツトマトリクス
表示器３に出力され、ドツトマトリクス表示器３に映像
が表示される。

また、ブロックメモリ３２は、水平分割位置メモＩＪ２
３、および垂直分割位置メモリ２５の出力で指定される
分割されたブロックに対し、ブロックアドレスメモリ３
５でアドレス指定されたドツトマトリクス表示器３の共
通電圧レベル値を、第３のＤ／Ａ変換３４６に出力する
。第３のＤ／Ａ変換器４６は、アナログ電圧に変換し、
ドツトマトリクス表示器３に出力する。

以上のように本実施例によれば、表示画面を格子状（こ
の例の場合、４×４ブロソク）に分割し、分割位置を示
す水平分割位置メモリ２３の出力値と垂直分割位置メモ
リ２５の出力値からブロックアドレスメモリ３５が出力
するブロックアドレスを用いて分割位置に対応する映像
信号の信号補正のための変換テーブルを選択するための
変換テーブル２７の上位アドレスと、映像信号の増幅率
と、映像信号のオフセット電圧レベル値と、ドツトマト
リクス表示器の共通電圧レベル値とをブロックメモリ３
２から読みだして、変換テーブル２７にてテーブルを選
択し映像信号の信号補正を行ない、第４のＤ／Ａ変換器
４７でアナログ信号とし、電圧制御増幅器３７にて、ブ
ロックメモリ３２の出力を第１のＤ／Ａ変換器４４でア
ナログ信号となった増幅率を用いて増幅し、電圧加算器
４０にて、ブロックメモリ３２の出力を第２のＤ／Ａ変
換器４５でアナログ信号となったオフセット電圧レベル
値を用いて電圧加算し、ドツトマトリクス表示器３に出
力するとともに、ドツトマトリクス表示器の共通電圧レ
ベル値をフ゛ロックメモＩＪ３２から言売みだして、第
３のＤ／Ａ変換器４６にてアナログ電圧に変換した後、
ドツトマトリクス表示器３に出力することで、分割され
たブロックごとに異なる補正を行なうことができる。従
って、表示特性が表示画面内で異なっていても、輝度ば
らつきのない映像を表示することができる。

さらに、分割制御回路３４の中のブロックアドレスメモ
リ３５によってフ゛口・ンクメモリ３２のアドレスを発
生させることで、分割位置とブロックメモリ３２のアド
レスとの対応をとることができ、あるブロックのデータ
（変換テーブル２７の上位アドレス、または映像信号の
増幅率、または映像信号のオフセット電圧レベル値、ま
たはドツトマトリクス表示器の共通電圧レベル値）を他
のブロックのデータに変更する場合、ブロックアドレス
メモリ３５の内容を変更するだけでよいという効果を得
ることができる。−船釣に、ブロックアドレスメモリ３
５の内容はブロックメモリ３２のデータに比較して小さ
いので、容易かつ高速に変更することができる。

また、ブロックアドレスメモリ３５の設定により、異な
るブロックに対して同じデータを用いるようにすること
ができる。この場合、分割されたブロックの数に対して
数分のｌのデータをブロックメモリ３２内に記憶してお
けばよく、結果として、ブロックメモリ３２の大きさを
数分の１にすることもできる。

発明の効果以上のように本発明のドツトマトリクス表示装置は、表
示する画面を分割したブロックごとに信号を出力する分
割制御回路であって、ドツトクロックＤｃｌｋを計数す
ることで水平ドツト位置を示す信号を出力するドツトカ
ウンタと、ドツトカウンタに接続され水平分割位置を示
す信号を出力する水平分割位置メモリと、水平同期信号
Ｈｓを計数することで垂直ライン位置を示す信号を出力
するラインカウンタと、ラインカウンタに接続され垂直
分割位置を示す信号を出力する垂直分割位置メモリとか
ら成り、水平分割位置メモリの出力信号と垂直分割位置
メモリの出力信号とがその出力となるよう構成された分
割制御回路、もしくは、ドツトクロ・ンクＤｃｌｋを計
数することで水平ドツト位置を示す信号を出力するドツ
トカウンタと、ドツトカウンタに接続され水平分割位置
を示す信号を出力する水平分割位置メモリと、水平同期
信号Ｉｓを計数することで垂直ライン位置を示す信号を
出力するラインカウンタと、ラインカウンタに接続され
垂直分割位置を示す信号を出力する垂直分割位置メモリ
と、水平分割位置メモリと垂直分割位置メモリに接続さ
れブロックごとに変換テーブルのアドレスを出力するテ
ーブルアドレス発生メモリとから成り、テーブルアドレ
ス発生メモリの出力がその出力となるように構成された
分割制御回路と、映像信号をディジタル信号に変換する
Ａ／Ｄ変換器と、Ａ／Ｄ変換器と分割制御回路に接続さ
れる変換テーブルと、変換テーブルに接続されアナログ
信号に変換するＤ／Ａ変換器と、Ｄ／Ａ変換器に接続さ
れドツトクロックＤｃｌｋおよび水平同期信号Ｈｓを入
力し信号電極を駆動する信号を出力する信号電極駆動回
路と、水平同期信号Ｉｓおよび垂直同期信号Ｖｓを入力
し走査電極を駆動する信号を出力する走査電極駆動回路
と、走査電極駆動回路と信号電極駆動回路に接続される
ドツトマトリクス表示器とを設けることによって、表示
画面を格子状に分割し、分割位置に対応するテーブルを
変換テーブルにてテーブル参照することができ、個々の
テーブルに分割されたブロックに依存する映像信号の補
正データを設定しておくことにより、分割されたブロッ
クごとに異なる補正を行なうことができるため、輝度ば
らつきのない映像をドツトマトリクス表示器に表示する
ことができる。

また、本発明のドツトマトリクス表示装置は、表示する
画面を分割し分割したブロックごとに信号を出力する分
割制御回路であって、ドツトクロックＤｃｌｋを計数す
ることで水平ドツト位置を示す信号を出力するドツトカ
ウンタと、ドツトカウンタに接続され水平分割位置を示
す信号を出力する水平分割位置メモリと、水平同期信号
Ｈ８を計数することで垂直ライン位置を示す信号を出力
するラインカウンタと、ラインカウンタに接続され垂直
分割位置を示す信号を出力する垂直分割位置メモリと、
水平分割位置メモリと垂直分割位置メモリに接続されブ
ロックごとにデータを出力するブロックメモリとから放
り、ブロックメモリの出力信号がその出力となるよう構
成された分割制御回路、もしくは、ドツトクロックＤｃ
ｌｋを計数することで水平ドツト位置を示す信号を出力
するドツトカウンタと、ドツトカウンタに接続され水平
分割位置を示す信号を出力する水平分割位置メモリと、
水平同期信号Ｈｓを計数することで垂直ライン位置を示
す信号を出力するラインカウンタと、ラインカウンタに
接続され垂直分割位置を示す信号を出力する垂直分割位
置メモリと、水平分割位置メモリと垂直分割位置メモリ
に接続されブロックごとにブロックメモリアドレスを出
力するブロックアドレスメモリと、ブロックアドレスメ
モリに接続されブロックメモリアドレスで指定されたデ
ータを出力するブロックメモリとから成り、ブロックメ
モリの出力がその出力となるよう構成された分割制御回
路と、分割制御回路に接続され分割制御回路の出力の一
部をアナログ信号に変換する第１のＤ／Ａ変換器と、映
像信号をディジタル信号に変換するＡ／Ｄ変換器と、Ａ
／Ｄ変換器と分割制御回路に接続される変換テーブルと
、変換テーブルと分割制御回路に接続される乗算器と、
乗算器と分割制御回路に接続される加算器と、加算器に
接続されアナログ信号に変換する第２のＤ／Ａ変換器と
、第２のＤ／Ａ変換器に接続されドツトクロックＤｃｌ
ｋおよび水平同期信号）Ｉｓを入力し信号電極を駆動す
る信号を出力する信号電極駆動回路と、分割制御回路に
接続されアナログ信号に変換するＤ／Ａ変換器と、水平
同期信号Ｈｓおよび垂直同期信号Ｖｓを入力し走査電極
を駆動する信号を出力する走査電極駆動回路と、走査電
極駆動回路と信号電極駆動回路と第１のＤ／Ａ変換器に
接続されるドツトマトリクス表示器であって第１のＤ／
Ａ変換器の信号を共通電圧値とするドツトマトリクス表
示器とを設けることにより、表示画面を格子状に分割し
、分割位置に対応する、映像信号の信号補正のための変
換テーブルを選択するための変換テーブルの上位アドレ
スと、映像信号の増幅率と、映像信号のオフセット電圧
レベル値と、ドツトマトリクス表示器の共通電圧レベル
値とをブロックメモリから読みだして、変換テーブルに
てテーブルを選択し映像信号の信号補正を行ない、乗算
器にてブロックメモリの出力で指定された増幅率で乗算
することで映像信号を増幅し、加算器にてブロックメモ
リの出力で指定されたオフセット電圧レベル値と映像信
号を加算し、第２のＤ／Ａ変換器でアナログ電圧に変換
した後、ドツトマトリクス表示器に出力するとともに、
ドツトマトリクス表示器の共通電圧レベル値をブロック
メモリから読みだして、第１のＤ／Ａ変換器にてアナロ
グ電圧に変換した後、ドツトマトリクス表示器に出力す
ることで、分割されたブロックごとに異なる補正を行な
うことができたため、輝度ばらつきのない映像をドツト
マトリクス表示器に表示することができる。

また、本発明のドツトマトリクス表示装置は、表示する
画面を分割し分割したブロックごとに信号を出力する分
割制御回路であって、ドツトクロックＤｃｌｋを計数す
ることで水平ドツト位置を示す信号を出力するドツトカ
ウンタと、ドツトカウンタに接続され水平分割位置を示
す信号を出力する水平分割位置メモリと、水平同期信号
Ｈｓを計数することで垂直ライン位置を示す信号を出力
するラインカウンタと、ラインカウンタに接続され垂直
分割位置を示す信号を出力する垂直分割位置メモリと、
水平分割位置メモリと垂直分割位置メモリに接続されブ
ロックごとにデータを出力するブロックメモリとから成
り、ブロックメモリの出力信号がその出力となるよう構
成された分割制御回路、もしくは、ドツトクロックＤｃ
ｌｋを計数することで水平ドツト位置を示す信号を出力
するドツトカウンタと、ドツトカウンタに接続され水平
分割位置を示す信号を出力する水平分割位置メモリと、
水平同期信号）Ｉｓを計数することで垂直ライン位置を
示す信号を出力するラインカウンタと、ラインカウンタ
に接続され垂直分割位置を示す信号を出力する垂直分割
位置メモリと、水平分割位置メモリと垂直分割位置メモ
リに接続されブロックごとにブロックメモリアドレスを
出力するブロックアドレスメモリと、ブロックアドレス
メモリに接続されブロックメモリアドレスで指定された
データを出力するブロックメモリとから成り、ブロック
メモリの出力がその出力となるよう構成された分割制御
回路と、分割制御回路に接続され分割制御回路の出力の
一部をアナログ信号に変換する第１のＤ／Ａ変換器と、
第２のＡ／Ｄ変換器と、第３のＡ／Ｄ変換器と、映像信
号をディジタル信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ
変換器と分割制御回路に接続される変換テーブルと、変
換テーブルに接続されアナログ信号に変換する第４のＤ
／Ａ変換器と、第１のＤ／Ａ変換器と第４のＤ／Ａ変換
器とに接続され第４のＤ／Ａ変換器からの信号を第１の
Ｄ／Ａ変換器の電圧出力によって制御して増幅する電圧
制御増幅器と、電圧制御増幅器からの信号と第２のＤ／
Ａ変換器の出力信号とを加算する電圧加算器と、電圧加
算器に接続されドツトクロックＤｃｌｋおよび水平同期
信号Ｈｓを入力し信号電極を駆動する信号を出力する信
号電極駆動回路と、水平同期信号Ｈｓおよび垂直同期信
号Ｖｓを入力し走査電極を駆動する信号を出力する走査
電極駆動回路と、走査電極駆動回路と信号電極駆動回路
と第３のＤ／Ａ変換器に接続され、第３のＤ／Ａ変換器
の信号を共通電圧値とするドツトマトリクス表示器とを
設けることにより、表示表示画面を格子状に分割し、分
割位置に対応する映像信号の信号補正のための変換テー
ブルを選択するための変換テーブルの上位アドレスと、
映像信号の増幅率と、映像信号のオフセット電圧レヘル
値と、ドツトマトリクス表示器の共通電圧レベル値とを
ブロックメモリから読みだして、変換テーブルにてテー
ブルを選択し映像信号の信号補正を行ない、第４のＤ／
Ａ変換器でアナログ信号としこの信号を電圧制御増幅器
にてブロックメモリの出力を第１のＤ／Ａ変換器でアナ
ログ信号に変換された信号により制御１１シて増幅し、
さらに、この信号に電圧加算器にて、ブロックメモリの
出力を第２のＤ／Ａ変換器でアナログ信号となったオフ
セット電圧レベル値を電圧加算し、ドツトマトリクス表
示器に出力するとともに、ドツトマトリクス表示器の共
通電圧レベル値をブロックメモリから読みだして、第３
のＤ／Ａ変換器にてアナログ電圧に変換した後、ドラＩ
・マトリクス表示器に出力することで、分割されたブロ
ックごとに異なる補正を行なうことができるため、輝度
輝度ばらつきのない映像をドツトマトリクス表示器に表
示することができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるドツトマトリクス表
示装置の構成図、第２図は第１図に示すドツトマトリク
ス表示装置の表示画面を例えば１６ブロツクに分割した
時の表示画面図、第３図は第１図に示す水平分割位置メ
モリ２３の入出力動作を示した水平分割位置メモリ動作
図、第４図は第１図に示す垂直分割位置メモリ２５の入
出力動作を示した垂直分割位置メモリ動作図、第５図は
本発明の第２の実施例におけるドツトマトリクス表示装
置の構成図、第６図は第５図に示すテーブルアドレス発
生メモリ３０の入出力動作を示したテーブルアドレス発
生メモリ動作図、第７図は第５図に示すドツトマトリク
ス表示装置の分割された表示画面と変換テーブル２７の
上位アドレスであってテーブルの番号の関係を示す関係
図、第８図は本発明の第３の実施例におけるドツトマト
リクス表示装置の構成図、第９図は第８図に示すブロッ
クメモリ３２の入出力動作を示したブロックメモリ動作
図、第１０図は本発明の第４の実施例におけるドツトマ
トリクス表示装置の構成図、第１１図は第１Ｏ図に示す
ブロックアドレスメモリ３５の入出力動作を示したブロ
ックアドレスメモリ動作図、第１２図は第１０図に示す
ブロックメモリ３２の入出力動作を示したブロックメモ
リ動作図、第１３図は本発明の第５の実施例におけるド
ツトマトリクス表示装置の構成図、第１４図は本発明の
第６の実施例におけるドツトマトリクス表示装置の構成
図、第１５図は本発明の第７の実施例におけるドツトマ
トリクス表示装置の構成図、第１６図は第１５図に示す
ブロックメモリ３２の入出力動作を示したブロックメモ
リ動作図、第１７図は本発明の第８の実施例におけるド
ツトマトリクス表示装置の構成図、第１８図は第１７図
に示すブロックメモリ３２の入出力動作を示したブロッ
クメモリ動作図、第１９図は本発明の第９の実施例にお
けるドツトマトリクス表示装置の構成図、第２０図は本
発明の第１０の実施例におけるドツトマトリクス表示装
置の構成図、第２１図は本発明の第１１の実施例におけ
るドツトマトリクス表示装置の構成図、第２２図は本発
明の第１２の実施例におけるドツトマトリクス表示装置
の構成図、第２３図は本発明の第１３の実施例における
ドツトマトリクス表示装置の構成図、第２４図は第２３
図に示すブロックメモリ３２の入出力動作を示したブロ
ックアドレスメモリ動作図、第２５図は本発明の第１４
の実施例におけるドツトマトリクス表示装置の構成図、
第２６図は第２５図に示すブロックメモリ３２の入出力
動作を示したブロックアドレスメモリ動作図、第２７図
は本発明の第１５の実施例におけるドツトマトリクス表
示装置の構成図、第２８図は第２７図に示すブロックメ
モリ３２の入出力動作を示したブロックアドレスメモリ
動作図、第２９図は本発明の第１６の実施例におけるド
ツトマトリクス表示装置の構成図、第３０図は第２９図
に示すブロックメモリ３２の入出力動作を示したブロッ
クアドレスメモリ動作図、第３１図は従来のドツトマト
リクス表示装置の構成図、第３２図は第３１図に示す信
号電極駆動回路１の内部構成図、第３３図は第３１図に
示す走査電極駆動回路２の内部構成図である。１１・・・・・・映像信号処理回路、１２・・・・・・
映像データ、１３・・・・・・同期信号、１４・・・・
・・再走査決定回路１４．１５，６・・・・・・切換器
、１・・・・・・信号電極駆動回路、２・・・・・・走
査電極駆動回路、３・・・・・・ドツトマトリクス表示
器、４・・・・・・共通電圧発生回路、５・・・・・・
ド７）マトリクス表示器、２１・・・・・・分割制御回
路、２２・・・・・・ドツトカウンタ、２３・・・・・
・水平分割位置メモリ、２４・・・・・・ラインカウン
タ、２５・・・・・・垂直分割位置メモリ、２６・・・
・・・Ａ／Ｄ変換器、２７・・・・・・変換テーブル、
２８・・・・・・Ｄ／Ａ変換器、２９・・・・・・分割
制御回路、３０・・・・・・テーブルアドレス発生メモ
リ、３１・・・・・・分割制御回路、３２・・・・・・
プロソクメモリ、３３・・・・・・乗算器、３４・・・
・・・制御回路、３５・・・・・・ブロックアドレスメ
モリ、３６・・・・・・Ｄ／Ａ変換器、３７・・・・・
・電圧制御増幅器、３８・・・・・・加算器、３９・・
・・・・Ｄ／Ａ変換器、４０・・・・・・電圧加算器、
４１・・・・・・Ｄ／Ａ変換器、４２・・・・・・第１
のＤ／Ａ変換器、４３・・・・・・第２のＤ／Ａ変換器
、４４・・・・・・第１のＤ／Ａ変換器、４５・・・・
・・第２のＤ／Ａ変換器、４６・・・・・・第３のＤ／
Ａ変換器、４７・・・・・・第４のＤ／Ａ変換器。

Claims

【特許請求の範囲】

（１）表示する画面を分割したブロックごとに信号を出
力する分割制御回路であって、ドットクロックを計数す
ることで水平ドット位置を示す信号を出力するドットカ
ウンタと、前記ドットカウンタに接続され水平分割位置
を示す信号を出力する水平分割位置メモリと、水平同期
信号を計数することで垂直ライン位置を示す信号を出力
するラインカウンタと、前記ラインカウンタに接続され
垂直分割位置を示す信号を出力する垂直分割位置メモリ
とから成り、前記水平分割位置メモリの出力信号と前記
垂直分割位置メモリの出力信号とがその出力となるよう
構成された分割制御回路と、映像信号をディジタル信号
に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器と前記分
割制御回路に接続される変換テーブルと、前記変換テー
ブルに接続されアナログ信号に変換するＤ／Ａ変換器と
、前記Ｄ／Ａ変換器に接続されドットクロックおよび水
平同期信号を入力し信号電極を駆動する信号を出力する
信号電極駆動回路と、水平同期信号および垂直同期信号
を入力し走査電極を駆動する信号を出力する走査電極駆
動回路と、前記走査電極駆動回路と前記信号電極駆動回
路に接続されるドットマトリクス表示器とを具備するこ
とを特徴とするドットマトリクス表示装置。
（２）分割制御回路は、ドットクロックを計数すること
で水平ドット位置を示す信号を出力するドットカウンタ
と、ドットカウンタに接続され水平分割位置を示す信号
を出力する水平分割位置メモリと、水平同期信号を計数
することで垂直ライン位置を示す信号を出力するライン
カウンタと、ラインカウンタに接続され垂直分割位置を
示す信号を出力する垂直分割位置メモリと、前記水平分
割位置メモリと前記垂直分割位置メモリに接続されブロ
ックごとに前記変換テーブルのアドレスを出力するテー
ブルアドレス発生メモリとから成り、テーブルアドレス
発生メモリの出力は前記分割制御回路の出力として前記
変換テーブルへ出力されるよう接続したことを特徴とす
る請求項（１）に記載のドットマトリクス表示装置。
（３）表示する画面を分割したブロックごとに信号を出
力する分割制御回路であって、ドットクロックを計数す
ることで水平ドット位置を示す信号を出力するドットカ
ウンタと、前記ドットカウンタに接続され水平分割位置
を示す信号を出力する水平分割位置メモリと、水平同期
信号を計数することで垂直ライン位置を示す信号を出力
するラインカウンタと、前記ラインカウンタに接続され
垂直分割位置を示す信号を出力する垂直分割位置メモリ
と、前記水平分割位置メモリと前記垂直分割位置メモリ
に接続されブロックごとにデータを出力するブロックメ
モリとから成り、前記ブロックメモリの出力信号がその
出力となるよう構成された分割制御回路と、映像信号を
ディジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ
変換器と前記分割制御回路に接続される乗算器と、前記
乗算器に接続されアナログ信号に変換するＤ／Ａ変換器
と、前記Ｄ／Ａ変換器に接続されドットクロックおよび
水平同期信号を入力し信号電極を駆動する信号を出力す
る信号電極駆動回路と、水平同期信号および垂直同期信
号を入力し走査電極を駆動する信号を出力する走査電極
駆動回路と、前記走査電極駆動回路と前記信号電極駆動
回路に接続されるドットマトリクス表示器とを首するこ
とを特徴とするドットマトリクス表示装置。
（４）分割制御回路は、ドットクロックを計数すること
で水平ドット位置を示す信号を出力するドットカウンタ
と、ドットカウンタに接続され水平分割位置を示す信号
を出力する水平分割位置メモリと、水平同期信号を計数
することで垂直ライン位置を示す信号を出力するライン
カウンタと、前記ラインカウンタに接続され垂直分割位
置を示す信号を出力する垂直分割位置メモリと、前記水
平分割位置メモリと前記垂直分割位置メモリに接続され
ブロックごとにブロックメモリアドレスを出力するブロ
ックアドレスメモリと、前記ブロックアドレスメモリに
接続されブロックメモリアドレスで指定されたデータを
出力するブロックメモリとから成り、前記ブロックメモ
リの出力は前記分割制御回路の出力として乗算器へ出力
されるよう接続したことを特徴とする請求項（３）に記
載のドットマトリクス表示装置。
（５）表示する画面を分割したブロックごとに信号を出
力する分割制御回路であって、ドットクロックを計数す
ることで水平ドット位置を示す信号を出力するドットカ
ウンタと、前記ドットカウンタに接続され水平分割位置
を示す信号を出力する水平分割位置メモリと、水平同期
信号を計数することで垂直ライン位置を示す信号を出力
するラインカウンタと、前記ラインカウンタに接続され
垂直分割位置を示す信号を出力する垂直分割位置メモリ
と、前記水平分割位置メモリと前記垂直分割位置メモリ
に接続されブロックごとにデータを出力するブロックメ
モリとから成り、ブロックメモリの出力信号がその出力
となるよう構成された分割制御回路と、前記分割制御回
路に接続されアナログ信号に変換するＤ／Ａ変換器と、
前記Ｄ／Ａ変換器に接続されるとともに、入力される映
像信号を前記Ｄ／Ａ変換器の電圧出力により制御して増
幅する電圧制御増幅器と、前記電圧制御増幅器に接続さ
れるとともにドットクロックおよび水平同期信号を入力
し信号電極を駆動する信号を出力する信号電極駆動回路
と、水平同期信号および垂直同期信号を入力し走査電極
を駆動する信号を出力する走査電極駆動回路と、走査電
極駆動回路と前記信号電極駆動回路に接続されるドット
マトリクス表示器とを具備することを特徴とするドット
マトリクス表示装置。
（６）分割制御回路は、ドットクロックを計数すること
で水平ドット位置を示す信号を出力するドットカウンタ
と、前記ドットカウンタに接続され水平分割位置を示す
信号を出力する水平分割位置メモリと、水平同期信号を
計数することで垂直ライン位置を示す信号を出力するラ
インカウンタと、前記ラインカウンタに接続され垂直分
割位置を示す信号を出力する垂直分割位置メモリと、前
記水平分割位置メモリと前記垂直分割位置メモリに接続
されブロックごとにブロックメモリアドレスを出力する
ブロックアドレスメモリと、前記ブロックアドレスメモ
リに接続されブロックメモリアドレスで指定されたデー
タを出力するブロックメモリとから成り、前記ブロック
メモリの出力は前記分割制御回路の出力としてＤ／Ａ変
換器へ出力されるよう接続したことを特徴とする請求項
（５）に記載のドットマトリクス表示装置。
（７）表示する画面を分割したブロックごとに信号を出
力する分割制御回路であって、ドットクロックを計数す
ることで水平ドット位置を示す信号を出力するドットカ
ウンタと、前記ドットカウンタに接続され水平分割位置
を示す信号を出力する水平分割位置メモリと、水平同期
信号を計数することで垂直ライン位置を示す信号を出力
するラインカウンタと、前記ラインカウンタに接続され
垂直分割位置を示す信号を出力する垂直分割位置メモリ
と、前記水平分割位置メモリと前記垂直分割位置メモリ
に接続されブロックごとにデータを出力するブロックメ
モリとから成り、ブロックメモリの出力信号がその出力
となるよう構成された分割制御回路と、映像信号をディ
ジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換
器と前記分割制御回路に接続される加算器と、前記加算
器に接続されアナログ信号に変換するＤ／Ａ変換器と、
前記Ｄ／Ａ変換器に接続されるとともにドットクロック
および水平同期信号を入力し信号電極を駆動する信号を
出力する信号電極駆動回路と、水平同期信号および垂直
同期信号を入力し走査電極を駆動する信号を出力する走
査電極駆動回路と、前記走査電極駆動回路と前記信号電
極駆動回路に接続されるドットマトリクス表示器とを具
備することを特徴とするドットマトリクス表示装置。
（８）分割制御回路は、ドットクロックを計数すること
で水平ドット位置を示す信号を出力するドットカウンタ
と、前記ドットカウンタに接続され水平分割位置を示す
信号を出力する水平分割位置メモリと、水平同期信号を
計数することで垂直ライン位置を示す信号を出力するラ
インカウンタと、前記ラインカウンタに接続され垂直分
割位置を示す信号を出力する垂直分割位置メモリと、前
記水平分割位置メモリと前記垂直分割位置メモリに接続
されブロックごとにブロックメモリアドレスを出力する
ブロックアドレスメモリと、ブロックアドレスメモリに
接続されブロックメモリアドレスで指定されたデータを
出力するブロックメモリとから成り、前記ブロックメモ
リの出力は前記分割制御回路の出力として加算器へ出力
されるよう接続したことを特徴とする請求項（７）に記
載のドットマトリクス表示装置。
（９）表示する画面を分割し分割したブロックごとに信
号を出力する分割制御回路であって、ドットクロックを
計数することで水平ドット位置を示す信号を出力するド
ットカウンタと、前記ドットカウンタに接続され水平分
割位置を示す信号を出力する水平分割位置メモリと、水
平同期信号を計数することで垂直ライン位置を示す信号
を出力するラインカウンタと、前記ラインカウンタに接
続され垂直分割位置を示す信号を出力する垂直分割位置
メモリと、前記水平分割位置メモリと前記垂直分割位置
メモリに接続されブロックごとにデータを出力するブロ
ックメモリとから成り、前記ブロックメモリの出力信号
がその出力となるよう構成された分割制御回路と、前記
分割制御回路に接続されアナログ信号に変換するＤ／Ａ
変換器と、前記Ｄ／Ａ変換器に接続されるとともに入力
される映像信号を前記Ｄ／Ａ変換器の出力信号と加算す
る電圧加算器と、前記電圧加算器に接続されドットクロ
ックおよび水平同期信号を入力し信号電極を駆動する信
号を出力する信号電極駆動回路と、水平同期信号および
垂直同期信号を入力し走査電極を駆動する信号を出力す
る走査電極駆動回路と、前記走査電極駆動回路と前記信
号電極駆動回路に接続されるドットマトリクス表示器と
を具備することを特徴とするドットマトリクス表示装置
。
（１０）分割制御回路は、ドットクロックを計数するこ
とで水平ドット位置を示す信号を出力するドットカウン
タと、前記ドットカウンタに接続され水平分割位置を示
す信号を出力する水平分割位置メモリと、水平同期信号
を計数することで垂直ライン位置を示す信号を出力する
ラインカウンタと、前記ラインカウンタに接続され垂直
分割位置を示す信号を出力する垂直分割位置メモリと、
前記水平分割位置メモリと前記垂直分割位置メモリに接
続されブロックごとにブロックメモリアドレスを出力す
るブロックアドレスメモリと、前記ブロックアドレスメ
モリに接続されブロックメモリアドレスで指定されたデ
ータを出力するブロックメモリとから成り、前記ブロッ
クメモリの出力は前記分割制御回路の出力としてＤ／Ａ
変換器へ出力されるよう接続したことを特徴とする請求
項（９）記載のドットマトリクス表示装置。
（１１）表示する画面を分割したブロックごとに信号を
出力する分割制御回路であって、ドットクロックを計数
することで水平ドット位置を示す信号を出力するドット
カウンタと、前記ドットカウンタに接続され水平分割位
置を示す信号を出力する水平分割位置メモリと、水平同
期信号を計数することで垂直ライン位置を示す信号を出
力するラインカウンタと、前記ラインカウンタに接続さ
れ垂直分割位置を示す信号を出力する垂直分割位置メモ
リと、前記水平分割位置メモリと前記垂直分割位置メモ
リに接続されブロックごとにデータを出力するブロック
メモリとから成り、前記ブロックメモリの出力信号がそ
の出力となるよう構成された分割制御回路と、前記分割
制御回路に接続されアナログ信号に変換するＤ／Ａ変換
器と、映像信号とドットクロックと水平同期信号を入力
し信号電極を駆動する信号を出力する信号電極駆動回路
と、水平同期信号および垂直同期信号を入力し走査電極
を駆動する信号を出力する走査電極駆動回路と、前記走
査電極駆動回路と前記信号電極駆動回路と前記Ｄ／Ａ変
換器に接続され、前記Ｄ／Ａ変換器の信号を共通電圧値
とするドットマトリクス表示器とを具備することを特徴
とするドットマトリクス表示装置。
（１２）分割制御回路は、ドットクロックを計数するこ
とで水平ドット位置を示す信号を出力するドットカウン
タと、前記ドットカウンタに接続され水平分割位置を示
す信号を出力する水平分割位置メモリと、水平同期信号
を計数することで垂直ライン位置を示す信号を出力する
ラインカウンタと、前記ラインカウンタに接続され垂直
分割位置を示す信号を出力する垂直分割位置メモリと、
前記水平分割位置メモリと前記垂直分割位置メモリに接
続されブロックごとにブロックメモリアドレスを出力す
るブロックアドレスメモリと、前記ブロックアドレスメ
モリに接続されブロックメモリアドレスで指定されたデ
ータを出力するブロックメモリとから成り、前記ブロッ
クメモリの出力は前記分割制御回路の出力としてＤ／Ａ
変換器へ出力されるよう接続したことを特徴とする請求
項（１１）記載のドットマトリクス表示装置。
（１３）表示する画面を分割したブロックごとに信号を
出力する分割制御回路であって、ドットクロックを計数
することで水平ドット位置を示す信号を出力するドット
カウンタと、前記ドットカウンタに接続され水平分割位
置を示す信号を出力する水平分割位置メモリと、水平同
期信号を計数することで垂直ライン位置を示す信号を出
力するラインカウンタと、前記ラインカウンタに接続さ
れ垂直分割位置を示す信号を出力する垂直分割位置メモ
リと、前記水平分割位置メモリと前記垂直分割位置メモ
リに接続されブロックごとにデータを出力するブロック
メモリとから成り、前記ブロックメモリの出力信号がそ
の出力となるよう構成された分割制御回路と、前記分割
制御回路に接続されアナログ信号に変換する第１のＤ／
Ａ変換器と、映像信号をディジタル信号に変換するＡ／
Ｄ変換器と、前記Ａ／Ｄ変換器と前記分割制御回路とに
接続される変換テーブルと、前記変換テーブルと前記分
割制御回路とに接続される乗算器と、前記乗算器と前記
分割制御回路とに接続される加算器と、前記加算器に接
続されアナログ信号に変換する第２のＤ／Ａ変換器と、
前記第２のＤ／Ａ変換器に接続されるとともにドットク
ロックおよび水平同期信号を入力し信号電極を駆動する
信号を出力する信号電極駆動回路と、水平同期信号およ
び垂直同期信号を入力し走査電極を駆動する信号を出力
する走査電極駆動回路と、前記走査電極駆動回路と前記
信号電極駆動回路と前記第１のＤ／Ａ変換器に接続され
、前記第１のＤ／Ａ変換器の信号を共通電圧値とするド
ットマトリクス表示器とを具備することを特徴とするド
ットマトリクス表示装置。
（１４）分割制御回路のブロックメモリは、接続される
第１のＤ／Ａ変換器と変換テーブルと乗算器と、加算器
のうち、少なくとも２つ以上に対して記憶されたデータ
を出力することを特徴とする請求項（１３）に記載のド
ットマトリクス表示装置。
（１５）分割制御回路は、ドットクロックを計数するこ
とで水平ドット位置を示す信号を出力するドットカウン
タと、前記ドットカウンタに接続され水平分割位置を示
す信号を出力する水平分割位置メモリと、水平同期信号
を計数することで垂直ライン位置を示す信号を出力する
ラインカウンタと、前記ラインカウンタに接続され垂直
分割位置を示す信号を出力する垂直分割位置メモリと、
前記水平分割位置メモリと前記垂直分割位置メモリに接
続されブロックごとにブロックメモリアドレスを出力す
るブロックアドレスメモリと、前記ブロックアドレスメ
モリに接続されブロックメモリアドレスで指定されたデ
ータを出力するブロックメモリとから成り、前記ブロッ
クメモリの出力はその出力として第１のＤ／Ａ変換器と
変換テーブルと乗算器と加算器とへ出力されるよう接続
したことを特徴とする請求項（１３）または（１４）に
記載のドットマトリクス表示装置。
（１６）表示する画面を分割したブロックごとに信号を
出力する分割制御回路であって、ドットクロックを計数
することで水平ドット位置を示す信号を出力するドット
カウンタと、前記ドットカウンタに接続され水平分割位
置を示す信号を出力する水平分割位置メモリと、水平同
期信号を計数することで垂直ライン位置を示す信号を出
力するラインカウンタと、前記ラインカウンタに接続さ
れ垂直分割位置を示す信号を出力する垂直分割位置メモ
リと、前記水平分割位置メモリと前記垂直分割位置メモ
リに接続されブロックごとにデータを出力するブロック
メモリとから成り、前記ブロックメモリの出力信号がそ
の出力となるよう構成された分割制御回路と、前記分割
制御回路に接続されアナログ信号に変換する第１および
第２および第３のＤ／Ａ変換器と、映像信号をディジタ
ル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器と
前記分割制御回路に接続される変換テーブルと、前記変
換テーブルに接続されアナログ信号に変換する第４のＤ
／Ａ変換器と、前記第１のＤ／Ａ変換器と前記第４のＤ
／Ａ変換器とに接続され第４のＤ／Ａ変換器からの信号
、前記第１のＤ／Ａ変換器の電圧出力により制御して増
幅する電圧制御増幅器と、前記電圧制御増幅器からの信
号と前記第２のＤ／Ａ変換器の出力信号とを加算する電
圧加算器と、前記電圧加算器に接続されるとともにドッ
トクロックおよび水平同期信号を入力し信号電極を駆動
する信号を出力する信号駆動回路と、水平同期信号およ
び垂直同期信号を入力し走査電極を駆動する信号を出力
する走査電極駆動回路と、前記走査電極駆動回路と前記
信号電極駆動回路と前記第３のＤ／Ａ変換器に接続され
、前記第３のＤ／Ａ変換器の信号を共通電圧値とするド
ットマトリクス表示器とを具備することを特徴とするド
ットマトリクス表示装置。
（１７）分割制御回路のブロックメモリは、接続される
第１のＤ／Ａ変換器と第２のＤ／Ａ変換器と第３のＤ／
Ａ変換器と変換テーブルのうち、少なくとも２つ以上に
対して記憶されたデータを出力することを特徴とする請
求項（１６）に記載のドットマトリクス表示装置。
（１８）分割制御回路は、ドットクロックを計数するこ
とで水平ドット位置を示す信号を出力するドットカウン
タと、前記ドットカウンタに接続され水平分割位置を示
す信号を出力する水平分割位置メモリと、水平同期信号
を計数することで垂直ライン位置を示す信号を出力する
ラインカウンタと、前記ラインカウンタに接続され垂直
分割位置を示す信号を出力する垂直分割位置メモリと、
前記水平分割位置メモリと前記垂直分割位置メモリに接
続されブロックごとにブロックメモリアドレスを出力す
るブロックアドレスメモリと、前記ブロックアドレスメ
モリに接続されブロックメモリアドレスで指定されたデ
ータを出力するブロックメモリとから成り、前記ブロッ
クメモリの出力は前記分割制御回路の出力として第１の
Ｄ／Ａ変換器と第２のＤ／Ａ変換器と第３のＤ／Ａ変換
器と変換テーブルとへ出力されるよう接続したことを特
徴とする請求項（１６）または（１７）に記載のドット
マトリクス表示装置。