JPH034057Y2 - - Google Patents
Info
- Publication number
- JPH034057Y2 JPH034057Y2 JP1986091170U JP9117086U JPH034057Y2 JP H034057 Y2 JPH034057 Y2 JP H034057Y2 JP 1986091170 U JP1986091170 U JP 1986091170U JP 9117086 U JP9117086 U JP 9117086U JP H034057 Y2 JPH034057 Y2 JP H034057Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- circuit board
- case
- printed circuit
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000919 ceramic Substances 0.000 description 20
- 239000000758 substrate Substances 0.000 description 20
- 229920001296 polysiloxane Polymers 0.000 description 3
- 238000005452 bending Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- -1 etc.) Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
Landscapes
- Casings For Electric Apparatus (AREA)
- Multi-Conductor Connections (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は、リード端子が接続されたセラミツク
などのプリント基板をケースに収納するプリント
基板のケーシング構造に関し、特に、リード端子
に外力が加わつてもプリント基板に影響を与えな
いようにしたケーシング構造に関する。
などのプリント基板をケースに収納するプリント
基板のケーシング構造に関し、特に、リード端子
に外力が加わつてもプリント基板に影響を与えな
いようにしたケーシング構造に関する。
従来の技術
一般的に、ハイブリツド集積回路はセラミツク
基板にチツプ等の素子を多数実装して構成され
る。
基板にチツプ等の素子を多数実装して構成され
る。
第4図は従来のハイブリツド集積回路のケーシ
ング構造を示すケースの斜視図であり、第5図は
第4図のA−A′断面図である。
ング構造を示すケースの斜視図であり、第5図は
第4図のA−A′断面図である。
図において、1はハイブリツド集積回路、2は
チツプ、3はリード端子、6はセラミツク基板、
7はケース本体、8はリブ、9はシリコンゲル、
10はガイド突起、11は端子取付基板、12は
外部接続用端子である。
チツプ、3はリード端子、6はセラミツク基板、
7はケース本体、8はリブ、9はシリコンゲル、
10はガイド突起、11は端子取付基板、12は
外部接続用端子である。
ハイブリツド集積回路1は、セラミツク基板6
に多数のチツプ2を実装して構成されており、セ
ラミツク基板6の両端部には基板6の電気回路を
外部に引き出すリード端子3が取付けられてい
る。リード端子3は第6図に示すようにセラミツ
ク基板6に嵌合するコ字状部4と、このコ字状部
4の一端から延びるリード部5とからなる。ハイ
ブリツド集積回路1のケーシングにあたつては、
リード端子3が取付けられたセラミツク基板6を
ケース本体7の内壁に形成されたリブ8により保
持し、ケース本体7内部にシリコンゲル9を充填
する。そして、端子取付基板11にガイド突起1
0及びリード端子3を挿嵌し、ガイド突起10を
折曲げてケース本体7に端子取付基板11を固定
した後、各リード端子3を取付基板11にはんだ
付け固定する。
に多数のチツプ2を実装して構成されており、セ
ラミツク基板6の両端部には基板6の電気回路を
外部に引き出すリード端子3が取付けられてい
る。リード端子3は第6図に示すようにセラミツ
ク基板6に嵌合するコ字状部4と、このコ字状部
4の一端から延びるリード部5とからなる。ハイ
ブリツド集積回路1のケーシングにあたつては、
リード端子3が取付けられたセラミツク基板6を
ケース本体7の内壁に形成されたリブ8により保
持し、ケース本体7内部にシリコンゲル9を充填
する。そして、端子取付基板11にガイド突起1
0及びリード端子3を挿嵌し、ガイド突起10を
折曲げてケース本体7に端子取付基板11を固定
した後、各リード端子3を取付基板11にはんだ
付け固定する。
考案が解決しようとする問題点
しかし、この構造では、ハイブリツド集積回路
がケース内部に設けられたリブで保持されてお
り、リード端子に外力が加わるとこの外力がセラ
ミツク基板の端部に伝わる。ここで、セラミツク
基板はリブにより支持されているため力の逃げ場
がなく、従つて、セラミツク基板が破損するとい
う問題があつた。
がケース内部に設けられたリブで保持されてお
り、リード端子に外力が加わるとこの外力がセラ
ミツク基板の端部に伝わる。ここで、セラミツク
基板はリブにより支持されているため力の逃げ場
がなく、従つて、セラミツク基板が破損するとい
う問題があつた。
本考案は、このような従来の問題点に鑑みなさ
れたものであつて、基板をケース内壁から浮かし
た状態で取付けることにより、リード端子に加わ
る外力が直接基板にかかるのを防止するプリント
基板のケーシング構造を目的とする。
れたものであつて、基板をケース内壁から浮かし
た状態で取付けることにより、リード端子に加わ
る外力が直接基板にかかるのを防止するプリント
基板のケーシング構造を目的とする。
問題点を解決するための手段
本考案は、上記目的を達成するために、リード
端子が接続されたプリント基板をケース内に収納
するプリント基板のケーシング構造であつて、前
記リード端子は、プリント基板に接続される接続
部と、該接続部の一端から延びるリード部と、該
接続部の他端から延び前記リード部より細く形成
された支持部とからなり、該支持部の先端が前記
ケースの底に当接するように前記プリント基板を
前記ケース内に収納したことを特徴とするプリン
ト基板のケーシング構造である。
端子が接続されたプリント基板をケース内に収納
するプリント基板のケーシング構造であつて、前
記リード端子は、プリント基板に接続される接続
部と、該接続部の一端から延びるリード部と、該
接続部の他端から延び前記リード部より細く形成
された支持部とからなり、該支持部の先端が前記
ケースの底に当接するように前記プリント基板を
前記ケース内に収納したことを特徴とするプリン
ト基板のケーシング構造である。
考案の実施例
以下、図面を用いて本考案の一実施例を詳述す
る。
る。
第1図は本考案の一実施例を示すケースの斜視
図であり、第2図は第1図のB−B'断面図であ
る。ハイブリツド集積回路21は、セラミツク基
板23に多数のチツプ22を実装して構成されて
おり、セラミツク基板23の両端部には基板23
の電気回路を外部に引き出すリード端子31が取
付けられてる。リード端子31は第3図に示すよ
うに、セラミツク基板23に嵌合するコ字状部3
2と、このコ字状部32の一端から延びるリード
部33と、コ字状部32の他端から延びる支持部
34とからなり、支持部34は弾性を持たせるた
めにリード部33より細く形成されている。リー
ド部33にはその上端部にリード線の接続用U字
溝35が形成され、その下方には両側部に突出し
た突起36が形成されている。
図であり、第2図は第1図のB−B'断面図であ
る。ハイブリツド集積回路21は、セラミツク基
板23に多数のチツプ22を実装して構成されて
おり、セラミツク基板23の両端部には基板23
の電気回路を外部に引き出すリード端子31が取
付けられてる。リード端子31は第3図に示すよ
うに、セラミツク基板23に嵌合するコ字状部3
2と、このコ字状部32の一端から延びるリード
部33と、コ字状部32の他端から延びる支持部
34とからなり、支持部34は弾性を持たせるた
めにリード部33より細く形成されている。リー
ド部33にはその上端部にリード線の接続用U字
溝35が形成され、その下方には両側部に突出し
た突起36が形成されている。
ハイブリツド集積回路21のケーシングにあた
つては、リード端子31が取付けられたセラミツ
ク基板23を、リード端子31の支持部34がケ
ース本体24の底に当接するように、ケース本体
24内に収納し、ケース本体24内部にあるシリ
コンゲル25を充填する。そして、蓋26にリー
ド端子31の上端部を挿嵌し、リード端子31の
突起36により蓋26を支持固定する。
つては、リード端子31が取付けられたセラミツ
ク基板23を、リード端子31の支持部34がケ
ース本体24の底に当接するように、ケース本体
24内に収納し、ケース本体24内部にあるシリ
コンゲル25を充填する。そして、蓋26にリー
ド端子31の上端部を挿嵌し、リード端子31の
突起36により蓋26を支持固定する。
その後、蓋26の外周部分を封止用の樹脂材
(例えばエポキシ樹脂、シリコンゴム等)27で
密封すると共に、リード端子31のU字溝35に
リード線を接続して、セラミツク基板23の電気
回路を外部回路に接続する。
(例えばエポキシ樹脂、シリコンゴム等)27で
密封すると共に、リード端子31のU字溝35に
リード線を接続して、セラミツク基板23の電気
回路を外部回路に接続する。
このように、本考案によれば、リード端子の下
部を細く延設して支持部を形成し、弾性を持たせ
るようにしたので、リード端子に加わる外力をこ
の支持部で吸収でき、外力が直接セラミツク基板
に伝達されることがないため、セラミツク基板の
損傷を防止することができる。
部を細く延設して支持部を形成し、弾性を持たせ
るようにしたので、リード端子に加わる外力をこ
の支持部で吸収でき、外力が直接セラミツク基板
に伝達されることがないため、セラミツク基板の
損傷を防止することができる。
考案の効果
以上、詳細に説明したように、本考案に係るプ
リント基板のケーシング構造によれば、リード端
子の下部を細く延設して支持部を形成し、弾性を
持たせるようにしたので、リード端子に加わる外
力をこの支持部で吸収でき、外力が直接セラミツ
ク基板に伝達されることがないため、セラミツク
基板の損傷を防止できる。
リント基板のケーシング構造によれば、リード端
子の下部を細く延設して支持部を形成し、弾性を
持たせるようにしたので、リード端子に加わる外
力をこの支持部で吸収でき、外力が直接セラミツ
ク基板に伝達されることがないため、セラミツク
基板の損傷を防止できる。
第1図は本考案の一実施例を示すケースの斜視
図、第2図は第1図のB−B'断面図、第3図は
リード端子31の斜視図、第4図は従来のハイブ
リツド集積回路のケーシング構造を示すケースの
斜視図、第5図は第4図のA−A'断面図、第6
図はリード端子3の斜視図である。 1,21はハイブリツド集積回路、3,31は
リード端子、6,23はセラミツク基板、7,2
4はケース本体、8はリブ、11は端子取付基
板、26は蓋である。
図、第2図は第1図のB−B'断面図、第3図は
リード端子31の斜視図、第4図は従来のハイブ
リツド集積回路のケーシング構造を示すケースの
斜視図、第5図は第4図のA−A'断面図、第6
図はリード端子3の斜視図である。 1,21はハイブリツド集積回路、3,31は
リード端子、6,23はセラミツク基板、7,2
4はケース本体、8はリブ、11は端子取付基
板、26は蓋である。
Claims (1)
- 【実用新案登録請求の範囲】 リード端子が接続されたプリント基板をケース
内に収納するプリント基板のケーシング構造であ
つて、 前記リード端子は、プリント基板に接続される
接続部と、該接続部の一端から延びるリード部
と、該接続部の他端から延び前記リード部より細
く形成された支持部とからなり、該支持部の先端
が前記ケースの底に当接するように前記プリント
基板を前記ケース内に収納したことを特徴とする
プリント基板のケーシング構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986091170U JPH034057Y2 (ja) | 1986-06-13 | 1986-06-13 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986091170U JPH034057Y2 (ja) | 1986-06-13 | 1986-06-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62201975U JPS62201975U (ja) | 1987-12-23 |
JPH034057Y2 true JPH034057Y2 (ja) | 1991-02-01 |
Family
ID=30951703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1986091170U Expired JPH034057Y2 (ja) | 1986-06-13 | 1986-06-13 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH034057Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6645057B2 (ja) * | 2015-07-17 | 2020-02-12 | Tdk株式会社 | コンバータ装置およびコンバータ装置製造方法 |
-
1986
- 1986-06-13 JP JP1986091170U patent/JPH034057Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS62201975U (ja) | 1987-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1081334A (en) | Two-part electrical connector for mounting an electrical component on a substrate | |
JPS5936249U (ja) | 少くとも1つの集積回路デバイスのためのフラツト・パツケ−ジ | |
US4298769A (en) | Hermetic plastic dual-in-line package for a semiconductor integrated circuit | |
JPS60219807A (ja) | 電気部品用ケース | |
JPH034057Y2 (ja) | ||
JPH0151058B2 (ja) | ||
KR100338225B1 (ko) | 반도체장치 | |
JP2661115B2 (ja) | Icカード | |
JP4604413B2 (ja) | モジュール形半導体装置用パッケージおよびモジュール形半導体装置搭載ユニット | |
JPH0431745Y2 (ja) | ||
USH13H (en) | Connecting a flat-pack-packaged chip to a printed circuit board | |
JPH0138918Y2 (ja) | ||
JPS5837694B2 (ja) | 半導体装置 | |
KR200156148Y1 (ko) | 반도체 패키지 | |
JPH0357019Y2 (ja) | ||
KR100201397B1 (ko) | 반도체 패키지 장착용 패키지 | |
JPS5821180Y2 (ja) | 半導体装置 | |
JPS6220141Y2 (ja) | ||
JPS623898Y2 (ja) | ||
KR100867571B1 (ko) | 전력용 반도체 모듈용 케이스 및 이를 이용한 전력용반도체 모듈의 제조 방법 | |
JPH0615422Y2 (ja) | 樹脂封止プリント配線基板 | |
JP2562773Y2 (ja) | 半導体集積回路素子 | |
JPS59228739A (ja) | 半導体装置 | |
JPS6120780Y2 (ja) | ||
JP2707899B2 (ja) | 混成集積回路装置 |