JPH0340030A - 電子装置の起動方法 - Google Patents

電子装置の起動方法

Info

Publication number
JPH0340030A
JPH0340030A JP1176329A JP17632989A JPH0340030A JP H0340030 A JPH0340030 A JP H0340030A JP 1176329 A JP1176329 A JP 1176329A JP 17632989 A JP17632989 A JP 17632989A JP H0340030 A JPH0340030 A JP H0340030A
Authority
JP
Japan
Prior art keywords
program
start address
microcomputer
storage means
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1176329A
Other languages
English (en)
Inventor
Takaaki Hirano
孝明 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1176329A priority Critical patent/JPH0340030A/ja
Publication of JPH0340030A publication Critical patent/JPH0340030A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえばマイクロコンピュータなどの電子装
置を動作停止状態から起動する方法に関する。
従来の技術 各種電子機器に用いられるマイクロコンビ、:+−−タ
の動作機能に、スタンバイモードと称される動作停止機
能がある。この機能はマイクロコンピュータに駆動電力
を供給している状態で、その動作を停止させるものであ
り、マイクロコンピュータに備えられる水晶発振器の発
振動作は継続した状態で、発振周波数に基づいてマイク
ロコンビ、:1.−タ内で発生される内部クロンクを停
止するトI A LT命令および、水晶発振器自身の発
振を停止する5TOP命令などの命令によって実行され
る。
第4図は典型的な従来例のマイクロコンピュータ1の構
成例を示すブロック図である。第4図を参照して、マイ
クロコンピュータ1はcpu (中央処理装置)2と、
パスライン3で接続されるたとえばラン゛ダムアクセス
、メモリ(RAM)などによって実現されるメモリ4と
、マイクロコンピュータ1の外部とのデータ転送などに
かかわる周辺回路5とを含んで構成される。
CPU2は、たとえば周辺口i¥85を介してパスライ
ン3に転送される各種命令を一時的に記憶する命令レジ
スタ6と、この命令をデコードして各種制御信号を出力
する命令デコード部7とを含む。
またCPU2内において前記パスライン3には各種デー
タを一時的に記憶するレジスタファイル8や、ALU 
(論理演算装置)9などが接続される。
また前記命令デコード部7には、周辺回路5を介して入
力される前記HALT命令および5TOP命令に対応し
て、前述したような動作状態にCPU2を制御するスタ
ンバイモード制御回路10が接続され、これにはマイク
ロコンピュータ1の外部から前記動作停止機能を解除す
る解除信号Rが入力される。
パスライン3にはプログラムカウンタ11が接続され、
プログラムカウンタ11のカウント値、または外部入力
に基づくパスライン3からのアドレスデータのいずれか
一方は、アドレスラッチ回路12にラッチされ、前記メ
モリ4にアドレスバス13を介してアドレスデータが出
力される。
第5図は本従来例の動作を説明するフローチャートであ
る。第5図を併せて参照して、第5図ステップa1では
、マイクロコンピュータ1に電源が投入される。ステッ
プa2ては、マイクロコンピュータ■の各種変数の値の
設定や、固定データのメモリ4からの読出しなどの初期
化ブログラノ、が実行される。ステップa3では、マイ
クロコンピュータ1がメモリ4に記憶されている主プロ
グラムを、プログラムカウンタ1のカウントデータをア
ドレス値として読出してこれを実行する。
ステップa4では、マイクロコ〉ピユータ1の外部から
周辺回路5を介して前記+(A L T命令や5TOP
命令などの動作停止命令が入力されたか否かを検出する
。検出されていなければ処理はステップa3に移り、検
出されていれば処理はステップ性5に移る。ステップ性
5では、前記HALT命令または5TOP命令の別に応
じて前述したような動作状態にマイクロコンピュータ1
を制御する。ステップa6では、前記解除信号Rの入力
待ちとなり、入力された時点で処理はステップミツへ移
り、5TOP命令によるリセット状態であるか否かが判
断される。
一 リセット状態でなければ処理はステップa8に移り、ス
テップ性5において入力されたH A L T命令によ
り停止したプログラムのアドレスがプログラムカウンタ
11から読出され、これに+1したアドレスがメモリ4
にアドレスデータとして出力され、処理はステップa3
に移る。一方、ステップミツで判断が肯定となれば、処
理はステップa9 ’\移り、プログラムカウンタ11
のカウント値がクリアされ、マイクロコンピュータ1に
おいて予め定められるリセットアドレスから動作が開始
されることになる。このリセットアドレスからの動作開
始は、第5図にわいて処理はステップa2/\戻ること
によって実現される。
発明が解決しようとする課題 上述したような従来例では、HALT命令により動作を
停止する渇き、解除信号Rに基づいて動作を再開すると
き、解除信号R入力が複数種類存在し、プログラムの実
行部分に応じて、これらの解除信号が使い分けられるよ
うにされている場きてあっても、開始アドレスは同一ア
ドレスとなり、一 プログラム再開後に停止以前における各種入力条件を検
査し、これにより解除以降再開されるプログラムの動作
内容の分岐を行うようにしている。
これによれば、動作が遅れてしまうという課題がある。
また5TOP命令の場きには、プログラムは前記リセッ
トアドレスから必ず再開されることになり、実行中のプ
ログラムの動作停止箇所から再開するいわゆるウオーム
スタートまたはホットスタートと称される起動方式が実
現できないという課題がある。
本発明の目的は、上述の技術的課題を解消し、電子装置
を起動するに当たって起動するアドレスを使用者の所望
のように設定でき、利便性が増大した電子装置の起動方
法を提供することである。
課題を解決するための手段 本発明は、プログラム記憶手段に記憶されたプログラム
をアドレスデータに基づいて読出して動作を行う電子装
置の起動方法において、電子装置l\の動作停止指示に
先立って、動作停止後の起動時における開始アドレスデ
ータを開如アドレス記憶手段へ記憶し、 起動時には開始アドレス記憶手段の記憶内容を読出し、
その開始アドレスからプログラム記憶手段のプログラム
を読出して動作を行うようにしたことを特徴とする電子
装置の起動方法である。
作  用 本発明に従う電子装置は、プログラム記憶手段と開始ア
ドレス記憶手段とを備える。開始アドレス記憶手段へは
、電子装置の動作停止指示に先立って動作停止後の起動
時における開始アドレスデータを記憶させる。これによ
り起動時には開始アドレス記憶手段の記憶内容を読出し
、その開始アドレスからプログラム記憶手段のプログラ
ムを読出して動作を行う。これにより使用者が所望のア
ドレスデータを開始アドレス記憶手段へ記憶することに
より、任意のプログラム位置において電子装置を起動す
ることができる。
実施例 第1図は本発明の一実施例に従う電子装置であるマイク
ロコンピュータ21のit例を示すブロック図である。
マイクロコンピュータ21はCPU22と、CPU22
のパスライン23に接続され、たとえばランダムアクセ
スメモリ(RA M )などによって実現され、CPU
22の動作を規定するプログラムが記憶されるR、OM
 (リードオンリメモリ〉24などを備えるメモリ25
を含む。
パスライン23には、マイクロコン・ピユータ21の外
部とのデータや各種制御信号の入出力に関与する周辺回
路26が接続される。
CPU22には、たとえば周辺回路26を介して外部か
ら入力される各種命令を一時的に記憶する命令レジスタ
27と、命令レジスタ27からのデータをデコードし、
各種制御信号を出力する命令デコード部28とが接続さ
れる。
またパスライン23にはCPU22の動作時に用いられ
る多数の変数を記憶する複数のレジスタから構成される
レジスタファイル29が接続され、このレジスタファイ
ル29にはA1、U30が接続される。また前記命令デ
コード部28の一出力は、一 後述するような制御動作を行うスタンバイモード制御回
路31のセット入力端子Sに入力され、CPU22内入
力される命令がHALT命令または5TOP命令のいず
れであるかに基づいて後述するような動作を行う。この
スタンバイモード制御回路31のリセット入力端子には
解除信号Rが入力される。
CPU22内ではパスライン23にたとえば周辺回路2
6を介して外部からの操作にて後述する開始アドレスが
書込み/読出し自在に記憶される開始アドレスレジスタ
32と、この開始アドレスレジスタ32からのアドレス
データと、パスライン23からのアドレスデータとをス
タンバイモード制御回路31からの選択信号SELによ
っていずれか一方に切換えるマルチプレクサ33と、マ
ルチプレクサ33の出力に基づ゛いてカウント動作を行
うプログラムカウンタ34と、プログラムカウンタ34
のカウント値またはパスライン23からのアドレスデー
タとが一時的に記憶されるアドレスラッチ回路35とが
接続される。
アドレスラッチ回v&35から出力されるアドレスデー
タは、アドレスバス36を介して前記メモリ25に入力
される。
第2図は第1図のマルチプレクサ33の構成例を示すブ
ロック図である。マルチプレクサ33は、前記開始アド
レスレジスタ32からのアドレスデータADIおよび、
パスライン23からのアドレスデータAD2がそれぞれ
一方入力端子に入力されるANDゲート37.38と、
これらの出力が共通に入力されるORゲート3つとを含
み、前記ANDゲート37.38の他方入力端子には、
前記選択信号SELおよび反転回路40によるその反転
信号がそれぞれ個別に入力される。すなわち選択信号S
ELがハイレベルの場きには、マルチプレクサ33は前
記アドレスデータADIを出力し、選択信号SELがロ
ーレベルの場きには、前記アドレスデータAD2を出力
する。
第3図は本実施例の動作を説明するフローチャートであ
る。第3図ステップb1では、マイクロコンピュータ2
1が電力付勢される。ステ/プb2では、マイクロコン
ピュータ21の電源投入時において、マイクロコンピュ
ータ21の動作に必要な各種レジスタなどの初期化動作
や表示や印字に用いられる各種キャラクタのドツトデー
タを設定するなどの初期化プログラムが実行される。
ステップb3では、前記初期化プログラムに基づき、マ
イクロコンピュータ21の動作を制御する主プログラム
が実行される。このとき操作者は後述するHALT命令
や5TOP命令などによるマイクロコンピュータ21の
動作停止命令の後の解除信号Rによる起動時における所
望の開始アドレスを、開始アドレスレジスタ32へ書込
む。
ステップb4で周辺回路26を介するHALT命令(内
部クロック停止命令)や5TOP命令(発振停止命令〉
などが実行されたか否かを判断する。実行されていなけ
れば、ステップb3に戻り、主プログラムの実行を継続
する。ステップb4の判断が肯定のときステップb5に
移り、命令デコード部28からの制御信号]−] A 
L T / S T OPがスタンバイモード制御回路
31のセット入力端子S/\印加され、スタンバイモー
1・制御回路31は、CPU22における内部クロック
の停止あるいは水晶発振器(図示せず〉の発振の停止を
行うとともに、選択信号SELを一方レベルとして出力
し、開始アドレスレジスフ32からの出力データをプロ
グラムカウンタ34/\の書込み状態に設定する。
ステップb6では、マイクロコンピュータ21の外部か
ら解除信号Rが入力されたか否かを判断する。解除信号
Rがスタンバイモード制御回路31に入力されると、選
択信号S E L +、i他方レヘしに反転し、マルチ
プレクサ33は開始アドレスレジスタ32からの入力を
検出してパスライン23からのデータをブロクラブ、カ
ウンタ3,4に書込みまたはこれを読出すように切換わ
る。
すなわち前述した従来例の渇きと比較して、マイクロコ
ンピュータ21にわける動作停止機能がHA L T命
令またはS T OP’命令のいずれによって実現され
る場きてあっても、解除信号Rの入力による動作の開始
は、開始アドレスレジスタ32に書込んだアドレスデー
タから開始されることに1 なる。ステノブb7ては、このような再開アドレスの変
更が行われているか否かを判断する。
行われていなければ、処理はステップb8に移り、第5
図を参照して説明した従来例におけるステップa8.a
9.aloの処理と同等な処理を行う。すなわちステッ
プb8では、ステップb5におけるマイクロコンピュー
タ21の動作の停止が5TOP命令によるリセット状態
を要求する種類であるか否かを判断する。この判断が肯
定であれば処理はステップb9に移り、プログラムカウ
ンタ11のカウンタ内容をクリアし、マイクロコンピュ
ータ21について別途定められるリセットアドレスデー
タをメモリ25の再開アドレスとする。この後、処理は
ステップb2に戻る。
前記ステップb8の判断が否定であれば処理はステップ
blOに移り、ステップb5において動作を停止した時
点のプログラムカウンタ11のカウント値に+1を加算
したアドレスをメモリ25の再開アドレスとし、処理を
ステップb3に戻す。
前記ステップb7の判断が肯定であれば処理は2 ステップbllに移り、ステップb5における動作停止
が5TOP命令によるリセット状態を要求する処理であ
るか否かについて判断する。この判断が肯定であれば処
理はステップb12へ移り、開始アドレスレジスタ32
に記憶させたアドレス値をメモリ25の再開アドレ乙値
に設定し、処理をステップb3に戻す、またステップb
llの判断が否定である場合、処理はステップb13に
移り、前記ステップb12の処理と同様な処理を行う。
このときには、前記開始アドレスレジスタ32およびマ
ルチプレクサ33などは、複数組、用いられているよう
にしてもよい。
以上のように本実施例によれば、マイクロコンピュータ
21の動作がHA L T 命令または5TOP1i¥
7令のいずれによって停止された場合であっても、この
動作停止に先立って開始アドレスレジスタ32に記憶さ
せたアドレスデータから動作を再開できるようにする。
これにより動作再開時の処理を高速化することがてきる
とともに、マイクロコンピュータ21の使用性が格段に
向上される。
上述の実施例では、開始アドレスレジスタ32およびマ
ルチプレクサ33は単一個ずつ設ける場合を説明したけ
れども、本発明の他の実施例としてこれらを複数個ずつ
設け、複数種類の解除信号入力に対応させるようにして
もよい。このような実施例ではマイクロコンピュータの
使用性がさらに拡大される。
発明の効果 以上のように本発明5に従えば、開始アドレス記憶手段
へは電子装置の動作停止指示に先立って動作停止後の起
動時に才3ける開始アドレスを記憶させる。これにより
起動時には開始アドレス記憶手段の記憶内容を読出し、
その開始アドレスからプログラム記憶手段のプログラム
を読出して動作を行う。これにより作業者が所望のアド
レスデータを開始アドレス記憶手段へ記憶することによ
り、任意のプログラム位置にわいて電子装置を起動する
ことができ、利便性が増大する。
【図面の簡単な説明】
第1図は本発明の一実施例に従うマイクロコンピュータ
21の構成例を示すブロック図、第2図はマルチプレク
サ33の構成例を示すブロノク図、第3図は本実施例の
動作を説明するフローチャート、第4図は典型的な従来
例のマイクロコンピュータ1の構成例を示すブロック図
、第5図は従来例の動作を説明するフローチャー1・で
ある。 21・・・マイクロコンピュータ、23・・パスライン
、25・・・メモリ、27・ 命令レジスタ、28・・
・命令デコード部、31・・・スタンバイモード制御回
路、32・・・開始アドレスレジスタ、33・マルチプ
レクサ、34・・・プログラムカウンタ、R・・・解除
信号、SEL・・・選択信号

Claims (1)

  1. 【特許請求の範囲】 プログラム記憶手段に記憶されたプログラムをアドレス
    データに基づいて読出して動作を行う電子装置の起動方
    法において、 電子装置への動作停止指示に先立って、動作停止後の起
    動時における開始アドレスデータを開始アドレス記憶手
    段へ記憶し、 起動時には開始アドレス記憶手段の記憶内容を読出し、
    その開始アドレスからプログラム記憶手段のプログラム
    を読出して動作を行うようにしたことを特徴とする電子
    装置の起動方法。
JP1176329A 1989-07-06 1989-07-06 電子装置の起動方法 Pending JPH0340030A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1176329A JPH0340030A (ja) 1989-07-06 1989-07-06 電子装置の起動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1176329A JPH0340030A (ja) 1989-07-06 1989-07-06 電子装置の起動方法

Publications (1)

Publication Number Publication Date
JPH0340030A true JPH0340030A (ja) 1991-02-20

Family

ID=16011688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1176329A Pending JPH0340030A (ja) 1989-07-06 1989-07-06 電子装置の起動方法

Country Status (1)

Country Link
JP (1) JPH0340030A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04312127A (ja) * 1991-04-11 1992-11-04 Matsushita Electric Ind Co Ltd プロセッサ
US5417476A (en) * 1993-02-19 1995-05-23 Central Motor Wheel Company Limited Disk wheel for automobile
US7523554B2 (en) 2003-06-17 2009-04-28 Honda Motor Co., Ltd. Method of manufacturing a wheel rim

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04312127A (ja) * 1991-04-11 1992-11-04 Matsushita Electric Ind Co Ltd プロセッサ
US5417476A (en) * 1993-02-19 1995-05-23 Central Motor Wheel Company Limited Disk wheel for automobile
US7523554B2 (en) 2003-06-17 2009-04-28 Honda Motor Co., Ltd. Method of manufacturing a wheel rim

Similar Documents

Publication Publication Date Title
JPH0340030A (ja) 電子装置の起動方法
JP2004348327A (ja) デジタル信号処理装置及びデジタル信号処理方法
JPH05241827A (ja) 命令バッファ制御装置
KR100465610B1 (ko) 온-칩 프로그래밍 능력을 가지는 내장된 플래시 메모리를 구비한 마이크로컴퓨터 및 상기 내장된 플래시 메모리에 데이터를프로그램하는 방법
KR920001102B1 (ko) 정보 처리 장치
JPS61245255A (ja) 不揮発性メモリ装置
JP3097602B2 (ja) データ処理装置
JP2859048B2 (ja) マイクロコンピュータ
JPH0573296A (ja) マイクロコンピユータ
JPS62130427A (ja) メモリリ−ド/ライト方式
JPS582947A (ja) 時間待合せ制御方式
KR200170154Y1 (ko) 플래시 메모리의 제어 장치
JPS60230238A (ja) マイクロプログラム制御装置
JP2729012B2 (ja) マイクロプロセッサの低消費電力化回路
JPH05257807A (ja) キャッシュメモリ制御装置
JP3405239B2 (ja) 初期値設定変更装置
JPH10289031A (ja) コンピュータ
JPS60229141A (ja) レジスタのデ−タ保存方式
JPH0683986A (ja) シングルチップ・マイクロコンピュータ
JPH02133833A (ja) インサーキツトエミユレータ制御装置
JPS60193046A (ja) 命令例外検出方式
JPS62214441A (ja) プロセツサのホルト制御方式
JPS595931B2 (ja) 演算処理システムのアドレス停止方式
JPS62208102A (ja) プログラマブル・コントロ−ラの入出力増設用装置
JPH0481939A (ja) マイクロコンピュータの制御方式