JPH0335563A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 液晶表示パネルのセル駆動用、或いは、周辺回路に使用
する薄膜トランジスタに関し、薄膜トランジスタの半導
体層として多結晶シリコンを用いた場合、オフ電流（ゲ
ート電圧を負バイアスにした時のドレイン電流〉の値が
大きくなるのを防止し、充分なオン／オフ制御を可能と
することを目的とし、 絶縁性基板上に形成された所定パターンのゲート電極上
に絶縁膜を介して半導体層としての多結晶シリコン層が
形成され、該多結晶シリコン層上に素子形成用コンタク
ト層としての前記多結晶シリコン層よりエネルギーバン
ドギヤ、７プの広い微結晶シリコンまたは非晶質シリコ
ンとオーミック電極膜とが積層形成され、且つ、前記コ
ンタクト層とオーミック電極膜の積層膜が、所定のパタ
ーンに分離されて、ソース電極およびドレイン電極とし
て形成されてなる構成とする。

〔産業上の利用分野〕

本発明は、液晶表示パネルの液晶セル駆動用薄膜ト）ン
ジスタの構造に関する。

ＯＡ機器の普及に伴い、コンパクトでフラソトな構造で
、かつ高品質な画像を呈する大型液晶表示パネルが要求
され、このため単純マトリクス型液晶表示パネルや、ア
クティブマトリクス型液晶表示パネル等が開発されてい
る。

前者の液晶表示パネルは工程が比較的簡単で、歩留りよ
く形成できるが、フルカラーの液晶表示パネルを形成す
る際の色の彩度や明度の品質の点で問題がある。

後者の液晶表示パネルは、薄膜トランジスタを液晶セル
の駆動に用いているため、フルカラーの液晶表示パネル
を形成する際、色の彩度や明度の点では満足できるが、
工程が煩雑で歩留りが悪い等の難点がある。

また、駆動回路を液晶表示パネルとは別個に作製するか
ねてよりの構成は、両者間をフレキシブルコネクタで接
続することを要するため、コスト的にも高価となり、且
つ、コンパクトでフラソトな構成とするのに妨げとなる
。そこで表示部分と周辺部分を同一ガラス基板上に一体
化して作製することを要望されている。

〔従来の技術〕 第４図は薄膜トランジスタを液晶セルの駆動用素子とし
て用いたアクティブマトリクス型液晶素子パネルの斜視
図で、第１のガラス基板１上にはゲートパスライン２と
、富亥ゲートハ゛スライン２と絶縁膜（図示せず）を介
して交差するドレインパスライン３と、該ゲートパスラ
イン２とドレインハスライン３で囲まれた領域に複数の
画素（液晶セル）を形成する透明な画素電極４と、画素
単位の複数の薄膜トランジスタ５が形成されている。

この薄膜トランジスタ５のゲート電極６はゲートパスラ
イン２に、ドレイン電極７はドレインパスライン３に、
ソース電極８は画素電極４にそれぞれ接続されている。

またこのドレイン電極７を画素電極４に接続しても良い
し、ソース電極８をドレインパスライン３に接続しても
良い。

一方、第２のガラス基板９には透明なベタの共通電極１
０が形成され、このガラス基板９と第１のガラス基板１
の間には液晶が封入されて液晶表示パネルが形成されて
いる。

このような液晶表示パネルの動作について述べると、前
述のゲートパスライン２に所定の電圧を印加することで
ゲート電極６に所定の電圧を印加し、薄膜トランジスタ
５を導通状態にすることでドレインパスライン３のデー
タ電圧が画素電極４に書き込まれる。即ち画素電極４に
書き込まれたデータ電圧がセル電圧になる。

次いで薄膜トランジスタ５をオフ状態、即ち、非導通状
態とすることでセル電圧は、データ電圧の変動にとする
ことでセル電圧は、データ電圧の変動に対して殆ど影響
無く、一定の状態に保たれ、それによって大容量の液晶
表示パネルが得られる。

第５図は従来の薄膜トランジスタの構造を示す断面図で
あり、第１のガラス基板ｌ上には所定パターンに形成の
チタン（Ｔｉ）膜あるいはクロム（Ｃｒ）膜よりなるゲ
ート電極６が形成され、該ゲート電極６上には水素を添
加したアモルファス窒化シリコン膜、あるいは二酸化シ
リコン（Ｓｉ０２）膜が絶縁膜１１として形成され、更
にその上には所定パターンの真性の水素化アモルファス
シリコン（以下１ａ−３ｉ：Ｈと称する）よりなる半導
体層１２が形成されている。そして更に該半導体層１２
上にはコンタクト層としてのｎ型不純物添加型水素化ア
モルファスシリコン（以下ｎ″ａ　−３ｉ　：　Ｈと称
する）膜１３と、Ｔｉ膜、あるいはＣｒ膜よりなるオー
ミソク電極膜１４との積層膜がゲート電極６と投影的に
一部オーバーラップし、かつ２つに分割されたパターン
により底膜されソース電極１５およびドレイン電極１６
として形成されている。

〔発明が解決しようとする課題〕

ところがこのような構成において、画素部に多結晶シリ
コンを用いた場合、光に対して不感性となり、かつ、Ｉ
ｏｎ電流の増加が起こる利点があるものの、Ｉｏｆｆ電
流が大きく増加し、画素電圧を維持できなくなる。また
周辺の制御回路に用いた場合は、Ｉｏｎ／Ｉｏｆｆ比の
増大、ｖｔｈの最小化が望まれるが、多結晶シリコンを
用いた場合はＩｏｆｆ電流が大きく増加し、Ｉｏｎ／Ｉ
ｏｆｆ比の低下と、ｖｔｈ　　の増大を招いていた。

本発明は、半導体層に多結晶シリコンを用いたＴＰＴ素
子において、ｔｏｎ／Ｉｏｆｆ比の低下及びｖｔｈ　　
の増大を抑制することを目的とする。

（課題を解決するための手段〕 第１図は本発明の構成説明図である。

本発明は上記目的を達成するため、絶縁性透明基板２例
えばガラス基板２１の上に形成された所定パターンのゲ
ート電極２２上に絶縁膜（ＳｉＮまたはＳｉｎ、膜等）
２３を介して、半導体層としての多結晶シリコンｉ！！
２４が形成され、この多結晶シリコン層２４上にソース
・ドレイン電極２７．２８を形成するためにコンタクト
層２５としてｎ゛　μＣ−３ｉ（微結晶シリコン）層ま
たはｎ″　ａ−３ｉ層が形成され、その上にオーミック
電極膜２６が形成されてなる。

（作　用〕 本発明は、薄膜トランジスタのコンタクト層２５の材料
として、バンドギャップＥｇが半導体層の多結晶シリコ
ン層２４よりも大きいμＣ−５ｔまたはａ−３ｉ膜に、
不純物を添加したものを用いている。このようにコンタ
クト層２５のＥｇを大きくすることにより、逆バイアス
でのＩｄ雷電流増大の原因となる少数キャリアのリーク
を防ぎ、Ｉｏｎ／Ｉｏｆｆ比の増大、ｖｔｈの制御が可
能となる。

〔実　施　例〕

第１図は本発明に係る薄膜トランジスタの一実施例の断
面を示し、第２図は上記一実施例のＩｄ−Ｖｇ特性を示
す。

本実施例の断面構造は前述したごとく、透明なガラス基
板２１上に、所定パターンのＴｉ膜あるいはＣｒ膜より
なるゲート電極２２が形成され、このゲート電極２２上
には水素を添加したアモルファス窒化シリコン（ａ−５
ｉＮ：Ｈ）膜、あるいは二酸化シリコン（ＳｉＯｚ）膜
よりなる絶縁膜２３がプラズマＣＶＤ方により形成され
ている。

この絶縁膜２３上の半導体層２４を、本実施例では多結
晶シリコン層としたことから、その上のコンタクトＮ２
５を、半導体層２４の多結晶シリコンより大きいバンド
ギャソプＥｇを有する微結晶シリコン（μＣ−３ｔ）あ
るいはアモルファスシリコンに、ｎ型不純物を添加した
ものを用いて形成した。

このコンタクト層２５上にはＴｉ膜またはＣｒ膜よりな
るオーミック電極ＤＩ！２６が所定のパターンに形成さ
れている。

このようにして形成された薄膜トランジスタの特性を第
２図の薄膜トランジスタの特性図により説明する。

同図の破線が、半導体層２４に多結晶シリコン層を用い
、かつ、コンタクト層２５にμＣ−Ｓ　ｔを使用した本
実施例の特性であり、コンタクト層２４にｎ゛型の多結
晶Ｓｔを用いた従来の薄膜トランジスタの特性を実線で
示す。

このように半導体層２４を多結晶シリコン層とした場合
、コンタクト層２５をｎ型の多結晶Ｓｉを用いた従来構
造では、負電圧が印加された時のオフ電流が増大し、所
望のオフ特性が得られない。これに対し本実施例では、
破線で示すようにオフ電流１ｏｆｆが増大することはな
く、Ｉｏｎ／Ｉｏｆｆ比の低下および　ｖｔｈ　　の増
大を抑制できる。

上記本発明の効果を第３図のエネルギーバンドダイアグ
ラムを用いて説明する。

第３図は、メタルよりなるゲート電極２２／ＳｔＯ□等
の絶縁膜２３／多結晶Ｓｔよりなる半導体層２４／ｎ”
多結晶Ｓｉ、或いは、ｎ”　μｃ−３ｔからなるコンタ
クト層２５／オー果ソク電極膜２６が積層された構造の
薄膜トランジスタにおいて、ゲート電極側に負バイアス
を印加し、Ｉｏｆｆ状態とした時のエネルギーバンドダ
イアグラムである。

同図の縦軸３１は電子エネルギー値を示し、３２はフェ
ルミレベルＥＦを示す。

図示するように、本実施例の薄膜トランジスタが従来と
異なる点は、コンタクト層２５が半導体層２４の多結晶
シリコンよりエネルギーバンドギャップＥ’−’ｇが大
きいｎ°μＣ−３ｉあるいはｎ″ａ　−Ｓｉで形成され
ている点である。

このようにコンタクト層２５にはｎ型不純物が添加され
ているので、コンタクト層２５では伝導帯のエネルギー
ＥＣ２とフェルミレベルＥ　ＦＯ差ΔＥは小さくなり、
コンタクト層２５のエネルギー準位は全体に低下する。

しかも、コンタクト層２５のエネルギーバンドギャップ
は半導体層２４のそれより大きいので、価電子帯ＥＶ２
はコンタクト層２５で下方に大きく曲がり、ホールに幻
し大きなエネルギー障壁を形成する。これはホール電流
に対するプロ・ノキング層３３として働き、オフ状態に
おいてホール電流が流れることを抑止する。

また、半導体層２４／コンタクト層２５接合において、
価電子帯Ｅ　Ｖ　ｔがＥＶ、より下に下がることにより
、半導体層２４側に空乏層が広がり、ＶｇをＩｏｎ側に
した時の電子の注入がより起こりやすくなり、Ｉｄ−Ｖ
ｇ特性も急峻な立ち上がりを示すようになる。

この効果により、第２図の実線と破線とのオフ状態にお
ける差が生じる。

〔発明の効果〕

以上説明した如く本発明によれば、ＴＦＴ素子のｒｏｆ
ｆ電流に対して、Ｖｇ依存性を小さくする効果を奏し、
Ｉｏｎ／Ｉｏｆｆ比の低下、Ｉｄ−Ｖｇ特性の立ち上が
りの改善ができ、多結晶Ｓｔ材料を、ガラス等の絶縁性
基板の上に形成して、使用する液晶駆動用スイッチおよ
びその制御等に用いる。ＴＰＴ論理回路の性能向上に寄
与する。

【図面の簡単な説明】

第１図は本発明の構成説明図、 第２図は本発明の薄膜トランジスタの特性図、第３図は
本発明の薄膜トランジスタのエネルギーバンドダイアグ
ラム、 第４図は薄膜トランジスタを用いた液晶パネルの斜視図
、 第５図は従来の薄膜トランジスタの断面図である。 図において、２１は絶縁性基板（ガラス基板）、２２は
ゲート電極、２３は絶縁膜、２４は半導体層、２５はコ
ンタクト層、２６はオーミック電極膜、２７はソース電
極、２８はドレイン電極、３１は電子エネルギ、３２は
フェルミレベル、３３はブロッキング層、３４はホール
を示す。

Claims (1)

【特許請求の範囲】
1. 絶縁性基板（２１）上に形成された所定パターンのゲー
   ト電極（２２）上に絶縁膜（２３）を介して多結晶シリ
   コンを用いた半導体層（２４）が形成され、該半導体層
   上に素子形成用のコンタクト層（２５）としての前記半
   導体層よりエネルギーバンドギャップの広い不純物添加
   型の半導体層と、該コンタクト層上にオーミック電極膜
   （２６）とが積層され、前記コンタクト層とオーミック
   電極膜の積層膜が所定のパターンで分離されてソース電
   極（２７）及びドレイン電極（２８）として形成された
   ことを特徴とする薄膜トランジスタ。