JPH0335238A - マスクパターン検証方法 - Google Patents

マスクパターン検証方法

Info

Publication number
JPH0335238A
JPH0335238A JP1170157A JP17015789A JPH0335238A JP H0335238 A JPH0335238 A JP H0335238A JP 1170157 A JP1170157 A JP 1170157A JP 17015789 A JP17015789 A JP 17015789A JP H0335238 A JPH0335238 A JP H0335238A
Authority
JP
Japan
Prior art keywords
reflected light
representing
substrate
pattern
slope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1170157A
Other languages
English (en)
Inventor
Akio Mitsusaka
章夫 三坂
Yoshihiko Hirai
義彦 平井
Kazuhiro Yamashita
一博 山下
Kenji Fukuto
憲司 服藤
Noboru Nomura
登 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1170157A priority Critical patent/JPH0335238A/ja
Publication of JPH0335238A publication Critical patent/JPH0335238A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明ζ上 フォトマスクデータの検証法に関するもの
である。
従来の技術 フォトリソグラフィを用いて、LSI等の微細パターン
を形成するために(よ レジストが塗布される基板の凹
凸を考慮したフォトマスクの作成を行う必要があん 通
−、LSIの配線に(よ 光の反射率の高いアルミニウ
ム等の金属が用いられもそのたべ 多層配線等によって
アルミ配線を形成する場合、上層の配線のレジストパタ
ーンを形成するときに 下層の配線の段差からの反射光
によって目的のパターンが得られな八 しかし 従棗下
層の配線パターンの段差の影響による上層配線の不良箇
所をマスクデータで検証する方法が存在しなかったた一
奴 実際の製造工程中に不良箇所を発見してマスクを修
正するという作業が繰り返し行なわれていtも 発明が解決しようとする課題 しかし この様な方法で(よ 配線工程がLSI製造工
程のほぼ最終工程であるた&  LSIの開発コスト及
びスループットに対して、非常に損害が太きかつtも 本発明GEL  上述の問題点に鑑みて試されたもので
、凹凸を有する基板上に形成されるレジストパターンの
劣化場所を予測できるマスクパターン検証方法を提供す
ることを目的とすも 課題を解決するための手段 本発明は 上述の課題を解決するため基板上で凸あるい
は凹となる層を表わすフォトマスクの図形に対して前記
基板上で形成される段差斜面を表わす図形を作成する手
段と、前記段差斜面を有する基板上に形成すべきフォト
マスクの図形より、前記段差斜面を表わす図形のうち実
際に光が照射されて垂直方向以外に光が反射される反射
斜面を表わす図形を作成する手段と、前記反射斜面を表
わす図形の位置関係より反射光の重なり合う領域を表わ
す図形を作成する手段と、その檄 前記段差斜面を有す
る基板上に形成すべき層の特定寸法以下のパターン上に
 前記反射光の重なり合う領域が存在するか否かを判断
する手段とを備えたものである。
作用 本発明は上述の構成によって、基板上で凸あるいは凹と
なる層を表わすフォトマスクの図形より基板上での段差
斜面を表わす図形を作成した機先の反射が幾何学的に評
価出来ることを利用して、反射光の影響の及ぶ範囲を幾
何学的な図形の変形で求べ その図形が重なり合う部分
が反射光により強く影響を受けると判断することによっ
て、凹凸を有する基板上で基板からの反射によって、レ
ジストの劣化する部分の有無をマスクデータ上で簡単に
検証出来も 実施例 第1図は本発明の一実施例におけるマスクパターン検証
方法を示すフローチャートであも5TEP(1)は多層
配線における下層の配線となる層のパターンを表わすフ
ォトマスクデータから段差斜面を表わす図形を作成する
処理であも5TEP(2’)は5TEP(1)で作成し
た段差斜面を表わす図形のうム 上層の配線パターンを
形成する時に反射斜面となる部分を表わす図形を作成す
る処理であも 5TEP(3)は5TEP(2)で作成した反射斜面を
表わす図形から反射光が影響を及ぼす領域を表わす図形
を作成する処理であも 5TEP(4)は反射光が影響を及ぼす領域の中でも特
に 反射光の影響が強い領域を表わす図形を作成する処
理であも 5TEP(5’)は5TEP(4)で作成した反射の影
響を強く受ける領域が上層の配線パターンを劣化させる
か否かを判断する処理であも 5TEP(6)は5TEP(5)の判断に基づいて行う
処理であり、上層の配線パターンが劣化しないと判断し
た場合、目的の配線パターンが得られるマスクデータの
完成と判断すも また 上層の配線パターンが劣化する
と判断した場ム マスクを修正し再び5TEP(1)〜
5TEP(5)の各処理を繰り返し 上層の配線パター
ンが劣化しないと判断出来るまでこの処理を繰り返し行
う。以上 本発明の実施例における概略構成を説明した
力交 以下本実施例の各ステップを第2図に示す多層配
線における下層配線のマスクパターン1.2と上層配線
のマスクパターン3,4.5を用いて詳細に説明してい
く。ただし 本実施例ば ポジ形レジストを用いたフォ
トプロセスを仮定して説明を行う。第3図、第4図はそ
れぞれ第2図で示される多層配線のマスクパターン例に
おいて、本実施例の各5TEPで作成される図形を示す
図及び各5TEPで作成される図形が表わす実際の基板
上の領域における断面図であも5TEP(1) 第3図(a)は第2図の多層配線の下層配線のマスクパ
ターンの図形1.2より作成した段差斜面を表わす図形
6.7を示す図面であも 第4図(a)は第3図(a)
に示される線分AA’におけるマスクパターン1.2に
相当する下層配線8,9を形成した徽層間絶縁膜10を
堆積し 熱処理を行った徴 さらに上層配線となる金属
11を堆積したときの断面図である。このとき、下層配
線8,9の段差によって形成される段差斜面12.13
は下層配線の段差上部の内側0.4〜0.5μm程度の
位置から段差上部の外側0.7〜0.9μm程度の位置
にかけて、形成されることが経験的に知られている。よ
って、下層配線のマスクパターンの図形1.2に対して
それぞれの図心が移動しないように 2通りのサイズ変
換を行った後、大きなサイズの図形から小さなサイズの
図形を引き去ることにより、上層配線形成時に発生する
段差斜面を表わす図形6.7が作成される。
5TEP(2) 第3図(b)l;L  5TEP(1)で作成された段
差斜面を表わす図形6,7のうちで実際のフォトプロセ
スで光を照射されて、反射斜面となる部分14.15.
16を示す図面である。第4図(b)は第4図(a)に
示される基板に レジスト17を塗布し レチクル(フ
ォトマスク) 18を用いて露光を行ったときの断面図
と、 レチクル18の光の透過部19及び非透過部20
を示した図面である。ポジ形レジストを用いた場合、上
層の配線パターン3,4.5がレチクル18の光の非透
過部19に対応すん よって、反射斜面を表わす図形1
4.15.16ζ上 段差斜面を表わす図形6,7から
上層の配線パターンを表わす図形3.4.5を引き去る
ことにより作成される。
5TEP(3’) 第3図(c)は5TEP(2)で作成された反射斜面に
より反射された光の影響の及ぶ領域を表わす図形21を
示すものである。第4図(C)は第4図(b)に示され
る露光を行った時の断面図と、反射斜面からの反射光2
2.23.24と反射光の影響の及ぶ領域25.26を
示したものである。反射光は反射斜面から段差の外側に
向って広ろがへ よって、反射斜面を表わす図形14.
15.16を図心が移動しないように 反射斜面から段
差の外側に向って広がる広がり寸法だけサイズ変換によ
り拡大された図形(図示せず)から段差の内側を表わす
図豚 すなわ−&  5TEP(1)で作成した下層配
線のパターンを表わす図形を縮少して作成した図形を引
き去ることにより反射光の影響の及ぶ領域を表わす図形
21が作成される。
5TEP(4) 第3図(d)は5TEP(3)で作成されt4  反射
光の影響の及ぶ領域を表わす図形のうち、 反射光の影
響の強い部分25を示す図面である。第4図(c)の反
射光の影響を受ける領域26は複数の反射斜面からの反
射光23.24によって、その領域が広くなっていもよ
って、反射光の影響を受ける領域の広い部分の中央付近
力文 反射光の影響を強く受けることより、反射光の影
響の及ぶ領域を表わす図形21を縮少して、反射光の影
響を強く受ける領域を表わす図形25が求められも 5TEP(5) 第3図(e)1.t  上層の配線パターン3,4.5
と、反射光の影響を強く受ける領域を表わす図形25を
示したものである。本5TEPでは所定の寸法以下の配
線上に 反射光の影響を強く受ける部分があるか否かを
判断する。すなわち上層の配線パターンを表わす図形と
、反射光の影響を強く受ける領域を表わす図形が重なり
合うか否かを判断ずん 本実施例において(友 上層配
線の所定寸法以下の配線パターンの図形上に反射光の影
響を強く受ける図形が存在することにより、上層配線4
に不良箇所25が発見出来も 5TEP(6) 本5TEPにおいてにl、  5TEP(5)で所定寸
法以下の上層の配線パターンの図形と、反射光の影響を
強く受ける領域を表わす図形が重さなり合わないと判断
した場合は 本発明における処理を終了する。
しかし 重なり合うと判断した場合(上 その重さなり
合う部分の上層の配線パターンを所定寸法以上に太くす
る力\ あるいは下層の配線パターンを反射光の影響を
強く受ける領域が表われないように変形して再び5TE
P(1)〜5TEP(6)の操作を繰り返す。以上 本
実施例においては 基板上で凸となる層のフォトマスク
の図形1,2より、基板上での段差斜面を表わす図形6
.7を作成した徽 光の反射光が幾何学的に評価出来る
ことを利用して、反射光の影響の及ぶ範囲21を図形変
形で求△ その中でも反射光の影響を強く受ける領域2
5が作成出来ることにより、上層配線のパターン4に不
良となる箇所25が発見出来瓜 な抵 本実施例におい
てはフォトマスクにより基板上で凸となる場合について
説明したパ 同一フォトマスクを用いても基板上で凹と
なる場合があり、その時でも同様な効果が得られも ま
た本実施例はポジ形レジストを用いて説明した戟 ネガ
形レジストを用いても同様な効果が得られることは言う
までもな賎発明の効果 以上の説明から明らかなように 本発明によれば 段差
斜面を表わす領域反訳 その斜面から反射光の影響が及
ぶ領域が幾何学的な図形演算で求められることを利用し
て段差を形成する層のフォトマスクデータと、その段差
上に形成される配線パターンのフォトマスクデータより
配線の不良箇所が簡単に検証出来も
【図面の簡単な説明】
第1図は本発明の一実施例におけるマスクパターン検証
方法を示すフローチャートは 第2図は本発明の一実施
例における多層配線のフォトマスク図形を示す諷 第3
図は第2図に示す多層配線のフォトマスク図形に対して
実施例の各5TEPで作成される図形を示す飄 第4図
は第2図に示すフォトマスクを用いた多層配線における
実際の基板上での断面図であも

Claims (1)

    【特許請求の範囲】
  1.  基板上で凸あるいは凹となる層を表わすフォトマスク
    の図形に対して前記基板上で形成される段差斜面を表わ
    す図形を作成する手段と、前記段差斜面を有する基板上
    に形成すべき層を表わすフォトマスクの図形より、前記
    段差斜面を表わす図形のうち、実際にフォトプロセスに
    より光が照射されて垂直方向以外に光が反射される反射
    斜面を表わす図形を作成する手段と、前記反射斜面を表
    わす図形の位置関係より反射光の重なり合う領域を表わ
    す図形を作成する手段と、その後、前記段差斜面を有す
    る基板上に形成すべき層の特定寸法以下のパターン上に
    、前記反射光の重なり合う領域が存在するか否かを判断
    する手段とを備えたマスクパターン検証方法。
JP1170157A 1989-06-30 1989-06-30 マスクパターン検証方法 Pending JPH0335238A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1170157A JPH0335238A (ja) 1989-06-30 1989-06-30 マスクパターン検証方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1170157A JPH0335238A (ja) 1989-06-30 1989-06-30 マスクパターン検証方法

Publications (1)

Publication Number Publication Date
JPH0335238A true JPH0335238A (ja) 1991-02-15

Family

ID=15899741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1170157A Pending JPH0335238A (ja) 1989-06-30 1989-06-30 マスクパターン検証方法

Country Status (1)

Country Link
JP (1) JPH0335238A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006276260A (ja) * 2005-03-28 2006-10-12 Toshiba Corp 光強度分布シミュレーションシステム、光強度分布シミュレーション方法、マスクパターン補正方法、及び光強度分布シミュレーションプログラム
JP2010079063A (ja) * 2008-09-26 2010-04-08 Toshiba Corp パターン形成不良領域算出方法およびパターンレイアウト評価方法
JP2011215627A (ja) * 2011-06-07 2011-10-27 Toshiba Corp パターンレイアウト評価方法および半導体デバイス製造方法
CN107484346A (zh) * 2016-06-07 2017-12-15 日东电工株式会社 布线电路基板的制造方法
US10687427B2 (en) 2016-04-07 2020-06-16 Nitto Denko Corporation Wired circuit board including a conductive pattern having a wire and a dummy portion

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61179440A (ja) * 1986-02-26 1986-08-12 Matsushita Electric Ind Co Ltd パターン形成方法
JPS62135837A (ja) * 1985-12-10 1987-06-18 Matsushita Electric Ind Co Ltd ホトマスクおよびそれを用いた写真蝕刻法
JPS62143052A (ja) * 1985-12-18 1987-06-26 Hitachi Ltd マスク
JPH01246833A (ja) * 1988-03-28 1989-10-02 Mitsubishi Electric Corp 半導体基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62135837A (ja) * 1985-12-10 1987-06-18 Matsushita Electric Ind Co Ltd ホトマスクおよびそれを用いた写真蝕刻法
JPS62143052A (ja) * 1985-12-18 1987-06-26 Hitachi Ltd マスク
JPS61179440A (ja) * 1986-02-26 1986-08-12 Matsushita Electric Ind Co Ltd パターン形成方法
JPH01246833A (ja) * 1988-03-28 1989-10-02 Mitsubishi Electric Corp 半導体基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006276260A (ja) * 2005-03-28 2006-10-12 Toshiba Corp 光強度分布シミュレーションシステム、光強度分布シミュレーション方法、マスクパターン補正方法、及び光強度分布シミュレーションプログラム
JP2010079063A (ja) * 2008-09-26 2010-04-08 Toshiba Corp パターン形成不良領域算出方法およびパターンレイアウト評価方法
US8171433B2 (en) 2008-09-26 2012-05-01 Kabushiki Kaisha Toshiba Method of calculating pattern-failure-occurrence-region, computer program product, pattern-layout evaluating method, and semiconductor-device manufacturing method
JP2011215627A (ja) * 2011-06-07 2011-10-27 Toshiba Corp パターンレイアウト評価方法および半導体デバイス製造方法
US10687427B2 (en) 2016-04-07 2020-06-16 Nitto Denko Corporation Wired circuit board including a conductive pattern having a wire and a dummy portion
US11026334B2 (en) 2016-04-07 2021-06-01 Nitto Denko Corporation Wired circuit board and producing method thereof
CN107484346A (zh) * 2016-06-07 2017-12-15 日东电工株式会社 布线电路基板的制造方法
CN107484346B (zh) * 2016-06-07 2021-08-06 日东电工株式会社 布线电路基板的制造方法

Similar Documents

Publication Publication Date Title
US6087046A (en) Methods for forming microlithographic masks that compensate for proximity effects
JP2001033941A (ja) パターン形成方法及び露光装置
US5128283A (en) Method of forming mask alignment marks
US5578423A (en) Method for the preparation of a pattern overlay accuracy-measuring mark
JP2009058877A (ja) フォトマスク及びそれを用いたパターン形成方法
JPH0335238A (ja) マスクパターン検証方法
KR100371729B1 (ko) 반도체장치제조방법
US7273684B2 (en) Mask having transmissive elements and a common sidelobe inhibitor for sidelobe suppression in radiated patterning
JPH07219206A (ja) フォトマスク
JPH0219970B2 (ja)
JP2796068B2 (ja) 感光膜パターンの形成方法
JP2003133226A (ja) 構造化方法
JPH0513372B2 (ja)
JP3462650B2 (ja) レジスト露光方法及び半導体集積回路装置の製造方法
JP3333603B2 (ja) ウエハ内位置表示を付したチップ及びその製造方法
JP2001223155A (ja) フォトリソグラフィ方法
KR920006747B1 (ko) 중첩 정확도 향상을 위한 리소그라피(lithography) 공정방법
EP0590627B1 (en) Improved photomask for semiconductor fabrication
KR101090468B1 (ko) 컨택홀 형성을 위한 포토마스크 및 이를 이용한 컨택홀 형성방법
JP2762500B2 (ja) 半導体装置
JP2003107671A (ja) 位相シフトマスクにおける欠陥仕様の決定方法
CN112824971A (zh) 目标版图和掩膜版版图的修正方法及半导体结构
JP3108172B2 (ja) レジストパターン形成方法
JPS61222130A (ja) レジストパタ−ン形成法
JPH08181059A (ja) 半導体装置の製造方法