JPH0334717A - フイルタ装置 - Google Patents
フイルタ装置Info
- Publication number
- JPH0334717A JPH0334717A JP1168917A JP16891789A JPH0334717A JP H0334717 A JPH0334717 A JP H0334717A JP 1168917 A JP1168917 A JP 1168917A JP 16891789 A JP16891789 A JP 16891789A JP H0334717 A JPH0334717 A JP H0334717A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- circuit
- filter circuit
- bias voltage
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000000284 extract Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、周波数特性が可変高精度で低消費電力のMO
SFET−C(MOSFfiT−Continuous
)フィルタ回路に関するものである。
SFET−C(MOSFfiT−Continuous
)フィルタ回路に関するものである。
従来からの代表的なフィルタ回路として、アクティブR
Cフィルタ、スイッチトキャパシタフィルタ(SCF)
、MOSFET−Cフィルタ等がある。
Cフィルタ、スイッチトキャパシタフィルタ(SCF)
、MOSFET−Cフィルタ等がある。
このうちMOSFET−CフィルタはMOSFETのド
レイン・ソース間の抵抗領域を抵抗体として使用するア
ナログフィルタである。第6図にMOS F ETのゲ
ート・ソース間電圧VGSをパラメータにした場合のド
レイン電流I、対ドレイン・ソース間電圧VDSの特性
を示す、信号が小振幅の場合にはIo V!+3特性
の傾斜すなわちドレイン・ソース間抵抗ROBは線形抵
抗近似領域Sに示すように一定と近似することができ、
この近似抵抗を抵抗体として使用するものである。図示
するように、この抵抗値はVCSに依存し、VO2をパ
ラメータとして抵抗値を制御することができる。また、
この抵抗値はVO2にも依存するため、使用する信号の
振幅に応じて抵抗値も異なる。
レイン・ソース間の抵抗領域を抵抗体として使用するア
ナログフィルタである。第6図にMOS F ETのゲ
ート・ソース間電圧VGSをパラメータにした場合のド
レイン電流I、対ドレイン・ソース間電圧VDSの特性
を示す、信号が小振幅の場合にはIo V!+3特性
の傾斜すなわちドレイン・ソース間抵抗ROBは線形抵
抗近似領域Sに示すように一定と近似することができ、
この近似抵抗を抵抗体として使用するものである。図示
するように、この抵抗値はVCSに依存し、VO2をパ
ラメータとして抵抗値を制御することができる。また、
この抵抗値はVO2にも依存するため、使用する信号の
振幅に応じて抵抗値も異なる。
第7図(a)に、ゲート・ソース間を制御端子とし、電
圧制御抵抗として使用するMOS F ET抵抗の構成
を示す。第7図(blは上記MOS F ET抵抗の等
価回路図である。第7図+a)において、?−1はドレ
イン端子、7−2はゲート端子、7−3はソース端子、
7−4はMOSFET、?−5はバイアス電圧保持用コ
ンデンサであり、ゲート端子7−2とソース端子7−3
の間にコンデンサ7−5を設け、コンデンサ7−5で保
持するバイアス電圧により抵抗値を設定する。
圧制御抵抗として使用するMOS F ET抵抗の構成
を示す。第7図(blは上記MOS F ET抵抗の等
価回路図である。第7図+a)において、?−1はドレ
イン端子、7−2はゲート端子、7−3はソース端子、
7−4はMOSFET、?−5はバイアス電圧保持用コ
ンデンサであり、ゲート端子7−2とソース端子7−3
の間にコンデンサ7−5を設け、コンデンサ7−5で保
持するバイアス電圧により抵抗値を設定する。
このバイアス電圧設定法の従来例として大別して2つの
方法がある。1つは間接制御方法、もう1つは直接制御
方法である。
方法がある。1つは間接制御方法、もう1つは直接制御
方法である。
まず、間接制御方法について説明する。これは「同じチ
ンプ上に作られた同じサイズのMOSFETは等しい特
性を有する」という経験則を利用した方法である。この
−例を第8図に示す。同図において、8−1は入力端子
、8−2は出力端子、8−3はフィルタ回路、8−4は
スレーブMO3FET、8−5は電圧制御発振器、8−
6はマスクMO3FET、8−7は周波数比較器および
制御回路、8−8は基準発振器である。第8図において
、フィルタ回路8−3と同じICチップ上に、フィルタ
内で使用しているスレーブMOS F ET8−4と同
じサイズのMOS F ETを製作する。
ンプ上に作られた同じサイズのMOSFETは等しい特
性を有する」という経験則を利用した方法である。この
−例を第8図に示す。同図において、8−1は入力端子
、8−2は出力端子、8−3はフィルタ回路、8−4は
スレーブMO3FET、8−5は電圧制御発振器、8−
6はマスクMO3FET、8−7は周波数比較器および
制御回路、8−8は基準発振器である。第8図において
、フィルタ回路8−3と同じICチップ上に、フィルタ
内で使用しているスレーブMOS F ET8−4と同
じサイズのMOS F ETを製作する。
このMOS F ETを以下マスクMOS F ET
86と呼ぶ。このマスクMO3FET8−6で電圧制御
発振器8−5あるいはフィルタを構成して、電圧制御ル
ープあるいは位相制御ループでマスクMO3FET8−
6の抵抗値を設定する。このマスクMO3FET8−6
の抵抗値で発振周波数が決まるようにリファレンス発振
器8−8で抵抗値を設定する。リファレンス発振器8−
8で設定した目標抵抗値からマスクMO3FET8−6
を用いた発振器8−5の発振周波数が決まり、外部の基
準発振器8−8の発振周波数を上記目標抵抗値で決まる
発振周波数にセットし、それぞれの周波数を周波数比較
器および制御回路8−7で比較し、双方の周波数が等し
くなるようにマスクMO3FET8−6のバイアス電圧
を変化させる。発振周波数が等しくなった時に、そのゲ
ート・ソース間電圧をフィルタ回路8−3内のスレーブ
MO3FET8−4に与えるものである。
86と呼ぶ。このマスクMO3FET8−6で電圧制御
発振器8−5あるいはフィルタを構成して、電圧制御ル
ープあるいは位相制御ループでマスクMO3FET8−
6の抵抗値を設定する。このマスクMO3FET8−6
の抵抗値で発振周波数が決まるようにリファレンス発振
器8−8で抵抗値を設定する。リファレンス発振器8−
8で設定した目標抵抗値からマスクMO3FET8−6
を用いた発振器8−5の発振周波数が決まり、外部の基
準発振器8−8の発振周波数を上記目標抵抗値で決まる
発振周波数にセットし、それぞれの周波数を周波数比較
器および制御回路8−7で比較し、双方の周波数が等し
くなるようにマスクMO3FET8−6のバイアス電圧
を変化させる。発振周波数が等しくなった時に、そのゲ
ート・ソース間電圧をフィルタ回路8−3内のスレーブ
MO3FET8−4に与えるものである。
次に、直接制御方法について説明する。従来の直接制御
形MO3FET−Cフィルタの構成を第9図に示す。同
図において、9−1は入力端子、9−2は出力端子、9
−3はフィルタ回路、94と9−5はMOS F ET
、9−6は比較用可変抵抗、9−7は使用する信号のレ
ベルに対応した基準電圧を入力する入力端子である。こ
の方法は、同じサイズの特性の等しい複数のMOS F
ETをICチップ上に製作し、それらをフィルタ内で
抵抗体として使用している時に、その中の1つを取り出
してバイアスを再設定し、再設定できたらフィルタ回路
8−3に戻し、また他のスレーブMO5FETを取り出
してバイアス再設定する方法である。つまり、単にどれ
か1つのMOSFETのバイアスを再設定するものであ
る。従って、一般に(n+1)個のMOS F ETを
用意して1@のMOS F ETを時分割に補足的に使
用することにより、n個の抵抗値を実現できる。第9図
では、MOSFET (n’)9−5のバイアスを比較
用可変抵抗9−6を用いて再設定する例を示す。この間
、予めバイアス電圧が所要の抵抗値に設定されたMOS
F ET+11〜(n)9−4をフィルタ回路9−3
で使用する。
形MO3FET−Cフィルタの構成を第9図に示す。同
図において、9−1は入力端子、9−2は出力端子、9
−3はフィルタ回路、94と9−5はMOS F ET
、9−6は比較用可変抵抗、9−7は使用する信号のレ
ベルに対応した基準電圧を入力する入力端子である。こ
の方法は、同じサイズの特性の等しい複数のMOS F
ETをICチップ上に製作し、それらをフィルタ内で
抵抗体として使用している時に、その中の1つを取り出
してバイアスを再設定し、再設定できたらフィルタ回路
8−3に戻し、また他のスレーブMO5FETを取り出
してバイアス再設定する方法である。つまり、単にどれ
か1つのMOSFETのバイアスを再設定するものであ
る。従って、一般に(n+1)個のMOS F ETを
用意して1@のMOS F ETを時分割に補足的に使
用することにより、n個の抵抗値を実現できる。第9図
では、MOSFET (n’)9−5のバイアスを比較
用可変抵抗9−6を用いて再設定する例を示す。この間
、予めバイアス電圧が所要の抵抗値に設定されたMOS
F ET+11〜(n)9−4をフィルタ回路9−3
で使用する。
第10図はMOSFET9−5のバイアス設定のための
回路図であり、MOSFET9−5の抵抗値は、比較用
可変抵抗9−6の抵抗値Rrmt=1/(Cr−f、)
に設定される。ここで、CrはコンデンサC1の容量、
f、はSWI、SWI’とSW2.SW2’の切替え周
波数である。この回路は、文献(アイ・イー・イー・イ
ー、回路およびシステムに関する会報、“スイッチトレ
ジスタフィルターモノリシックMOSフィルタデザイン
への連続時間アプローチ”、29巻、5号、306〜3
15頁、1982年5月r IEEE、Transac
tion on CAS、 ”5w1tched Re
gistor Filter−a c。
回路図であり、MOSFET9−5の抵抗値は、比較用
可変抵抗9−6の抵抗値Rrmt=1/(Cr−f、)
に設定される。ここで、CrはコンデンサC1の容量、
f、はSWI、SWI’とSW2.SW2’の切替え周
波数である。この回路は、文献(アイ・イー・イー・イ
ー、回路およびシステムに関する会報、“スイッチトレ
ジスタフィルターモノリシックMOSフィルタデザイン
への連続時間アプローチ”、29巻、5号、306〜3
15頁、1982年5月r IEEE、Transac
tion on CAS、 ”5w1tched Re
gistor Filter−a c。
ntinuous time approach to
monolithic MO5Fil−ter De
sign 、Vol、25.No、5.pp、306
−315.May、1982)に記載されている。
monolithic MO5Fil−ter De
sign 、Vol、25.No、5.pp、306
−315.May、1982)に記載されている。
上述した間接制御方法では、ICチップ上のスレーブM
OS F ETはすべて同し特性であることを仮定して
いる。この場合のフィルタ精度は、バイアス電圧を決定
するマスクM OS F E Tを含む発振器8−5あ
るいはフィルタとスレーブ形のMOSFET8−4を含
むフィルタ回路8−3とのマツチングによって決定され
る。フィルタ精度は、オペアンプを同一チップ上に構成
しても、せいぜい1〜2%である。このためマスクMO
S F ET8−5の抵抗値で設定したバイアス電圧を
すべてのスレーブMOSFET8−4に与えるため、ス
レーブMOSFET8−4に個別偏差があってもフィル
タ回路8−3上では補正手段はなく、各MOSFETの
設定抵抗値からの誤差が積み重なってフィルタ回路8−
3全体の誤差となる。
OS F ETはすべて同し特性であることを仮定して
いる。この場合のフィルタ精度は、バイアス電圧を決定
するマスクM OS F E Tを含む発振器8−5あ
るいはフィルタとスレーブ形のMOSFET8−4を含
むフィルタ回路8−3とのマツチングによって決定され
る。フィルタ精度は、オペアンプを同一チップ上に構成
しても、せいぜい1〜2%である。このためマスクMO
S F ET8−5の抵抗値で設定したバイアス電圧を
すべてのスレーブMOSFET8−4に与えるため、ス
レーブMOSFET8−4に個別偏差があってもフィル
タ回路8−3上では補正手段はなく、各MOSFETの
設定抵抗値からの誤差が積み重なってフィルタ回路8−
3全体の誤差となる。
また、上述した直接制御方法では、フィルタ回路9−3
内で使用するMOS F ETのバイアス電圧を直接設
定するために上記の間接制御方法よりはフィルタ精度は
良い。この場合のフィルタ精度はバイアス電圧設定回路
のチューニング条件によって決定される。すなわち、M
O3FET抵抗はVGSに依存するだけでなくVosに
も依存するため、バイアス電圧設定回路の信号のレベル
は実際に使用する信号と同レベルにしなければならない
。さらに、MO3FET抵抗は周波数特性を有し、これ
らの設定条件を厳密に一致させることは困難である。ま
た、アナログ量で保持しているために、バイアス電圧は
低下し、実現抵抗値は設定抵抗値からずれてくる。従っ
て、複数のMOSFETを用意してバイアス電圧が下が
る前にMOS F ETをスイッチングする必要がある
。このスイッチング時の雑音がフィルタ回路9−3の出
力に現れる。
内で使用するMOS F ETのバイアス電圧を直接設
定するために上記の間接制御方法よりはフィルタ精度は
良い。この場合のフィルタ精度はバイアス電圧設定回路
のチューニング条件によって決定される。すなわち、M
O3FET抵抗はVGSに依存するだけでなくVosに
も依存するため、バイアス電圧設定回路の信号のレベル
は実際に使用する信号と同レベルにしなければならない
。さらに、MO3FET抵抗は周波数特性を有し、これ
らの設定条件を厳密に一致させることは困難である。ま
た、アナログ量で保持しているために、バイアス電圧は
低下し、実現抵抗値は設定抵抗値からずれてくる。従っ
て、複数のMOSFETを用意してバイアス電圧が下が
る前にMOS F ETをスイッチングする必要がある
。このスイッチング時の雑音がフィルタ回路9−3の出
力に現れる。
このような課題を解決するために本発明は、容量を決定
するコンデンサと抵抗体としてのMOSトランジスタと
を有するフィルタ回路と、このフィルタ回路のフィルタ
特性を制御する制御回路とを含むフィルタ装置において
、制御回路は、フィルタ回路の出力信号から所要信号の
みを取り出すフィルタと、このフィルタの出力信号レベ
ルをデジタル値に変換するA/D変換器と、フィルタ回
路への入力信号レベルとフィルタ通過後の信号レベルと
を比較して所要のフィルタ特性になるようにMOSトラ
ンジスタにかけるバイアス電圧を計算する制御部と、計
算したバイアス電圧値をアナログ電圧に変換してフィル
タ回路に供給するD/A変換器とから成るようにしたも
のである。
するコンデンサと抵抗体としてのMOSトランジスタと
を有するフィルタ回路と、このフィルタ回路のフィルタ
特性を制御する制御回路とを含むフィルタ装置において
、制御回路は、フィルタ回路の出力信号から所要信号の
みを取り出すフィルタと、このフィルタの出力信号レベ
ルをデジタル値に変換するA/D変換器と、フィルタ回
路への入力信号レベルとフィルタ通過後の信号レベルと
を比較して所要のフィルタ特性になるようにMOSトラ
ンジスタにかけるバイアス電圧を計算する制御部と、計
算したバイアス電圧値をアナログ電圧に変換してフィル
タ回路に供給するD/A変換器とから成るようにしたも
のである。
本発明によるフィルタ装置においては、制御ループを繰
り返して制御することにより、フィルタ特性全体が最適
値に設定される。
り返して制御することにより、フィルタ特性全体が最適
値に設定される。
従来のMOSFET−Cフィルタ回路は抵抗値変化のた
めのパラメータであるゲート・ソース間電圧をアナログ
量で保持するため、コンデンサを使用しなければならな
い。このアナログ量は放電するために、しきい値以下に
バイアス電圧が下がった場合には新たにバイアス電圧を
設定しなければならなかった。
めのパラメータであるゲート・ソース間電圧をアナログ
量で保持するため、コンデンサを使用しなければならな
い。このアナログ量は放電するために、しきい値以下に
バイアス電圧が下がった場合には新たにバイアス電圧を
設定しなければならなかった。
本発明は、従来のMOSFET−Cフィルタ回路と異な
り、MOSFETのゲート・ソース間電圧をデジタル量
で保持することを特徴とする。所要の抵抗値を実現する
バイアス電圧がデジタル量で求まれば、その値は容易に
ラッチ回路を用いて保持できる。この保持した値をD/
A変換器によりアナログ電圧に変換してMOS F E
Tのゲート・ソース間に印加することを特徴とする。
り、MOSFETのゲート・ソース間電圧をデジタル量
で保持することを特徴とする。所要の抵抗値を実現する
バイアス電圧がデジタル量で求まれば、その値は容易に
ラッチ回路を用いて保持できる。この保持した値をD/
A変換器によりアナログ電圧に変換してMOS F E
Tのゲート・ソース間に印加することを特徴とする。
また、従来の方法では、アナログ制御なので、制御回路
と実際のフィルタ回路とのミスマツチは補償できない。
と実際のフィルタ回路とのミスマツチは補償できない。
さらに、バイアス電圧を設定する回路はアナログだから
、バイアス電圧の範囲はその設定回路に用いるオペアン
プの特性で制限されるため、実現抵抗の範囲が制限され
る欠点があった。
、バイアス電圧の範囲はその設定回路に用いるオペアン
プの特性で制限されるため、実現抵抗の範囲が制限され
る欠点があった。
本発明は、MOS F ET抵抗を含むフィルタ特性の
最適値を制御部を使用してソフトウェア的に設定するこ
とを第2の特徴とする。
最適値を制御部を使用してソフトウェア的に設定するこ
とを第2の特徴とする。
本発明によるフィルタ装置の一実施例を第1図に示す。
同図において、1−1は入力信号端子、1−2は出力信
号端子、1−3はMOSFET−Cフィルタ回路、l−
4は基準発振器としての周波数可変発振器、l−5は制
御信号を取り出すフィルタ、1−6はA/D変換器、1
−7は制御部としてのマイクロプロセッサ、1−8はバ
イアス電圧を保持するラッチ回路、1−9はD/A変換
器、1−10はスイッチである。バイアス電圧の設定制
御は入力信号が無いときに行なうから、ここではスイッ
チ1−10を用い、フィルタ回路l−3への信号を切り
替えて行なう。フィルタ回路1−3の周波数特性を設定
するときには、そのフィルタ回路1−3の遮断域又は減
衰域の周波数の信号を制御信号として周波数可変発振器
1−4から受信入力する。上記制御信号はフィルタ回路
1−3では通過域の信号ではないので、フィルタ回路1
−3は、この信号を減衰し、歪ませる。従って、フィル
タ回路1−3の出力側で、上記制御信号成分を低域フィ
ルタ1−5で取り出し、それをA/D変換器1−6でデ
ジタルに変換して制御部1−7に人力する。
号端子、1−3はMOSFET−Cフィルタ回路、l−
4は基準発振器としての周波数可変発振器、l−5は制
御信号を取り出すフィルタ、1−6はA/D変換器、1
−7は制御部としてのマイクロプロセッサ、1−8はバ
イアス電圧を保持するラッチ回路、1−9はD/A変換
器、1−10はスイッチである。バイアス電圧の設定制
御は入力信号が無いときに行なうから、ここではスイッ
チ1−10を用い、フィルタ回路l−3への信号を切り
替えて行なう。フィルタ回路1−3の周波数特性を設定
するときには、そのフィルタ回路1−3の遮断域又は減
衰域の周波数の信号を制御信号として周波数可変発振器
1−4から受信入力する。上記制御信号はフィルタ回路
1−3では通過域の信号ではないので、フィルタ回路1
−3は、この信号を減衰し、歪ませる。従って、フィル
タ回路1−3の出力側で、上記制御信号成分を低域フィ
ルタ1−5で取り出し、それをA/D変換器1−6でデ
ジタルに変換して制御部1−7に人力する。
制御部1−7では、A/D変換器1−6から受信した信
号レベルと予め定めたフィルタ回路13への人力信号レ
ベルとの差をとってフィルタ回路1−3の減衰量を計算
する。そして、この減衰量が予め定めた値になるように
バイアス電圧値を計算し、フィルタ回路1−3のバイア
ス電圧を制御する。制御部1−7から出力されたバイア
ス電圧値をラッチ回路i8で保持し、D/A変換器1−
9でアナログ量に変換後、フィルタ回路13に加える。
号レベルと予め定めたフィルタ回路13への人力信号レ
ベルとの差をとってフィルタ回路1−3の減衰量を計算
する。そして、この減衰量が予め定めた値になるように
バイアス電圧値を計算し、フィルタ回路1−3のバイア
ス電圧を制御する。制御部1−7から出力されたバイア
ス電圧値をラッチ回路i8で保持し、D/A変換器1−
9でアナログ量に変換後、フィルタ回路13に加える。
なお、フィルタ回路1−3の制御信号の出力εしては人
力信号と同じ周波数成分をとらないで、その高調波を利
用することもできる。
力信号と同じ周波数成分をとらないで、その高調波を利
用することもできる。
その場合には、フィルタ1−5としては帯域通過フィル
タを用いる。
タを用いる。
また、MOSFET−Cフィルタ回路1−3のQを設定
するときには、このフィルタの通過域であってかつカン
トオフ周波数に近い信号を制御信号として用いればよい
。このように周波数可変発振器1−4の出力を調節する
には手動で行なってもよいが、制御部1−7が制御する
ようにすれば迅速に調節できる。
するときには、このフィルタの通過域であってかつカン
トオフ周波数に近い信号を制御信号として用いればよい
。このように周波数可変発振器1−4の出力を調節する
には手動で行なってもよいが、制御部1−7が制御する
ようにすれば迅速に調節できる。
第1図の実施例を少し具体化した実施例を第2図に示す
。第2図では、基準発振器1−4の具体的構成として基
準発振器2−1と分周器2−2を用いる。他の部分につ
いては第1図と同様である。
。第2図では、基準発振器1−4の具体的構成として基
準発振器2−1と分周器2−2を用いる。他の部分につ
いては第1図と同様である。
MOSFET−Cフィルタ回路1−3から出力される信
号から制御に使用する信号のみを取り出すフィルタ1−
5には、特願昭62−313339号で提案したSCF
−MOSFET−C併用形の可変帯域フィルタが適用で
きる。SCFはクロック周波数でフィルタ周波数特性を
変化でき、これを用いればデジタル的にMOSFETの
抵抗値、従ってMOSFET−Cフィルタの周波数特性
を変化することができる。周波数可変発振器1−4は基
準発振器2−1と可変分周器2−2で分周数を変化させ
ることにより実現できる。
号から制御に使用する信号のみを取り出すフィルタ1−
5には、特願昭62−313339号で提案したSCF
−MOSFET−C併用形の可変帯域フィルタが適用で
きる。SCFはクロック周波数でフィルタ周波数特性を
変化でき、これを用いればデジタル的にMOSFETの
抵抗値、従ってMOSFET−Cフィルタの周波数特性
を変化することができる。周波数可変発振器1−4は基
準発振器2−1と可変分周器2−2で分周数を変化させ
ることにより実現できる。
フィルタ回路の一例として、二次パイカッドLPFの場
合のフィルタ特性の制御方法を説明する回路を第3図に
示す。同図において、3〜1は入力端子、3−2は出力
端子、3−3はフィルタ回路、C1,C2は値がcl、
c2のコンデンサ、R1−R6は値がr1〜r6の抵抗
、3−4は演算増幅器、3−5はフィルタ、3−6はA
/D変換器、3−7はマイクロプロセッサ、3−8はラ
ッチ、3−9はD/A変換器、110.3−11はスイ
ッチである。
合のフィルタ特性の制御方法を説明する回路を第3図に
示す。同図において、3〜1は入力端子、3−2は出力
端子、3−3はフィルタ回路、C1,C2は値がcl、
c2のコンデンサ、R1−R6は値がr1〜r6の抵抗
、3−4は演算増幅器、3−5はフィルタ、3−6はA
/D変換器、3−7はマイクロプロセッサ、3−8はラ
ッチ、3−9はD/A変換器、110.3−11はスイ
ッチである。
図示するように素子を決めると、フィルタ回路3−3の
カットオフ周波数、Q値、直流利得はそれぞれ次式で表
わされる。
カットオフ周波数、Q値、直流利得はそれぞれ次式で表
わされる。
Wo =1/ (r2r4clc2) ・−−11)
Q= rl” cl/ (r2r4c2) ・・1
2)H== r2/r3 ・・・・・(3)制御の
仕方はまず、スイッチ3−10をオンにして抵抗R1,
R2,R3,R4の値を同じパイアスミ圧で変化させる
ことにより、Q、Hを変化させずに周波数特性を変化で
きる。制御ループで周波数特性が最適値になるように制
御する。次に、スイッチ111をオンにして抵抗R1の
値を変化させて、カットオフ周波数の信号をフィルタに
参照信号として人力し、制御ループでQ値が最適値にな
るように制御する。
Q= rl” cl/ (r2r4c2) ・・1
2)H== r2/r3 ・・・・・(3)制御の
仕方はまず、スイッチ3−10をオンにして抵抗R1,
R2,R3,R4の値を同じパイアスミ圧で変化させる
ことにより、Q、Hを変化させずに周波数特性を変化で
きる。制御ループで周波数特性が最適値になるように制
御する。次に、スイッチ111をオンにして抵抗R1の
値を変化させて、カットオフ周波数の信号をフィルタに
参照信号として人力し、制御ループでQ値が最適値にな
るように制御する。
一般に、カットオフ周波数、Q値、直流利得のパラメー
タのうち、制御するパラメータの数だけD/A変換器、
ランチ回路を用意する。素子値は、コンデンサの値を適
当に設定して抵抗値が同じになるようにすることにより
、D/A変換器、ラッチ回路を共有できる。
タのうち、制御するパラメータの数だけD/A変換器、
ランチ回路を用意する。素子値は、コンデンサの値を適
当に設定して抵抗値が同じになるようにすることにより
、D/A変換器、ラッチ回路を共有できる。
また、別の実施例を第4図に示す。第4図において第1
図と同一部分又は相当部分には同一符号が付しである。
図と同一部分又は相当部分には同一符号が付しである。
第4図の基本的構成は第1図と同様であるが、基準発振
器1−4を省略して、相手局からの基準信号を受信して
動作させる構成である。このフィルタ装置を例えば自動
車電話の移動機に用いたときに、発振器1−14は基地
局113に設ける。基地局1〜13からの信号を受信す
るために5.受信部1−12とAGC回路1−11を付
加する。また、1−15は復調回路である。
器1−4を省略して、相手局からの基準信号を受信して
動作させる構成である。このフィルタ装置を例えば自動
車電話の移動機に用いたときに、発振器1−14は基地
局113に設ける。基地局1〜13からの信号を受信す
るために5.受信部1−12とAGC回路1−11を付
加する。また、1−15は復調回路である。
さらに、第4図の基地局1−13の構成例を第5図に示
す。同図において、5−1.5−4は入力端子、5−2
.5−3は出力端子、5−5,57.5−10.5−1
5は帯域フィルタ、56.5−8.5−17はミクサ、
5−9は発振器、5−11はリミッタ増幅器、5−12
は復調器、5−13は制御データを出力するフィルタ、
514はシンセサイザ、5−16は電力増幅器、518
は変調器、5−19は増幅器、5−20は可変発振器で
ある。フィルタ5−7.5−10の中心周波数は、90
MHz、455kHzであり、変調器5−18の中心周
波数は145MHzである。第5図においては、可変発
振器5−20が基準発振器である。これを制御する信号
は移動機側の制御部1−7から出力され、移動機から送
信され、それを受信系の入力端子S−tから入力し、復
調器5−12で取り出して発振器5−20を制御する。
す。同図において、5−1.5−4は入力端子、5−2
.5−3は出力端子、5−5,57.5−10.5−1
5は帯域フィルタ、56.5−8.5−17はミクサ、
5−9は発振器、5−11はリミッタ増幅器、5−12
は復調器、5−13は制御データを出力するフィルタ、
514はシンセサイザ、5−16は電力増幅器、518
は変調器、5−19は増幅器、5−20は可変発振器で
ある。フィルタ5−7.5−10の中心周波数は、90
MHz、455kHzであり、変調器5−18の中心周
波数は145MHzである。第5図においては、可変発
振器5−20が基準発振器である。これを制御する信号
は移動機側の制御部1−7から出力され、移動機から送
信され、それを受信系の入力端子S−tから入力し、復
調器5−12で取り出して発振器5−20を制御する。
以上説明したように本発明は、制御ループを形成し、デ
ジタル量でバイアス電圧をランチすることにより、−旦
バイアス電圧を設定すれば安定に所要抵抗を実現するこ
とができる。従来の抵抗値を設定する方法では、チップ
上の回路のマツチング条件やバイアス電圧の設定条件に
より、実際使用するフィルタ上では誤差が問題となって
いたが、本発明では、フィルタ特性全体を最適値に設定
すべく制御ループを繰り返して制御することにより、低
誤差(±1%程度)でチップ上にフィルタを実現できる
。また、従来の構成のようにアナログ回路でバイアス電
圧を設定していた場合の回路の制約が無くなり、MOS
FET実現抵抗値の範囲、従ってMOS F ETを含
むフィルタの周波数可変範囲を拡大できる。
ジタル量でバイアス電圧をランチすることにより、−旦
バイアス電圧を設定すれば安定に所要抵抗を実現するこ
とができる。従来の抵抗値を設定する方法では、チップ
上の回路のマツチング条件やバイアス電圧の設定条件に
より、実際使用するフィルタ上では誤差が問題となって
いたが、本発明では、フィルタ特性全体を最適値に設定
すべく制御ループを繰り返して制御することにより、低
誤差(±1%程度)でチップ上にフィルタを実現できる
。また、従来の構成のようにアナログ回路でバイアス電
圧を設定していた場合の回路の制約が無くなり、MOS
FET実現抵抗値の範囲、従ってMOS F ETを含
むフィルタの周波数可変範囲を拡大できる。
第1図、第2図、第4図、第5図はは本発明の実施例を
示す系統図、第3図は二次バイカフドLPFの場合のフ
ィルタ特性の制御方法を説明する回路を示す系統図、第
6図はMOSFETのドレイン電流対ドレイン・ソース
間電圧の特性を示す特性図、第7図はMOSFETの抵
抗制御を示す説明図、第8図は従来の間接制御形MOS
F ET−Cフィルタ回路を示す系統図、第9図は従
来の直接制御形MOSFET−C:フィルタ回路を示す
系統図、第1O図は第9図のMOSFETと比較用可変
抵抗とを詳細に示す回路図である。 1−1・・・入力信号端子、1−2・・・出力信号端子
、1−3・・・MOSFET−Cフィルタ、1−4・・
・周波数可変発振器、1−5・・・フィルタ、1−6・
・・A/D変換器、1−7・・・マイクロプロセッサ、
1−8・・・ラッチ回路、1−9・・・D/A変換器、
1−10・・・スイッチ。
示す系統図、第3図は二次バイカフドLPFの場合のフ
ィルタ特性の制御方法を説明する回路を示す系統図、第
6図はMOSFETのドレイン電流対ドレイン・ソース
間電圧の特性を示す特性図、第7図はMOSFETの抵
抗制御を示す説明図、第8図は従来の間接制御形MOS
F ET−Cフィルタ回路を示す系統図、第9図は従
来の直接制御形MOSFET−C:フィルタ回路を示す
系統図、第1O図は第9図のMOSFETと比較用可変
抵抗とを詳細に示す回路図である。 1−1・・・入力信号端子、1−2・・・出力信号端子
、1−3・・・MOSFET−Cフィルタ、1−4・・
・周波数可変発振器、1−5・・・フィルタ、1−6・
・・A/D変換器、1−7・・・マイクロプロセッサ、
1−8・・・ラッチ回路、1−9・・・D/A変換器、
1−10・・・スイッチ。
Claims (1)
- 【特許請求の範囲】 容量を決定するコンデンサと抵抗体としてのMOSトラ
ンジスタとを有するフィルタ回路と、このフィルタ回路
のフィルタ特性を制御する制御回路とを含むフィルタ装
置において、 前記制御回路は、 前記フィルタ回路の出力信号から所要信号のみを取り出
すフィルタと、 このフィルタの出力信号レベルをデジタル値に変換する
A/D変換器と、 フィルタ回路への入力信号レベルと前記フィルタ通過後
の信号レベルとを比較して所要のフィルタ特性になるよ
うに前記MOSトランジスタにかけるバイアス電圧を計
算する制御部と、 前記計算したバイアス電圧値をアナログ電圧に変換して
前記フィルタ回路に供給するD/A変換器と から成ることを特徴とするフィルタ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1168917A JPH0334717A (ja) | 1989-06-30 | 1989-06-30 | フイルタ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1168917A JPH0334717A (ja) | 1989-06-30 | 1989-06-30 | フイルタ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0334717A true JPH0334717A (ja) | 1991-02-14 |
Family
ID=15876953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1168917A Pending JPH0334717A (ja) | 1989-06-30 | 1989-06-30 | フイルタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0334717A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003505901A (ja) * | 1999-07-19 | 2003-02-12 | ケンブリッジ シリコン ラジオ リミテッド | 調整可能なフィルタ |
WO2006078009A1 (ja) * | 2005-01-24 | 2006-07-27 | Matsushita Electric Industrial Co., Ltd. | 受信装置及びこれを用いた電子機器 |
JP2012156935A (ja) * | 2011-01-28 | 2012-08-16 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
-
1989
- 1989-06-30 JP JP1168917A patent/JPH0334717A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003505901A (ja) * | 1999-07-19 | 2003-02-12 | ケンブリッジ シリコン ラジオ リミテッド | 調整可能なフィルタ |
WO2006078009A1 (ja) * | 2005-01-24 | 2006-07-27 | Matsushita Electric Industrial Co., Ltd. | 受信装置及びこれを用いた電子機器 |
US7616939B2 (en) | 2005-01-24 | 2009-11-10 | Panasonic Corporation | Receiver and electronic device using the same |
JP2012156935A (ja) * | 2011-01-28 | 2012-08-16 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7689191B2 (en) | Semiconductor integrated circuit having built-in PLL circuit | |
US6639933B2 (en) | Phase-locked loop circuit and radio communication apparatus using the same | |
US6400231B1 (en) | Numerically controlled variable oscillator | |
US20020135417A1 (en) | Gm-C tuning circuit with filter configuration | |
US6970683B2 (en) | PLL circuit and radio communication terminal apparatus using the same | |
Sevenhans et al. | An analog radio front-end chip set for a 1.9 GHz mobile radio telephone application | |
KR0146287B1 (ko) | 단안정 멀티 바이브레이터 | |
KR19990023916A (ko) | 저전류 전하 펌프용의 출력단 및 이러한 펌프를 일체화시킨 복조기 | |
JPH0334717A (ja) | フイルタ装置 | |
US20030190905A1 (en) | Quadrature divider | |
US20050176396A1 (en) | Receiver apparatus | |
Rofougaran et al. | A 900 MHz CMOS frequency-hopped spread-spectrum RF transmitter IC | |
JP4724794B2 (ja) | ラジオfm受信機 | |
US20020153973A1 (en) | Transconductance device employing native MOS transistors | |
JP3898839B2 (ja) | 送信機 | |
JP2580833B2 (ja) | 周波数変換回路 | |
US11940552B2 (en) | Electrical circuit, pulse radar device, method for providing an output signal, and radar method | |
JP2524118B2 (ja) | 電子同調チユ−ナ用制御回路 | |
JPS62181523A (ja) | タイマ−回路 | |
JPH0754905B2 (ja) | Pllシンセサイザ回路 | |
Abidi et al. | A monolithic 900 MHz spread-spectrum wireless transceiver in 1-μm CMOS | |
JP2000224027A (ja) | Pll回路 | |
JPH02140011A (ja) | Fsk復調回路 | |
JPS61177023A (ja) | シンセサイザ回路 | |
JP2004040593A (ja) | 可変遅延回路およびそれを用いたpll−fm変調回路 |