JPH0334497A - ハイブリッドｉｃの半田付け方法 - Google Patents
ハイブリッドｉｃの半田付け方法Info
- Publication number
- JPH0334497A JPH0334497A JP16883889A JP16883889A JPH0334497A JP H0334497 A JPH0334497 A JP H0334497A JP 16883889 A JP16883889 A JP 16883889A JP 16883889 A JP16883889 A JP 16883889A JP H0334497 A JPH0334497 A JP H0334497A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- board
- cream solder
- metal base
- chip components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005476 soldering Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title description 22
- 229910000679 solder Inorganic materials 0.000 claims abstract description 50
- 239000006071 cream Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 238000001035 drying Methods 0.000 abstract description 12
- 230000000694 effects Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000004907 flux Effects 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、金属ベースあるいは放熱板上に回路基板を
搭載し、さらにその回路基板上にチップ部品等を搭載し
てなるハイブリッドＩＣの製造に際し、チップ部品の回
路基板への半田固定及び回路基板の金属ベースへの半田
接着を１回のりフロー加熱処理で一挙に完了する方法に
関する。
搭載し、さらにその回路基板上にチップ部品等を搭載し
てなるハイブリッドＩＣの製造に際し、チップ部品の回
路基板への半田固定及び回路基板の金属ベースへの半田
接着を１回のりフロー加熱処理で一挙に完了する方法に
関する。
［従来の技術］
従来、実装用チップ部品を搭載した回路基板に、さらに
金属ベースあるいは放熱板を半田接着してなるハイブリ
ッドＩＣの製造は、第２図（ａ）〜（ｆ）の半田付は工
程説明図に示すような方法で行われている。すなわち、
先ず回路基板１に設けられた電極ランド２上にクリーム
半田３を印刷した後、チップ部品６を実装配置し、リフ
ロー炉で処理してチップ部品６を半田付けする。
金属ベースあるいは放熱板を半田接着してなるハイブリ
ッドＩＣの製造は、第２図（ａ）〜（ｆ）の半田付は工
程説明図に示すような方法で行われている。すなわち、
先ず回路基板１に設けられた電極ランド２上にクリーム
半田３を印刷した後、チップ部品６を実装配置し、リフ
ロー炉で処理してチップ部品６を半田付けする。
次いで集合基板の分割を行なう。
次に金属ベース７上にクリーム半田３を印刷またはデイ
スペンサなどにより供給し、その上に上記チップ部品搭
載回路基板１を適正配置した後この合体物を再度リフロ
ー加熱処理することによって金属ベースと回路基板１と
を半田接着する。
スペンサなどにより供給し、その上に上記チップ部品搭
載回路基板１を適正配置した後この合体物を再度リフロ
ー加熱処理することによって金属ベースと回路基板１と
を半田接着する。
［発明が解決しようとする課題〕
従来採用されていた半田付は方法では、前述のように半
田付けのための加熱操作が２回となり、そのため基板上
の電極ランド（特にセラミックス基板上のＡｇ系電極）
における半田付は強度の低下及びチップ部品に対する熱
ストレスの増大などの問題が生じる。
田付けのための加熱操作が２回となり、そのため基板上
の電極ランド（特にセラミックス基板上のＡｇ系電極）
における半田付は強度の低下及びチップ部品に対する熱
ストレスの増大などの問題が生じる。
上述の問題を回避するため、半田の加熱を１回だけ、す
なわち後段のりフロー加熱だけに限定しようとする場合
には、基板上にチップ部品を実装配置した後に半田付は
作業前の基板のハンドリングを行なう必要があり、その
結果チップ部品のズレ、落下等により歩留り低下等の不
都合を生ずることとなる。特に多数個取りの集合基板の
場合は、基板にチップ部品が強固に固定されていないと
チップの固定力が基板分割作業時の衝撃に耐えないため
、生産性を考慮した場合には実質的に製造が不可能にな
ってしまう。
なわち後段のりフロー加熱だけに限定しようとする場合
には、基板上にチップ部品を実装配置した後に半田付は
作業前の基板のハンドリングを行なう必要があり、その
結果チップ部品のズレ、落下等により歩留り低下等の不
都合を生ずることとなる。特に多数個取りの集合基板の
場合は、基板にチップ部品が強固に固定されていないと
チップの固定力が基板分割作業時の衝撃に耐えないため
、生産性を考慮した場合には実質的に製造が不可能にな
ってしまう。
本発明は、従来の半田付は方法において生じていたよう
なチップ部品のズレ、落下やそれによる歩留低下などの
問題がなく、−回のりフロー加熱処理で半田付けができ
、しがも半田付は部分の信頼性が保証される新規なハイ
ブリッドＩＣの半田付は方法を提供することを目的とす
る。
なチップ部品のズレ、落下やそれによる歩留低下などの
問題がなく、−回のりフロー加熱処理で半田付けができ
、しがも半田付は部分の信頼性が保証される新規なハイ
ブリッドＩＣの半田付は方法を提供することを目的とす
る。
［課題を解決するための手段及び作用］本発明の半田付
は方法は、金属ベース上に回路基板を半田接着し、さら
に該回路基板上にチップ部品を搭載してなるハイブリッ
ドＩＣをつくるための半田付は方法であって、回路基板
上にクリーム半田を供給してチップ部品を仮搭載した後
、クリーム半田を加熱乾燥させてチップ部品を粘着力で
仮固定し、次いで金属ベース上にクリーム半田を供給し
てその上に上記チップ部品仮固定回路基板を適正配置し
、このチップ部品仮固定回路基板と上記金属ベースとの
合体物を一括りフロー加熱処理することにより−）に半
田付けすることを特徴とする。
は方法は、金属ベース上に回路基板を半田接着し、さら
に該回路基板上にチップ部品を搭載してなるハイブリッ
ドＩＣをつくるための半田付は方法であって、回路基板
上にクリーム半田を供給してチップ部品を仮搭載した後
、クリーム半田を加熱乾燥させてチップ部品を粘着力で
仮固定し、次いで金属ベース上にクリーム半田を供給し
てその上に上記チップ部品仮固定回路基板を適正配置し
、このチップ部品仮固定回路基板と上記金属ベースとの
合体物を一括りフロー加熱処理することにより−）に半
田付けすることを特徴とする。
すなわち本発明の半田付は方法は、クリーム半田によっ
てチップ部品が粘着保持されている状態の回路基板を加
熱乾燥させることによって回路基板とチップ部品の仮固
定の強度を高め、しかる後にクリーム半田印刷後の金属
ベースに上記チップ部品仮固定回路基板を適正配置して
リフロー加熱することにより、基板とチップ部品、及び
基板と金属ベース板の半田付けを一括して行なうもので
ある。
てチップ部品が粘着保持されている状態の回路基板を加
熱乾燥させることによって回路基板とチップ部品の仮固
定の強度を高め、しかる後にクリーム半田印刷後の金属
ベースに上記チップ部品仮固定回路基板を適正配置して
リフロー加熱することにより、基板とチップ部品、及び
基板と金属ベース板の半田付けを一括して行なうもので
ある。
本発明の方法によれば、クリーム半田の加熱乾燥処理に
よりクリーム半田中の揮発成分が減少し、それによる効
果で基板とチップ部品が強固に仮固定される。このため
乾燥後のハンドリングによるチップ部品のズレ、落下な
どの恐れなしに金属ベースへの回路基板固定ができ、製
造工程における不良発生が回避できる上に、半田付けの
際の加熱処理回数を１回に減じることができ、しかも半
田付は接続部の信頼性が高められるといった効果がある
。
よりクリーム半田中の揮発成分が減少し、それによる効
果で基板とチップ部品が強固に仮固定される。このため
乾燥後のハンドリングによるチップ部品のズレ、落下な
どの恐れなしに金属ベースへの回路基板固定ができ、製
造工程における不良発生が回避できる上に、半田付けの
際の加熱処理回数を１回に減じることができ、しかも半
田付は接続部の信頼性が高められるといった効果がある
。
次に本発明を実施例に基づきさらに説明する。
［実施例］
第１図（ａ）〜（ｆ）、（ｂｏ）及び（Ｃｏ）は本発明
の半田付は方法における工程を説明する断面図である。
の半田付は方法における工程を説明する断面図である。
まず同図（ａ）〜（ｃ）に示す如く、基板１に設けられ
た電極ランド２上にクリーム半田（Ｓｎ＠Ｐｂ共品半田
）３を印刷し、その上にチップ部品６を実装配置した後
、クリーム半田３の加熱乾燥を行なった。
た電極ランド２上にクリーム半田（Ｓｎ＠Ｐｂ共品半田
）３を印刷し、その上にチップ部品６を実装配置した後
、クリーム半田３の加熱乾燥を行なった。
第３図はクリーム半田を１５０℃に乾燥・加熱する際の
保持時間と半田中の溶剤の揮発量との関係を示すグラフ
である。上記の乾燥は１５０’Ｃ１５分の条件で行なっ
たが、この際のクリーム半田中の溶剤の揮発量は約５０
％であった。
保持時間と半田中の溶剤の揮発量との関係を示すグラフ
である。上記の乾燥は１５０’Ｃ１５分の条件で行なっ
たが、この際のクリーム半田中の溶剤の揮発量は約５０
％であった。
次いで集合基板の分割を行なった。前述の乾燥処理によ
りチップ部品は強固に基板上に仮固定されているため、
チップ部品仮固定部は分割時の衝撃に耐え、落下等の不
都合は生じなかった。なお、第１図（ｂｏ）及び（Ｃ゛
）は半田乾燥前（同図ｂ）と乾燥後（同図Ｃ）の半田固
定部を拡大して示した断面図であって、半田粒８とフラ
ックス（固形分子揮発分）９からなるクリーム半田３が
乾燥することにより、乾燥したクリーム半田４すなわち
揮発分が減少したフラックスと半田粒８とからなる固定
力の強い粘着物質となって上記の仮固定効果が高められ
た状態となっていることを示している。
りチップ部品は強固に基板上に仮固定されているため、
チップ部品仮固定部は分割時の衝撃に耐え、落下等の不
都合は生じなかった。なお、第１図（ｂｏ）及び（Ｃ゛
）は半田乾燥前（同図ｂ）と乾燥後（同図Ｃ）の半田固
定部を拡大して示した断面図であって、半田粒８とフラ
ックス（固形分子揮発分）９からなるクリーム半田３が
乾燥することにより、乾燥したクリーム半田４すなわち
揮発分が減少したフラックスと半田粒８とからなる固定
力の強い粘着物質となって上記の仮固定効果が高められ
た状態となっていることを示している。
しかる後に金属ベース７上に上記と同様クリーム半田３
を印刷またはデイスペンサ等により供給し、この上に前
記基板１を適正配置した後、−括、リフロー処理を行な
った（したがって第１図（ｆ）の５は溶融、固化した半
田である）。
を印刷またはデイスペンサ等により供給し、この上に前
記基板１を適正配置した後、−括、リフロー処理を行な
った（したがって第１図（ｆ）の５は溶融、固化した半
田である）。
なお、第４図はクリーム半田を１５０℃に乾燥・加熱し
たときの保持時間と半田の引き剥がし強度との関係を示
すグラフであり、積層コンデンサ、半導体ＩＣ等、各種
チップ部品について実験を行なった結果、クリーム半田
にて仮固定されるチップ部品の端子電極面積の総和に対
するチップ部品の自重は１００ Ｈ／ａ＋２まで可能で
あった。
たときの保持時間と半田の引き剥がし強度との関係を示
すグラフであり、積層コンデンサ、半導体ＩＣ等、各種
チップ部品について実験を行なった結果、クリーム半田
にて仮固定されるチップ部品の端子電極面積の総和に対
するチップ部品の自重は１００ Ｈ／ａ＋２まで可能で
あった。
このことは現在−数的に用いられているチップ部品に対
し、本発明の半田付は方法の適用が可能であることを示
すものである。
し、本発明の半田付は方法の適用が可能であることを示
すものである。
［発明の効果］
以上説明した如く、本発明の半田付は方法では、基板上
にチップ部品実装配置後、クリーム半田中の揮発成分を
乾燥により減少させ、もって基板とチップ部品との間に
強固な仮固定力を生じるようにしたので、半田付は前の
各工程処理の際の衝撃に対し、チップ部品のズレ、落下
などによる歩留低下を回避できることに加えて、一括リ
フロー処理が可能となり、製品の信頼性向上が可能とな
った。
にチップ部品実装配置後、クリーム半田中の揮発成分を
乾燥により減少させ、もって基板とチップ部品との間に
強固な仮固定力を生じるようにしたので、半田付は前の
各工程処理の際の衝撃に対し、チップ部品のズレ、落下
などによる歩留低下を回避できることに加えて、一括リ
フロー処理が可能となり、製品の信頼性向上が可能とな
った。
第１図は本発明の半田付は方法における工程を説明する
断面図、第２図は従来の半田付は方法における工程を説
明する断面図である。 第３図は本発明の方法において、クリーム半田を１５０
℃に加熱乾燥する際の保持時間と半田中の溶剤の揮発量
との関係を示すグラフであり、第４図は同じくクリーム
半田を１５０℃に加熱乾燥したときの保持時間と半田の
引き剥がし強度との関係を示すグラフである。 符号の説明 １・・・・回路基板 ２・・・・電極ランド ３・・・・クリーム半田 ４・・・・乾燥したクリーム半田 ５・・・・溶融、固化した半田 ６・・・・チップ部品 ７・・・・金属ベース ８・・・・半田粒 ９・・・・フラックス
断面図、第２図は従来の半田付は方法における工程を説
明する断面図である。 第３図は本発明の方法において、クリーム半田を１５０
℃に加熱乾燥する際の保持時間と半田中の溶剤の揮発量
との関係を示すグラフであり、第４図は同じくクリーム
半田を１５０℃に加熱乾燥したときの保持時間と半田の
引き剥がし強度との関係を示すグラフである。 符号の説明 １・・・・回路基板 ２・・・・電極ランド ３・・・・クリーム半田 ４・・・・乾燥したクリーム半田 ５・・・・溶融、固化した半田 ６・・・・チップ部品 ７・・・・金属ベース ８・・・・半田粒 ９・・・・フラックス
Claims (1)
- 金属ベース上に半田付け固定された回路基板上にチップ
部品が搭載されているハイブリッドＩＣの製造に際し、
上記回路基板上にクリーム半田を供給してチップ部品を
実装配置した後、クリーム半田を加熱乾燥させて上記チ
ップ部品を粘着力で仮固定し、次いで金属ベース上にク
リーム半田を供給してその上に上記チップ部品仮固定回
路基板を適正配置し、得られた一体化物を一括リフロー
加熱処理することによりチップ部品の接続と金属ベース
の接着とを目的とする半田付けを同時に行なうことを特
徴とするハイブリッドＩＣの半田付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16883889A JPH0334497A (ja) | 1989-06-30 | 1989-06-30 | ハイブリッドｉｃの半田付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16883889A JPH0334497A (ja) | 1989-06-30 | 1989-06-30 | ハイブリッドｉｃの半田付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0334497A true JPH0334497A (ja) | 1991-02-14 |
Family
ID=15875464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16883889A Pending JPH0334497A (ja) | 1989-06-30 | 1989-06-30 | ハイブリッドｉｃの半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0334497A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011512025A (ja) * | 2008-01-18 | 2011-04-14 | ケイエムダブリュ インコーポレーテッド | プリント回路基板の装着方法 |
| JP2021002568A (ja) * | 2019-06-20 | 2021-01-07 | 矢崎総業株式会社 | 実装基板製造方法 |
-
1989
- 1989-06-30 JP JP16883889A patent/JPH0334497A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011512025A (ja) * | 2008-01-18 | 2011-04-14 | ケイエムダブリュ インコーポレーテッド | プリント回路基板の装着方法 |
| US9254531B2 (en) | 2008-01-18 | 2016-02-09 | Kmw Inc. | PCB mounting method |
| JP2021002568A (ja) * | 2019-06-20 | 2021-01-07 | 矢崎総業株式会社 | 実装基板製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4012832A (en) | Method for non-destructive removal of semiconductor devices | |
| WO1997018584A1 (fr) | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs | |
| JP3219793B2 (ja) | 基板にｓｍｄ構成要素を実装する方法 | |
| JPH0334497A (ja) | ハイブリッドｉｃの半田付け方法 | |
| JP3965795B2 (ja) | 電子部品の半田付け方法 | |
| US5679266A (en) | Method for assembly of printed circuit boards with ultrafine pitch components using organic solderability preservatives | |
| JP3257011B2 (ja) | 半導体装置の組立方法 | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JP3360778B2 (ja) | 半導体装置の半田付け方法 | |
| JPS59188996A (ja) | 電子部品の実装方法 | |
| JP3893100B2 (ja) | 配線基板への電子部品搭載方法 | |
| JPH05259631A (ja) | プリント配線板の表面実装方法 | |
| EP0687000A1 (en) | Method for bonding integrated circuit chips to substrates | |
| JPH02122556A (ja) | 半導体装置の実装方法 | |
| JPH0389597A (ja) | ハイブリッドｉｃの半田付け方法 | |
| JPS63284890A (ja) | 電子部品の実装方法 | |
| JPH0430439A (ja) | ベアチップの実装構造 | |
| JPH0917913A (ja) | 電子回路装置 | |
| JPS63177584A (ja) | 混成集積回路の組立方法 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPH04326747A (ja) | 部品実装方法 | |
| JPH0567727A (ja) | 半導体装置用回路基板 | |
| JPS63211655A (ja) | 半田埋め込みレジストシ−ト | |
| JPS61290799A (ja) | 電子部品の製造方法 | |
| JPH01171294A (ja) | 半田付け方法 |