JPH0334329A - バイポーラ集積回路の製造方法 - Google Patents
バイポーラ集積回路の製造方法Info
- Publication number
- JPH0334329A JPH0334329A JP16949489A JP16949489A JPH0334329A JP H0334329 A JPH0334329 A JP H0334329A JP 16949489 A JP16949489 A JP 16949489A JP 16949489 A JP16949489 A JP 16949489A JP H0334329 A JPH0334329 A JP H0334329A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- silicon substrate
- type
- type silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 238000005530 etching Methods 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 3
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 abstract description 2
- 229960000583 acetic acid Drugs 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract description 2
- 239000012362 glacial acetic acid Substances 0.000 abstract description 2
- 229910052740 iodine Inorganic materials 0.000 abstract description 2
- 239000011630 iodine Substances 0.000 abstract description 2
- 239000011259 mixed solution Substances 0.000 abstract 1
- 229910017604 nitric acid Inorganic materials 0.000 abstract 1
- 238000001039 wet etching Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- XWROUVVQGRRRMF-UHFFFAOYSA-N F.O[N+]([O-])=O Chemical compound F.O[N+]([O-])=O XWROUVVQGRRRMF-UHFFFAOYSA-N 0.000 description 1
- 230000000368 destabilizing effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバイポーラ集積回路の製造方法に関し、特に高
密度集積に適したバイポーラ・トランジスタの製造方法
に関する。
密度集積に適したバイポーラ・トランジスタの製造方法
に関する。
従来、この種のバイポーラ・トランジスタのエミッタ拡
散窓を絶縁膜に形成する場合、ダメージの無いウェット
・エッチを使用するか又はダメージの少ない方式及び条
件を用いたドライエッチを使用し、シリコン基板露出面
のダメージを避けるようにしていた。以下に例を示す。
散窓を絶縁膜に形成する場合、ダメージの無いウェット
・エッチを使用するか又はダメージの少ない方式及び条
件を用いたドライエッチを使用し、シリコン基板露出面
のダメージを避けるようにしていた。以下に例を示す。
第２図はウェットエツチングによる従来例を説明するた
めの半導体チップの断面図である。Ｎ型シリコン基板１
にＰ型ベース拡散層２を形成し、そい表面に酸化シリコ
ンｐＡ３を設け、この酸化シリコンＪ１１３にエミッタ
拡散窓をウェットエツチングにより開孔し、Ｎ型エミッ
タ拡散層５を形成する。
めの半導体チップの断面図である。Ｎ型シリコン基板１
にＰ型ベース拡散層２を形成し、そい表面に酸化シリコ
ンｐＡ３を設け、この酸化シリコンＪ１１３にエミッタ
拡散窓をウェットエツチングにより開孔し、Ｎ型エミッ
タ拡散層５を形成する。
又、第３図はドライエツチングによる従来例を説明する
ための半導体チップの断面図である。ドライエツチング
で酸化シリコン膜にエミッタ拡散窓を形成したのち前述
と同様にしてＮ型エミッタ拡散層５を形成する。エミッ
タ拡散窓形成時にＰ型ベース拡散層２の表面部にダメー
ジ層ができる。このダメージ層の深さはエツチング方法
にもよるが通常１５ｎｍ以下である。
ための半導体チップの断面図である。ドライエツチング
で酸化シリコン膜にエミッタ拡散窓を形成したのち前述
と同様にしてＮ型エミッタ拡散層５を形成する。エミッ
タ拡散窓形成時にＰ型ベース拡散層２の表面部にダメー
ジ層ができる。このダメージ層の深さはエツチング方法
にもよるが通常１５ｎｍ以下である。
上述した従来のエミッタ拡散窓の形成方法は以下の問題
点を有している。先づ、ウェットエツチングを用いる場
合は等方性のエツチングの為椀状の孔となり孔径が大き
くなって高集積化し難い欠点が有る。もう一方の、ダメ
ージの少ないドライエツチングを用いた場合は、トライ
オード方式やＥＣＲ方式を用いても、やはり高集積度を
確保する為にはある程度の異方性を持たせる必要が有り
、完全にダメージを無くす事は出来ていない。
点を有している。先づ、ウェットエツチングを用いる場
合は等方性のエツチングの為椀状の孔となり孔径が大き
くなって高集積化し難い欠点が有る。もう一方の、ダメ
ージの少ないドライエツチングを用いた場合は、トライ
オード方式やＥＣＲ方式を用いても、やはり高集積度を
確保する為にはある程度の異方性を持たせる必要が有り
、完全にダメージを無くす事は出来ていない。
このエミッタ拡散窓部のシリコン基板のダメージ層によ
りエミッタ拡散層の深さを安定して形成できなくなりｈ
ＦＥ特性が不安定になったり、漏れ電流か発生したりす
るという欠点が有る。
りエミッタ拡散層の深さを安定して形成できなくなりｈ
ＦＥ特性が不安定になったり、漏れ電流か発生したりす
るという欠点が有る。
本発明のバイポーラ集積回路の製造方法は、半導体基板
の表面部に設けられたベース拡散層上の絶縁膜に異方性
のドライエツチングでエミッタ拡散窓を形成する工程と
、露出した半導体基板の表面のダメージ層を除去した後
エミッタ拡散層を形成する工程とを含むというものであ
る。
の表面部に設けられたベース拡散層上の絶縁膜に異方性
のドライエツチングでエミッタ拡散窓を形成する工程と
、露出した半導体基板の表面のダメージ層を除去した後
エミッタ拡散層を形成する工程とを含むというものであ
る。
次に本発明について図面を参照して説明する。
第１図（ａ）、（ｂ）は本発明の第１０実施例を説明す
るための工程順に配置した半導体チップの断面図である
。
るための工程順に配置した半導体チップの断面図である
。
まず、第１図（ａ＞に示すように、Ｎ型シリコン基板１
にＰ型ベース拡散層２を形成し、Ｎ型シリコン基板■の
表面の酸化シリコン膜３にエミッタ拡散窓４を異方性の
反応性イオンエツチングにより形成する。次に、第１図
（ｂ）に示すように、この反応性イオンエツチングによ
りダメージを受けたＮ型シリコン基板１の表面をフッ酸
−硝酸混液にヨウ素入り氷酢酸を調合したエツチング液
でエツチングして除去する。除去する層の厚さは２０ｎ
ｍで十分である。ついでエミッタコンタクト孔６ａを通
してイオン注入を行ないＮ型エミッタ拡散層５を形成す
る。
にＰ型ベース拡散層２を形成し、Ｎ型シリコン基板■の
表面の酸化シリコン膜３にエミッタ拡散窓４を異方性の
反応性イオンエツチングにより形成する。次に、第１図
（ｂ）に示すように、この反応性イオンエツチングによ
りダメージを受けたＮ型シリコン基板１の表面をフッ酸
−硝酸混液にヨウ素入り氷酢酸を調合したエツチング液
でエツチングして除去する。除去する層の厚さは２０ｎ
ｍで十分である。ついでエミッタコンタクト孔６ａを通
してイオン注入を行ないＮ型エミッタ拡散層５を形成す
る。
エミッタ拡散窓の形成は異方性エツチングで行なうので
小さくでき、ダメージ層を除去したのちイオン注入を行
なうのでエミッタ拡散層を再現性よく形成できる。
小さくでき、ダメージ層を除去したのちイオン注入を行
なうのでエミッタ拡散層を再現性よく形成できる。
次に、第２の実施例について説明する。
第１の実施例ではウェットエツチングによりＮ型シリコ
ン基板のダメージ層を除去したのに対し、第２の実施例
ではＮＦ、又はＳＦ６のエツチング・ガスを用いたドラ
イエツチングによりダメージ層の殆どを除去した後ウェ
ットエツチングで残りを除去する。これらのガスはシリ
コンのエツチング速度が速い為、絶縁膜の膜減りを抑え
る事が出来る。又、等方性の条件下ではダメージも殆ど
無くエツチング量の制御性も高いのでベース深さとエミ
ッタ深さの関係を安定に保つ事が出来る為、−層ｈＦＥ
特性が安定で漏れ電流の無いバイポーラ・トランジスタ
を形成できる。
ン基板のダメージ層を除去したのに対し、第２の実施例
ではＮＦ、又はＳＦ６のエツチング・ガスを用いたドラ
イエツチングによりダメージ層の殆どを除去した後ウェ
ットエツチングで残りを除去する。これらのガスはシリ
コンのエツチング速度が速い為、絶縁膜の膜減りを抑え
る事が出来る。又、等方性の条件下ではダメージも殆ど
無くエツチング量の制御性も高いのでベース深さとエミ
ッタ深さの関係を安定に保つ事が出来る為、−層ｈＦＥ
特性が安定で漏れ電流の無いバイポーラ・トランジスタ
を形成できる。
以上説明したように本発明はドライエツチングでエミッ
タ拡散窓を形成した後、ドライエツチングで生じたダメ
ージ層を除去する事によりｈＦＥ特性を不安定にしたり
、漏れ電流不良を生じたりする事なく寸法精度が高く集
積度の高いバイポーラ集積回路を製造することができる
効果がある。
タ拡散窓を形成した後、ドライエツチングで生じたダメ
ージ層を除去する事によりｈＦＥ特性を不安定にしたり
、漏れ電流不良を生じたりする事なく寸法精度が高く集
積度の高いバイポーラ集積回路を製造することができる
効果がある。
第１図（ａ＞、（ｂ）は本発明の第１の実施例を説明す
るための工程順に配置した半導体チップの断面図、第２
図はウェットエツチングによる従来例を説明するための
半導体チップの断面図、第３図はドライエツチングによ
る従来例を説明するための半導体チップの断面図である
。 ■・・・Ｎ型シリコン基板、２・・・Ｐ型ベース拡散層
、３・・・酸化シリコン膜、４・・・エミッタ拡散窓、
５・・・Ｎ型エミッタ拡散層、６ａ、６ｂ、６ｃ・・・
エミッタ・コンタクト孔。
るための工程順に配置した半導体チップの断面図、第２
図はウェットエツチングによる従来例を説明するための
半導体チップの断面図、第３図はドライエツチングによ
る従来例を説明するための半導体チップの断面図である
。 ■・・・Ｎ型シリコン基板、２・・・Ｐ型ベース拡散層
、３・・・酸化シリコン膜、４・・・エミッタ拡散窓、
５・・・Ｎ型エミッタ拡散層、６ａ、６ｂ、６ｃ・・・
エミッタ・コンタクト孔。
Claims (1)
- 半導体基板の表面部に設けられたベース拡散層上の絶縁
膜に異方性のドライエッチングでエミッタ拡散窓を形成
する工程と、露出した半導体基板の表面のダメージ層を
除去した後エミッタ拡散層を形成する工程とを含むこと
を特徴とするバイポーラ集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16949489A JPH0334329A (ja) | 1989-06-29 | 1989-06-29 | バイポーラ集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16949489A JPH0334329A (ja) | 1989-06-29 | 1989-06-29 | バイポーラ集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0334329A true JPH0334329A (ja) | 1991-02-14 |
Family
ID=15887567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16949489A Pending JPH0334329A (ja) | 1989-06-29 | 1989-06-29 | バイポーラ集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0334329A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0580047A (ja) * | 1991-09-19 | 1993-03-30 | Apere:Kk | 尿比重測定装置 |
-
1989
- 1989-06-29 JP JP16949489A patent/JPH0334329A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0580047A (ja) * | 1991-09-19 | 1993-03-30 | Apere:Kk | 尿比重測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4693781A (en) | Trench formation process | |
| JPH0570303B2 (ja) | ||
| JPS6028387B2 (ja) | 半導体装置の製造方法 | |
| US5286672A (en) | Method for forming field oxide regions | |
| JPH0334329A (ja) | バイポーラ集積回路の製造方法 | |
| KR910000020B1 (ko) | 반도체장치의 제조방법 | |
| JP3518471B2 (ja) | バイポーラ・トランジスタの製造方法 | |
| JPH0373541A (ja) | 半導体装置の製造方法 | |
| JPH06151834A (ja) | 半導体装置の製造方法 | |
| JPS59149030A (ja) | 半導体装置の製造法 | |
| KR970007788B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR940005720B1 (ko) | 반도체 장치의 소자분리 제조방법 | |
| KR970013108A (ko) | 수평형 바이폴라 트랜지스터의 제조 방법 | |
| KR940002738B1 (ko) | 반도체기판의 표면세정방법 | |
| JPH05218319A (ja) | 半導体装置の製造方法 | |
| JPS60130173A (ja) | 半導体装置の製造方法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPH06124956A (ja) | 半導体装置の製造方法 | |
| JPS61239629A (ja) | 半導体装置の製造方法 | |
| KR20010064963A (ko) | 반도체 소자의 격리영역 형성방법 | |
| JPH03141642A (ja) | 半導体装置の製造方法 | |
| JPS6161431A (ja) | 半導体装置の製造方法 | |
| JPS63115373A (ja) | 半導体装置 | |
| JPH0547778A (ja) | トランジスタの製造方法 | |
| JPS6381831A (ja) | 半導体集積回路の製造方法 |