JPH0332820B2 - - Google Patents

Info

Publication number
JPH0332820B2
JPH0332820B2 JP60048890A JP4889085A JPH0332820B2 JP H0332820 B2 JPH0332820 B2 JP H0332820B2 JP 60048890 A JP60048890 A JP 60048890A JP 4889085 A JP4889085 A JP 4889085A JP H0332820 B2 JPH0332820 B2 JP H0332820B2
Authority
JP
Japan
Prior art keywords
page
request
address
history memory
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60048890A
Other languages
Japanese (ja)
Other versions
JPS61208153A (en
Inventor
Tadashi Hara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP60048890A priority Critical patent/JPS61208153A/en
Publication of JPS61208153A publication Critical patent/JPS61208153A/en
Publication of JPH0332820B2 publication Critical patent/JPH0332820B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は情報処理装置におけるページ履歴メモ
リ装置に関し、特にその処理方式に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a page history memory device in an information processing device, and particularly to a processing method thereof.

(従来の技術) 従来、この種の情報処理装置においては主記憶
装置の大容量化と、中央処理装置の高速化とに対
応できるだけの、大容量で、しかも高速度のペー
ジ履歴メモリを実現するために、低速大容量のメ
モリと、高速小容量のメモリとを組合わせたキヤ
ツシユ方式のページ履歴メモリが使用されてき
た。例えば、特公昭58−47784には斯かる技術が
記載されている。
(Prior Art) Conventionally, in this type of information processing device, it has been necessary to realize a page history memory with a large capacity and high speed to cope with the increase in the capacity of the main storage device and the increase in the speed of the central processing unit. For this reason, a cache-based page history memory that combines a low-speed, large-capacity memory with a high-speed, small-capacity memory has been used. For example, such a technique is described in Japanese Patent Publication No. 58-47784.

キヤツシユ方式のページ履歴メモリにおいて
は、要求元からの主記憶装置へのアクセスに伴う
ページ履歴メモリの更新の際に、対応する参照ビ
ツトおよび変更ビツトが高速のキヤツシユメモリ
に存在した時、すなわちヒツトした時には、キヤ
ツシユメモリ内のみで更新処理を行い、存在しな
かつた時、すなわちミスヒツトした時には、低速
のページ履歴メモリ本体をアクセスしてから内容
を要求元のアクセスに応じて更新し、キヤツシユ
メモリへ書込むように構成されていた。
In a cache-based page history memory, when the page history memory is updated due to an access to the main memory from a request source, when the corresponding reference bits and changed bits exist in the high-speed cache memory, that is, the When this happens, the update process is performed only in the cache memory, and when it does not exist (that is, there is a miss), the slow page history memory itself is accessed and the contents are updated according to the request source's access, and the cache is updated. It was configured to write to memory.

従来のページ履歴メモリにおいて、低速のペー
ジ履歴メモリ本体へアクセスしている間は、次の
更新を行うことができず、アクセスが終了してか
らでないと次の更新処理ができないように構成さ
れていた。
Conventional page history memory is structured in such a way that the next update cannot be performed while the slow page history memory itself is being accessed, and the next update process cannot be performed until the access has finished. Ta.

(発明が解決しようとする問題点) 上記の従来技術によるページ履歴メモリ処理方
式では、連続した主記憶装置へのアクセスは、た
とえ同一ページへのものであつても先のアクセス
に伴うページ履歴メモリの更新においてミスヒツ
トを起すと、処理の終了までは次のページ履歴メ
モリの更新ができず、結局、次の主記憶装置への
アクセスが待たされてしまうという欠点があつ
た。
(Problems to be Solved by the Invention) In the page history memory processing method according to the prior art described above, even if consecutive accesses to the main memory are to the same page, the page history memory associated with the previous access is If a miss occurs in updating, the next page history memory cannot be updated until the end of the process, resulting in a disadvantage that the next access to the main storage device is forced to wait.

本発明の目的は、中央処理装置およびチヤネル
装置から主記憶装置への連続したアクセスに伴う
キヤツシユ方式のページ履歴メモリへの連続した
更新要求に対して、先の更新要求がミスヒツトし
た場合であつても、後続のリクエストと先のリク
エストとのページアドレスを比較して、一致して
いる場合には先のリクエストの更新要求と後続の
リクエストの更新要求との内容を合成して処理す
ることによつて上記欠点を除去し、主記憶アクセ
スが待たされないように構成したページ履歴メモ
リ装置を提供することにある。
An object of the present invention is to update the cache-based page history memory in a case where the previous update request misses in response to successive update requests to the cache-based page history memory accompanying continuous access from the central processing unit and the channel device to the main memory. Also, the page addresses of the subsequent request and the previous request are compared, and if they match, the contents of the update request of the previous request and the update request of the subsequent request are combined and processed. Therefore, it is an object of the present invention to provide a page history memory device that eliminates the above-mentioned drawbacks and is configured so that main memory access is not made to wait.

(問題点を解決するための手段) 本発明によるページ履歴メモリ装置は情報を記
憶するための2次記憶装置、ならびに情報をペー
ジ単位に記憶するための主記憶装置の間で情報を
授受できるものであつて、ページ履歴メモリと、
データアレイと、アドレスアレイと、第1の処理
手段と、アドレス比較手段と、合成手段と、第2
の処理手段とを具備して構成したものである。
(Means for Solving the Problems) A page history memory device according to the present invention is capable of exchanging information between a secondary storage device for storing information and a main storage device for storing information in page units. and a page history memory,
a data array, an address array, a first processing means, an address comparison means, a synthesis means, a second
The apparatus is constructed by comprising processing means.

ページ履歴メモリは、ページが主記憶装置上で
参照されたか否かを示す参照ビツト、ならびに上
記ページが書換えられたか否かを示す変更ビツト
をページ単位に記憶するためのものである。
The page history memory is for storing reference bits indicating whether or not a page has been referenced on the main storage device, and change bits indicating whether or not the page has been rewritten, on a page-by-page basis.

データアレイは、ページ履歴メモリの写しの一
部を保持するためのものである。
The data array is for holding a copy of the page history memory.

アドレスアレイは、データアレイの内容がペー
ジ履歴メモリ上のどの部分に対応するかを示すた
めのものである。
The address array is for indicating to which part on the page history memory the contents of the data array correspond.

第1の処理手段は、要求元からのページの参照
または書換えに対応した参照ビツトまたは変更ビ
ツトの更新要求に対して、対応するページの参照
ビツトおよび変更ビツトがデータアレイのなかに
存在するか否かをアドレスアレイによつて調べ、
もし存在すればデータアレイのなかの参照ビツト
または変更ビツトを更新し、もし存在しなければ
ページ履歴メモリ上の対応する部分を読出し、更
新要求元からのページの参照または書換えに応じ
て対応する部分の内容を更新し、データアレイに
書込むためのものである。
The first processing means, in response to a request to update reference bits or modified bits corresponding to reference or rewriting of a page from a request source, determines whether reference bits and modified bits of the corresponding page exist in the data array. by the address array,
If it exists, update the reference bit or change bit in the data array; if it does not exist, read the corresponding part on the page history memory, and respond to the page reference or rewrite from the update request source. is used to update the contents of the data array and write it to the data array.

アドレス比較手段は、先行するリクエストのペ
ージアドレスと後続するリクエストのページアド
レスと比較するためのものである。
The address comparison means is for comparing the page address of a preceding request with the page address of a subsequent request.

合成手段は、先行するリクエストの対応するペ
ージへのアクセスに伴う参照ビツトまたは変更ビ
ツトの更新要求と、後続するリクエストの対応す
るページへのアクセスに伴う更新要求とを合成す
るためのものである。
The synthesizing means is for synthesizing a reference bit or change bit update request accompanying an access to a corresponding page of a preceding request and an update request accompanying an access to a corresponding page of a subsequent request.

第1の処理手段は、主記憶装置への連続したア
クセスに対して先行するリクエストのページアド
レスに対応する参照ビツトおよび変更ビツトがデ
ータアレイのなかに存在せず、ページ履歴メモリ
をアクセスしているときに後続するリクエストの
アドレスがアドレス比較手段によつて先行するリ
クエストのアドレスと一致することが検出された
ならば、合成手段により後続するリクエストの参
照または書換え要求を先行するリクエストのもの
と合成し、ページ履歴メモリからデータ情報が読
出されたときに合成された更新要求にもとづいて
参照ビツトまたは変更ビツトを更新し、データア
レイに書込むためのものである。
The first processing means accesses the page history memory when the reference bit and the modified bit corresponding to the page address of the preceding request do not exist in the data array for successive accesses to the main memory. In some cases, if the address comparing means detects that the address of the subsequent request matches the address of the preceding request, the combining means combines the reference or rewrite request of the subsequent request with that of the preceding request. , to update reference bits or change bits based on the update request synthesized when data information is read from the page history memory, and to write the updated bits to the data array.

(実施例) 次に、本発明の実施例について図面を参照して
説明する。
(Example) Next, an example of the present invention will be described with reference to the drawings.

第1図は本発明のページ履歴メモリ装置の処理
方式を適用した処理装置の一実施例を示すブロツ
ク図である。第1図において、処理装置は情報を
記憶するための2次記憶装置106と、中央処理
装置101と、チヤネル装置104と、主記憶装
置105と、ページが主記憶装置105上で参照
されたか否かを示す参照ビツトと書換えられたか
否かを示す変更ビツトをページ単位に記憶するた
めのページ履歴メモリ装置103と、中央処理装
置101ならびにチヤネル装置104による主記
憶装置105へのアクセス要求に対して主記憶装
置105へのアクセスを制御すると共にアクセス
によるページの参照または変更に伴う参照ビツト
または変更ビツトの更新の要求をページ履歴メモ
リ装置103に対して送出するための主記憶制御
装置102とから構成される。
FIG. 1 is a block diagram showing an embodiment of a processing device to which the page history memory device processing method of the present invention is applied. In FIG. 1, the processing device includes a secondary storage device 106 for storing information, a central processing unit 101, a channel device 104, a main storage device 105, and whether or not a page is referenced on the main storage device 105. In response to access requests to the main storage device 105 by the page history memory device 103 and the central processing unit 101 and the channel device 104 for storing reference bits indicating whether the page has been rewritten and change bits indicating whether the page has been rewritten or not. It is composed of a main memory control device 102 that controls access to the main memory device 105 and sends a request for updating reference bits or changed bits to the page history memory device 103 when a page is referenced or changed by the access. be done.

主記憶制御装置102はリクエスト受付け部2
01および主記憶アクセス部202より構成さ
れ、リクエスト受付け部201は中央処理装置1
01およびチヤネル装置104から主記憶装置1
05へのアクセスのリクエストを受付け、主記憶
アクセス部202に対して主記憶装置105への
アクセス指示を送出する。リクエスト受付け部2
01は同時に、要求元からのメモリアクセスのリ
クエストに応じてページ履歴メモリ装置103に
対して参照ビツトおよび変更ビツトの更新指示を
送出する。すなわち、中央処理装置101および
チヤネル装置104からのリクエストが主記憶装
置105の読出し時に送出されたならば、ページ
履歴メモリ装置103に対して参照ビツトのセツ
トを指示し、主記憶装置105へのストア時には
参照ビツトおよび変更ビツトのセツトを指示す
る。
The main storage control device 102 is a request reception unit 2
01 and a main memory access unit 202, the request reception unit 201 is configured by the central processing unit 1
01 and channel device 104 to main storage device 1
05, and sends an instruction to the main memory access unit 202 to access the main memory 105. Request reception section 2
At the same time, 01 sends an update instruction for reference bits and changed bits to the page history memory device 103 in response to a memory access request from a request source. That is, if a request from the central processing unit 101 and the channel device 104 is sent when reading from the main storage device 105, it instructs the page history memory device 103 to set the reference bit, and stores it in the main storage device 105. Sometimes indicates the setting of reference bits and change bits.

第2図は、第1図に示すページ履歴メモリ装置
の詳細を示すブロツク図である。
FIG. 2 is a block diagram showing details of the page history memory device shown in FIG. 1.

第2図において、303はアドレスアレイ、3
04はアドレス比較手段、310は比較手段、3
01,312,321はそれぞれ第1〜第3のペ
ージアドレスレジスタ、302,313,324
はそれぞれ第1〜第3のデータレジスタ、31
1,320はそれぞれ第1および第2のスワツプ
アドレスレジスタ、342,341,340,3
43はそれぞれ第1〜第4の選択手段、314は
データアレイ、315は合成手段、331は更新
手段、322はスワツプデータレジスタ、323
はリプライデータレジスタ、330はページ履歴
メモリである。
In FIG. 2, 303 is an address array;
04 is address comparison means, 310 is comparison means, 3
01, 312, 321 are the first to third page address registers, 302, 313, 324, respectively.
are the first to third data registers, 31 respectively.
1, 320 are the first and second swap address registers, 342, 341, 340, 3, respectively.
43 are first to fourth selection means, 314 are data arrays, 315 are synthesis means, 331 are update means, 322 are swap data registers, 323
330 is a reply data register, and 330 is a page history memory.

次に、ページ履歴メモリ装置103について第
2図を参照して詳細に説明する。
Next, the page history memory device 103 will be explained in detail with reference to FIG.

ページ履歴メモリ装置103は主記憶装置10
5上のページに対応した参照ビツトおよび変更ビ
ツトを記憶するためのページ履歴メモリ330
と、ページ履歴メモリの写しの一部を保持するた
めのデータレジスタ313と、データアレイ31
3の内容がページ履歴メモリのどの部分の写しで
あるか否かの情報を保持するためのアドレスアレ
イ303と、それらの周辺回路とから構成されて
いる。中央処理装置101またはチヤネル装置か
らの主記憶装置105へのアクセスに対して、主
記憶装置102はそのリクエスト受付け部201
でアクセス要求がページへの参照であるか変更で
あるかを判断し、参照であれば参照ビツトの更新
要求をページ履歴メモリ103の第1のデータレ
ジスタ302に送出し、変更であれば参照ビツト
および変更ビツトの変更要求をページ履歴メモリ
103の第1のデータレジスタ302へ送出す
る。同時に、そのリクエストのページアドレスを
第1のページアドレスレジスタ301へ送出す
る。
The page history memory device 103 is the main storage device 10
Page history memory 330 for storing reference bits and changed bits corresponding to the page on page 5
, a data register 313 for holding a copy of the page history memory, and a data array 31
It is composed of an address array 303 for holding information as to which part of the page history memory the contents of 3 are a copy of or not, and their peripheral circuits. When the main storage device 105 is accessed from the central processing unit 101 or the channel device, the main storage device 102 uses its request receiving unit 201.
determines whether the access request is a reference to the page or a change, and if it is a reference, a request to update the reference bit is sent to the first data register 302 of the page history memory 103, and if it is a change, the reference bit is sent to the first data register 302 of the page history memory 103. and sends a change bit change request to the first data register 302 of the page history memory 103. At the same time, the page address of the request is sent to the first page address register 301.

ページ履歴メモリ装置103は参照ビツトなら
びに変更ビツトの更新要求、およびページアドレ
スを受取ると、アドレスアレイ303を読出して
アドレスアレイ303の内容と第1のページアド
レスレジスタ301の内容とを比較器310で比
較し、対応するページの参照ビツト、ならびに変
更ビツトがデータアレイ314のなかに存在する
か否かを調べる。
When the page history memory device 103 receives an update request for reference bits and changed bits and a page address, it reads the address array 303 and compares the contents of the address array 303 with the contents of the first page address register 301 using a comparator 310. Then, it is checked whether the reference bit and the modified bit of the corresponding page exist in the data array 314.

この結果、データアレイ314のなかに対応す
るページの参照ビツト、および変更ビツトが存在
すれば、第1のページアドレスレジスタ301お
よび第1のデータレジスタ302の内容をそれぞ
れ第2のページアドレスレジスタ312および第
2のデータレジスタ313へ送出し、要求ページ
のデータアレイ314の対応したアドレスの参照
ビツト、または変更ビツトを元の更新要求に応じ
て更新する。これはビツト処理と云われるもので
ある。データアレイ314のなかに対応するペー
ジの参照ビツトおよび変更ビツトが存在しなけれ
ば、第1のページアドレスレジスタ301のアド
レスの指示するアドレスアレイ303の内容を読
出し、第1のスワツプアドレスレジスタ311を
通して第2のスワツプアドレスレジスタ320に
セツトし、同時に第2のページアドレスレジスタ
312の指示するアドレスでデータアレイ314
の内容を読出し、スワツプデータレジスタ322
へセツトする。その後で、ページ履歴メモリ33
0のアドレスを第3の選択手段340によつてス
ワツプアドレスの側に切換え、スワツプデータレ
ジスタ322の内容を書込む。
As a result, if the reference bit and change bit of the corresponding page exist in the data array 314, the contents of the first page address register 301 and the first data register 302 are transferred to the second page address register 312 and the first data register 302, respectively. The data is sent to the second data register 313, and the reference bit or change bit of the corresponding address in the data array 314 of the requested page is updated in accordance with the original update request. This is called bit processing. If the reference bit and change bit of the corresponding page do not exist in the data array 314, the contents of the address array 303 indicated by the address of the first page address register 301 are read out, and the contents of the address array 303 indicated by the address of the first page address register 301 are read, and through to the second swap address register 320, and simultaneously sets the data array 314 at the address pointed to by the second page address register 312.
Reads the contents of the swap data register 322
Set to After that, the page history memory 33
The address 0 is switched to the swap address side by the third selection means 340, and the contents of the swap data register 322 are written.

次に、第3の選択手段340によりページ履歴
メモリ330のアドレスを第3のページアドレス
レジスタ321の側へ切換えて、その内容を読出
す。これより、先にリクエスト受付け部201か
らの参照ビツトおよび変更ビツトの更新要求は第
1のデータレジスタ302と第2のデータレジス
タ313とを介して第3のデータレジスタ324
へ送出され、ページ履歴メモリ330の内容が読
出されるまで保持される。
Next, the address of the page history memory 330 is switched to the third page address register 321 side by the third selection means 340, and its contents are read. From this point on, the reference bit and change bit update requests from the request receiving unit 201 are first sent to the third data register 324 via the first data register 302 and the second data register 313.
and is held until the contents of page history memory 330 are read out.

ページ履歴メモリ330の内容(参照ビツトな
らびに変更ビツト)が読出されると、第3のデー
タレジスタ324に保持されていた値に応じて更
新手段331により上記の内容が更新され、第1
の選択手段342を通してデータアレイ314へ
書込まれる。この時、データアレイ314のアド
レスは第2の選択手段341によつて第3のペー
ジアドレスレジスタ321の側を選択する。
When the contents of the page history memory 330 (reference bits and changed bits) are read, the above contents are updated by the updating means 331 according to the value held in the third data register 324, and
is written to the data array 314 through the selection means 342. At this time, the second selection means 341 selects the address of the data array 314 on the third page address register 321 side.

上に説明したようにして、中央処理装置101
ならびにチヤネル装置104からの主記憶装置1
05へのアクセスに伴う参照ビツトならびに変更
ビツトの更新が行われる。
In the manner described above, the central processing unit 101
and main memory 1 from channel device 104
05, the reference bits and change bits are updated.

ページ履歴メモリ装置103の参照ビツトおよ
び変更ビツトは、中央処理装置101の要求によ
つて読出すことが可能である。リクエスト受付け
部201を通して中央処理装置101から参照ビ
ツトおよび変更ビツトの読出し要求が到来する
と、要求されるページのアドレスが第1のページ
アドレスレジスタ301にセツトされ、そのアド
レスにもとづいてアドレスアレイ303が検索さ
れ、対応するページの参照ビツトおよび変更ビツ
トがデータアレイ314のなかに存在することが
わかると、データアレイ314から対応するペー
ジの参照ビツトおよび変更ビツトをリプライデー
タレジスタ323へ読出し、第4の選択手段34
3を介して要求元へ戻す。対応するページの参照
ビツトおよび変更ビツトがデータアレイ314の
なかに存在しないことがわかると、第1のページ
アドレスレジスタ301に要求されたページアド
レスをセツトし、ページ履歴メモリ330の内容
を読出し、その内容を第4の選択手段343を通
して要求元へ返す。
Reference bits and modified bits in page history memory device 103 can be read upon request from central processing unit 101. When a request to read reference bits and modified bits arrives from the central processing unit 101 through the request receiving unit 201, the address of the requested page is set in the first page address register 301, and the address array 303 is searched based on the address. When it is determined that the reference bits and changed bits of the corresponding page exist in the data array 314, the reference bits and changed bits of the corresponding page are read out from the data array 314 to the reply data register 323, and the fourth selection bit is read out. Means 34
3 to the requester. When it is determined that the referenced bits and modified bits of the corresponding page are not present in data array 314, the requested page address is set in first page address register 301, the contents of page history memory 330 are read, and the page history memory 330 is read. The contents are returned to the request source through the fourth selection means 343.

中央処理装置101が主記憶装置105上のプ
ログラムを実行している状態を考慮すると、プロ
グラムの連続性から主記憶装置105へのアクセ
スは同一ページ内へ連続して送出されることが多
く、したがつて参照ビツトおよび変更ビツトの更
新要求も同一ページへ連続して送出されることが
多い。中央処理装置101から主記憶装置105
へのアクセス要求が送出されると、リクエスト受
付け部201はそのリクエストに応じて参照ビツ
トまたは変更ビツトの更新要求をページ履歴メモ
リ装置103へ送出する。ページ履歴メモリ装置
103は、その要求を第1のページアドレスレジ
スタ301および第1のデータレジスタ302で
受取り、第1のページアドレスレジスタ301に
もとづいてアドレスアレイを検索する。検索の結
果、対応するページの参照ビツトおよび変更ビツ
トがデータアレイ314のなかに存在すれば、第
1のアドレスレジスタ301、ならびに第1のデ
ータレジスタ302の内容はそれぞれ第2のペー
ジアドレスレジスタ312、第2のデータレジス
タ313に送出され、それにもとづいてデータア
レイ314の内部の対応する参照ビツトまたは変
更ビツトが更新される。このような状態では、次
のリクエストが連続して送出されてきても、最初
のリクエストと同様にして連続的に処理すること
ができる。
Considering the state in which the central processing unit 101 is executing a program on the main memory device 105, accesses to the main memory device 105 are often sent consecutively to the same page due to the continuity of the program. Therefore, update requests for reference bits and changed bits are often sent successively to the same page. From the central processing unit 101 to the main storage device 105
When a request for access to is sent, the request accepting unit 201 sends a request for updating reference bits or changed bits to the page history memory device 103 in response to the request. The page history memory device 103 receives the request in a first page address register 301 and a first data register 302 and searches the address array based on the first page address register 301 . As a result of the search, if the reference bit and modified bit of the corresponding page exist in the data array 314, the contents of the first address register 301 and the first data register 302 are transferred to the second page address register 312, respectively. The second data register 313 is sent to the second data register 313, and the corresponding reference bit or modified bit within the data array 314 is updated accordingly. In such a state, even if subsequent requests are sent in succession, they can be processed continuously in the same way as the first request.

ところが、最初のリクエストに対応する参照ビ
ツトおよび変更ビツトの更新要求に対応する参照
ビツトおよび変更ビツトがデータアレイ314に
存在しなかつた場合には、アドレスアレイ303
からページ履歴メモリ330へのスワツプアドレ
スを読出し、データアレイ314から内容を読出
し、ページ履歴メモリ330へ参照ビツトおよび
変更ビツトの書込みを行い、その後で要求された
ページアドレスに対応する参照ビツトならびに変
更ビツトを読出し、要求内容に応じて更新しデー
タアレイへ書込む。ページ履歴メモリのアクセス
はデータアレイ314の内部のみでの処理より長
い時間が必要である。このため、この間に連続し
て次のリクエストが送られてきても、最初のペー
ジ履歴メモリ330へのアクセスが終了するまで
は次の更新処理を行うことができなくなる。
However, if the reference bits and changed bits corresponding to the update request for the reference bits and changed bits corresponding to the first request do not exist in the data array 314, the address array 303
reads the swap address from to page history memory 330, reads the contents from data array 314, writes the reference bits and modified bits to page history memory 330, and then writes the reference bits and modified bits corresponding to the requested page address. Read, update according to the requested contents, and write to the data array. Accessing page history memory requires more time than processing only within data array 314. Therefore, even if the next request is sent successively during this time, the next update process cannot be performed until the first access to the page history memory 330 is completed.

したがつて、従来の装置では中央処理装置10
1から主記憶装置105へのアクセスを止めて、
ページ履歴メモリ330のアクセスが終了するの
を待つてから次のアクセスを処理しなければなら
なかつた。本発明では第3のページアドレスレジ
スタ321の内容と第1のページアドレスレジス
タ301のの内容とを比較するアドレス比較手段
304と、先のページ履歴メモリ330をアクセ
ス中にその更新内容を保持する第3のデータレジ
スタ324と後続のリクエストの更新内容を保持
する第2のデータレジスタ313との内容を合成
する合成手段315とを設けることにより、先行
するリクエストのページに対応する参照ビツトお
よび変更ビツトがデータアレイ314のなかに存
在せず、その更新のためにページ履歴メモリ33
0をアクセス中に次のリクエストによる更新要求
が送出された場合でも、上記のアドレス比較手段
304によつて2つのリクエストのページアドレ
スが一致していることが検出された場合には、先
のリクエストによる更新要求と後のリクエストに
よるそれとを合成して、第3のデータレジスタ3
24にセツトしておき、ページ履歴メモリ330
から参照ビツトおよび変更ビツトが読出された
時、その合成された内容で更新してデータアレイ
に書込むことによつて、後続の同一ページへのア
クセスを止めずに処理することができる。
Therefore, in the conventional device, the central processing unit 10
Stop access to the main storage device 105 from 1.
It was necessary to wait for the access to the page history memory 330 to be completed before processing the next access. The present invention includes an address comparing means 304 that compares the contents of the third page address register 321 and the contents of the first page address register 301, and an address comparing means 304 that compares the contents of the third page address register 321 and the contents of the first page address register 301, and an address comparing means 304 that stores the updated contents while the previous page history memory 330 is being accessed. By providing a synthesizing means 315 for synthesizing the contents of the third data register 324 and the second data register 313 that holds the updated contents of the subsequent request, the reference bits and changed bits corresponding to the page of the preceding request can be Page history memory 33 for updating.
Even if an update request is sent by the next request while accessing 0, if the above address comparison means 304 detects that the page addresses of the two requests match, the previous request will be updated. The third data register 3
24 and page history memory 330.
When the reference bits and modified bits are read from the page, they are updated with the synthesized contents and written to the data array, thereby allowing subsequent accesses to the same page to be processed without stopping.

また、同様の処理を連続的に行うことによつて
先のリクエストによるページ履歴メモリ330の
アクセス中に連続的に送出されたリクエストは、
同一ページへのものである限り待たされることな
くすべて処理可能である。
Further, by continuously performing similar processing, requests that are continuously sent while the page history memory 330 is being accessed by the previous request are
As long as they are directed to the same page, they can all be processed without waiting.

(発明の効果) 以上説明したように本発明では、中央処理装置
およびチヤネル装置から主記憶装置への連続した
アクセスに伴うキヤツシユ方式のページ履歴メモ
リへの連続した更新要求に対して、先の更新要求
がミスヒツトした場合であつても、後続のリクエ
ストと先のリクエストとのページアドレスを比較
して、一致している場合には先のリクエストの更
新要求と後続のリクエストの更新要求との内容を
合成して処理することにより、同一ページへの連
続したリクエストはページ履歴メモリのヒツトミ
スに関係なく連続して処理できるという効果があ
る。
(Effects of the Invention) As explained above, in the present invention, in response to successive update requests to the cache-based page history memory accompanying continuous access from the central processing unit and the channel device to the main storage device, the previous update Even if a request misses, the page addresses of the subsequent request and the previous request are compared, and if they match, the contents of the update request of the previous request and the update request of the subsequent request are updated. By combining and processing, consecutive requests to the same page can be processed continuously regardless of hit-misses in the page history memory.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明によりページ履歴メモリ処理
方式を実現するための一実施例を示すブロツク図
である。第2図は、本発明によるページ履歴メモ
リ装置の一実施例を示すブロツク図である。 101……中央処理装置、102……主記憶制
御装置、103……ページ履歴メモリ装置、10
4……チヤネル装置、105……主記憶装置、1
06……2次記憶装置、201……リクエスト受
付け部、202……主記憶アクセス部、301,
312,321……ページアドレスレジスタ、3
02,313,324……データレジスタ、30
3……アドレスアレイ、304……アドレス比較
手段、310……比較器、311,320……ス
ワツプアドレスレジスタ、314……データアレ
イ、315……合成手段、322……スワツプデ
ータレジスタ、323……リプライデータレジス
タ、330……ページ履歴メモリ、331……更
新手段、340〜343……選択手段。
FIG. 1 is a block diagram showing one embodiment of a page history memory processing method according to the present invention. FIG. 2 is a block diagram illustrating one embodiment of a page history memory device according to the present invention. 101...Central processing unit, 102...Main memory control device, 103...Page history memory device, 10
4... Channel device, 105... Main storage device, 1
06...Secondary storage device, 201...Request reception unit, 202...Main memory access unit, 301,
312, 321...Page address register, 3
02, 313, 324...Data register, 30
3... Address array, 304... Address comparing means, 310... Comparator, 311, 320... Swap address register, 314... Data array, 315... Synthesizing means, 322... Swap data register , 323...Reply data register, 330...Page history memory, 331...Updating means, 340-343...Selection means.

Claims (1)

【特許請求の範囲】[Claims] 1 情報を記憶するための2次記憶装置、ならび
に前記情報をページ単位に記憶するための主記憶
装置の間で前記情報を授受できるページ履歴メモ
リ装置であつて、前記ページが前記主記憶装置上
で参照されたか否かを示す参照ビツト、ならびに
前記ページが書換えられたか否かを示す変更ビツ
トをページ単位に記憶するためのページ履歴メモ
リと、前記ページ履歴メモリの写しの一部を保持
するためのデータアレイと、前記データアレイの
内容が前記ページ履歴メモリ上のどの部分に対応
するかを示すためのアドレスアレイと、要求元か
らのページの参照または書換えに対応した前記参
照ビツトまたは前記変更ビツトの更新要求に対し
て、対応するページの参照ビツトおよび変更ビツ
トが前記データアレイのなかに存在するか否かを
前記アドレスアレイによつて調べ、もし存在すれ
ば前記データアレイのなかの前記参照ビツトまた
は前記変更ビツトを更新し、もし存在しなければ
前記ページ履歴メモリ上の対応する部分を読出
し、前記要求元からの前記ページの参照または書
換えに応じて前記対応する部分の内容を更新し、
前記データアレイに書込むための第1の処理手段
と、先行するリクエストのページアドレスと後続
するリクエストのページアドレスとを比較するた
めのアドレス比較手段と、前記先行するリクエス
トの対応するページのアクセスに伴う前記参照ビ
ツトまたは前記変更ビツトの更新要求と前記後続
するリクエストの対応するページへのアクセスに
伴う更新要求とを合成するための合成手段と、前
記主記憶装置への連続したアクセスに対して前記
先行するリクエストのページアドレスに対応する
参照ビツトおよび変更ビツトが前記データアレイ
のなかに存在せず、前記ページ履歴メモリをアク
セスしているときに前記後続するリクエストのア
ドレスが前記アドレス比較手段によつて前記先行
するリクエストのアドレスと一致していることが
検出されたならば、前記合成手段により前記後続
するリクエストの参照または書換え要求を前記先
行するリクエストのものと合成し、前記ページ履
歴メモリからデータ情報が読出されたときに前記
合成された更新要求にもとづいて前記参照ビツト
または前記変更ビツトを更新し、前記データアレ
イに書込むための第2の処理手段とを具備して構
成したことを特徴とするページ履歴メモリ装置。
1 A page history memory device capable of exchanging information between a secondary storage device for storing information and a main storage device for storing the information page by page, wherein the page is stored in the main storage device. a page history memory for storing a reference bit indicating whether the page has been referenced or not and a change bit indicating whether the page has been rewritten on a page-by-page basis; and a page history memory for holding a part of a copy of the page history memory. a data array, an address array for indicating to which part on the page history memory the contents of the data array correspond, and the reference bit or the change bit corresponding to the reference or rewriting of the page from the request source. In response to an update request, it is checked by the address array whether the reference bit and modified bit of the corresponding page exist in the data array, and if so, the reference bit in the data array is checked. or updating the change bit, reading the corresponding portion on the page history memory if it does not exist, and updating the contents of the corresponding portion in response to the reference or rewriting of the page from the request source;
first processing means for writing to said data array; address comparison means for comparing a page address of a preceding request with a page address of a subsequent request; and first processing means for accessing a corresponding page of said preceding request. a synthesizing means for synthesizing the update request for the reference bit or the modified bit accompanying the access to the corresponding page of the subsequent request; If the reference bit and modified bit corresponding to the page address of the preceding request do not exist in the data array, and the address of the subsequent request is not present in the data array and the address of the subsequent request is If it is detected that the address matches the address of the preceding request, the synthesizing means synthesizes the reference or rewrite request of the succeeding request with that of the preceding request, and extracts data information from the page history memory. and a second processing means for updating the reference bit or the change bit based on the synthesized update request when the data array is read, and writing the updated bit into the data array. Page history memory device.
JP60048890A 1985-03-12 1985-03-12 Page history memory device Granted JPS61208153A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60048890A JPS61208153A (en) 1985-03-12 1985-03-12 Page history memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60048890A JPS61208153A (en) 1985-03-12 1985-03-12 Page history memory device

Publications (2)

Publication Number Publication Date
JPS61208153A JPS61208153A (en) 1986-09-16
JPH0332820B2 true JPH0332820B2 (en) 1991-05-14

Family

ID=12815865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60048890A Granted JPS61208153A (en) 1985-03-12 1985-03-12 Page history memory device

Country Status (1)

Country Link
JP (1) JPS61208153A (en)

Also Published As

Publication number Publication date
JPS61208153A (en) 1986-09-16

Similar Documents

Publication Publication Date Title
EP0072179B1 (en) Clearing invalid addresses in cache memory
EP0019358B1 (en) Hierarchical data storage system
EP0167089B1 (en) Memory access control system and method for an information processing apparatus
JPS6184753A (en) Associative buffer memory
JPH0332820B2 (en)
JPH0332821B2 (en)
JPH0210446A (en) Buffer storage device
JPS63311548A (en) Cache memory controlling system
JPS6152505B2 (en)
JP2864548B2 (en) Instruction cache device
JPH0526216B2 (en)
JPS5815877B2 (en) Buffer memory control method
JPH07152650A (en) Cache control unit
JPH02156352A (en) Cache memory
JPH10222460A (en) Data transfer controller
JPH1124995A (en) Tlb access control system for address conversion
JP2636564B2 (en) Move-in control method for cache memory
JP2964504B2 (en) Document processing device
JPH03269650A (en) Buffer storage
JPS6055454A (en) Data transfer control system
JPH02259945A (en) Storing processing system
JPH04353949A (en) Cache memory control system
JPS6042971B2 (en) information processing equipment
JPH07325759A (en) Cache control system
JP2000066946A (en) Memory controller

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term