JPH0332179A - Time axis correction device - Google Patents

Time axis correction device

Info

Publication number
JPH0332179A
JPH0332179A JP1167820A JP16782089A JPH0332179A JP H0332179 A JPH0332179 A JP H0332179A JP 1167820 A JP1167820 A JP 1167820A JP 16782089 A JP16782089 A JP 16782089A JP H0332179 A JPH0332179 A JP H0332179A
Authority
JP
Japan
Prior art keywords
signal
video signal
time axis
burst
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1167820A
Other languages
Japanese (ja)
Inventor
Michiyasu Ishibashi
石橋 通保
Toshio Idei
出井 敏夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1167820A priority Critical patent/JPH0332179A/en
Publication of JPH0332179A publication Critical patent/JPH0332179A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To detect a time axis error with high accuracy and to obtain a stable video output by sampling a burst signal after an excess frequency band component for a period near the burst signal is eliminated. CONSTITUTION:The device is provided with a band stop filter 18 blocking the frequency component other than that near the burst signal in an input video signal 21, a selector 19 applying time division multiplex to a video signal 25 passing through the band stop filter 18 and the input video signal and a burst gate pulse generating circuit 17 applying a gate pulse 27 to the selector 19. Then the time axis error is detected by using the video signal 25 improving the S/N near the burst signal. The video signal in response to the time axis error is stored in the memory, thus, the time axis error is corrected by reading the video signal from the memory based on a reference synchronizing signal to obtain a stable video signal.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、時間軸補正装置、特にVTRの再生信号など
の時間軸変動をもつ映像信号から、時間軸変動を除くた
めの時間軸補正装置に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a time axis correction device, particularly a time axis correction device for removing time axis fluctuations from a video signal having time axis fluctuations such as a VTR playback signal. It is related to.

[従来の技術] 第3図は、従来の時間軸補正装置の構成例を示すブロッ
ク図である。
[Prior Art] FIG. 3 is a block diagram showing a configuration example of a conventional time axis correction device.

同図において、アナログ−ディジタル変換器(以下A/
D変換器と称す)(1)、メモリ(2)、ディジタル−
アナログ変換器〔以下、D/A変換器と称す)(3)、
書込みクロック発生回路(4)、読出しクロック変換器
(5)、映像信号の入力端子(6)、映像信号の出力端
子(7)、外部基準同期信号の入力端子(8)が示され
ている。
In the same figure, an analog-to-digital converter (hereinafter referred to as A/
D converter) (1), memory (2), digital
Analog converter (hereinafter referred to as D/A converter) (3),
A write clock generation circuit (4), a read clock converter (5), a video signal input terminal (6), a video signal output terminal (7), and an external reference synchronization signal input terminal (8) are shown.

次に、上記構成の動作について説明する。Next, the operation of the above configuration will be explained.

時間軸変動をもった映像信号を映像信号入力端子(6)
から書込みクロック発生回路(4)に人力すると、その
映像信号の時間軸変動に一致した書込みクロックを出力
する。この書込みクロックによりA/D変換器(1)で
上記人力映像信号をサンプリングし、PCM化するとと
もに、そのサンプリング値がメモリ (2)に書き込ま
れる。
Video signal input terminal (6) for video signals with time axis fluctuations
When inputted manually to the write clock generation circuit (4), it outputs a write clock that matches the time axis fluctuation of the video signal. Using this write clock, the A/D converter (1) samples the human video signal and converts it into PCM, and the sampled value is written into the memory (2).

方、読出しクロック発生回路(5)においては、外部基
準同期信号入力端子(8)から入力される外部基準同期
信号を基準にして上記メモリ(2)からサンプリングデ
ータを読み出すためのクロックを作成し、この読出しク
ロックに同期してメモリ(2)からサンプリングデータ
を読み出すとともに、この読み出したサンプリングデー
タをD/A変換器(3)でアナログ信号にもどす。
On the other hand, the read clock generation circuit (5) creates a clock for reading the sampling data from the memory (2) based on the external reference synchronization signal inputted from the external reference synchronization signal input terminal (8), The sampling data is read from the memory (2) in synchronization with this read clock, and the read sampling data is converted back into an analog signal by the D/A converter (3).

以上の過程によって人力映像信号から時間軸変動が除か
れ、外部基準信号に同期して時間軸の安定化した出力映
像信号が得られる。
Through the above process, time axis fluctuations are removed from the human input video signal, and an output video signal whose time axis is stabilized in synchronization with the external reference signal is obtained.

ところで、上記の書込みクロック発生手段には種々の手
段があり、その−例として特開昭58−124385号
公報には人力映像信号に含まれるバースト信号を基準に
時間軸変動を検出し、その時間軸変動に対して高速に応
答する手段が開示されている。
By the way, there are various means for generating the write clock as described above, and as an example, Japanese Patent Laid-Open No. 124385/1985 detects time axis fluctuations based on a burst signal included in a human-powered video signal and calculates the time. A means for rapidly responding to shaft variations is disclosed.

第4図は時間軸変動によるサンプリング点のずれを検出
する原理を説明するための波形図であり、バースト信号
をなす正弦波の周期をサンプリング周期の4倍とすれば
、バースト信号をサンプリングすることにより同図に示
すように、1周期あたり4点のサンプル点が得られる。
Figure 4 is a waveform diagram for explaining the principle of detecting sampling point shifts due to time axis fluctuations.If the period of the sine wave forming the burst signal is four times the sampling period, the burst signal can be sampled. As shown in the figure, four sample points are obtained per period.

それら各サンプル点のレベルを(Xl)、(X2)、(
X3)、(X4)とすれば、 X1=B+As1nθ x2−B+As1n  (θ+90@) −B +Ac
osθX3−B+Asin  (θ+180°)−B−
Asin  θ X4−B+As1n  (θ+ 270’ )−B−A
cos  θ となる。ここで、バースト信号の振幅を(A)、直流レ
ベルを(B)、サンプル点レベル(Xl)にχ・■応す
るサンプリング点の位相を(θ)とした。
The levels of each sample point are (Xl), (X2), (
X3), (X4), X1=B+As1nθ x2-B+As1n (θ+90@) −B +Ac
osθX3-B+Asin (θ+180°)-B-
Asin θ X4-B+As1n (θ+ 270')-B-A
cos θ. Here, the amplitude of the burst signal is (A), the DC level is (B), and the phase of the sampling point corresponding to the sampling point level (Xl) is (θ).

従って、 Xl−X3−2Asin  θ X2−X4−2Acos  θ となり、上記4点のサンプリング点のレベルから、サン
プリング点の位相(θ)は次式によって算出できる。
Therefore, Xl-X3-2A sin θ

θ−0をサンプリング点の基準とすれば、サンプリング
点の位相(θ)を算出することによってサンプリング点
の基準位置からのずれがわかる。そこで、サンプリング
点の位相(θ)に応じてサンプリングブロックの位相を
変えることにより、時間軸変動に対応した書込みクロッ
クが得られる。
If θ-0 is used as a reference for the sampling point, the deviation of the sampling point from the reference position can be found by calculating the phase (θ) of the sampling point. Therefore, by changing the phase of the sampling block according to the phase (θ) of the sampling point, a write clock corresponding to time axis fluctuations can be obtained.

第5図は上記入力映像信号に含まれるバースト信号を参
照するさいのタイミングを示した波形図である。第5図
において、(9)は人力映像信号で、この入力映像信号
(9)から分離された同期信号(10) 、及びバース
ト信号のサンプリング期間(11)が示されている。こ
こでは水平同期信号を負極性、バースト信号のサンプリ
ング期間を正極性で表している。
FIG. 5 is a waveform diagram showing the timing when referring to the burst signal included in the input video signal. In FIG. 5, (9) is a human video signal, and a synchronization signal (10) separated from this input video signal (9) and a sampling period (11) of the burst signal are shown. Here, the horizontal synchronization signal is represented by negative polarity, and the sampling period of the burst signal is represented by positive polarity.

また、同図(12)の部分は入力映像信号(9)のうち
映像情報を表す部分である。
Furthermore, the portion (12) in the figure is a portion of the input video signal (9) that represents video information.

第6図は上記人力映像信号(9)の周波数スペクトルを
示したスペクトル図である。第6図において、(13)
は人力映像信号(9)の全体の周波数スペクトルを表し
、(14)及び(15)は第5図に示したバースト信号
のサンプリング期間にのみ着目した場合の周波数スペク
トルを表す。
FIG. 6 is a spectrum diagram showing the frequency spectrum of the human-powered video signal (9). In Figure 6, (13)
represents the entire frequency spectrum of the human input video signal (9), and (14) and (15) represent the frequency spectra when focusing only on the sampling period of the burst signal shown in FIG.

(14)の部分はバースト信号周波数fBとその近傍か
らなり、(15)の部/))は直流成分と水平同期周波
数成分が主体となっている。
The part (14) consists of the burst signal frequency fB and its vicinity, and the part (15) consists mainly of the DC component and the horizontal synchronization frequency component.

[発明が解決しようとする課題] 従来の時間軸補正装置は、以上のような構成であったた
め、バースト信号付近の期間であっても、特に周波数帯
域の制限を加えることなく該バースト信号のサンプリン
グを行っており、そのため、バースト信号付近の期間の
スペクトル以外の周波数帯域の雑音が、サンプリング点
の鍛相すれの検出精度を低下させることがあるという要
解決課題があった。
[Problems to be Solved by the Invention] Conventional time axis correction devices have the above-mentioned configuration, so even during the period near the burst signal, it is possible to sample the burst signal without particularly limiting the frequency band. As a result, noise in a frequency band other than the spectrum in the period near the burst signal may reduce the accuracy of detecting a forging phase shift at the sampling point, which is an issue that needs to be solved.

この発明は、かかる課題を解決するためになされたもの
で、バースト信号のサンプリング時の雑音をおさえて、
サンプリング点の位相ずれの検出精度を向上させた時間
軸補正装置を提供することを目的とする。
This invention was made to solve this problem, and suppresses noise during sampling of burst signals.
It is an object of the present invention to provide a time axis correction device that improves the accuracy of detecting phase shifts of sampling points.

[課題を解決するための手段] この発明に係る時間軸補正装置は、人力映像信号中のバ
ースト信号波形付近以外の周波数成分を阻止する帯域阻
止フィルタと、この帯域阻止フィルタを通過した映像信
号と前記人力映像信号とを貼分割多重するセレクタと、
これらを介して検出した時間軸誤差に応じた位相人力映
像信号に与えて記憶し、これを基準同期信号クロックで
読み出す手段とを有するものである。
[Means for Solving the Problems] A time axis correction device according to the present invention includes a band-elimination filter that blocks frequency components other than the vicinity of the burst signal waveform in a human-powered video signal, and a video signal that has passed through the band-elimination filter. a selector for multiplexing the human-powered video signal;
It has means for applying and storing a phase human input video signal corresponding to the time axis error detected through these, and for reading it out using a reference synchronization signal clock.

[作用] この発明によれば、人力映像信号のバースト信号付近の
期間について余分な周波数曲域の成分を阻止しているの
で、バースト信号の位相ずれを高精度に検出することが
でき、安定した動作を期待することができる。
[Function] According to the present invention, components in the extra frequency range are blocked in the period near the burst signal of the human-powered video signal, so the phase shift of the burst signal can be detected with high precision, and stable detection can be achieved. You can expect it to work.

[実施例] 以下、この発明の一実施例を図面にもとづいて説明する
[Example] Hereinafter, an example of the present invention will be described based on the drawings.

第1図はこの発明の一実施例による時間軸補正装置のブ
ロック図であり、同図において、A/D変換器(1)、
ディジタルメモリ(2) 、D/A変換器(3)、書込
みクロック発生回路(4)、読出しクロック発生回路(
5)、同期分離回路(16) 、バーストゲートパルス
発生回路(17)、帯域駆出フィルタ(18)、2人力
1出力セレクタ(19) 、映像信号入力端(6)、映
像信号出力端(7)、外部同期信号(8)、並びに遅延
線(20)が示されている。
FIG. 1 is a block diagram of a time axis correction device according to an embodiment of the present invention, in which an A/D converter (1),
Digital memory (2), D/A converter (3), write clock generation circuit (4), read clock generation circuit (
5), synchronous separation circuit (16), burst gate pulse generation circuit (17), band ejection filter (18), 2-man power 1-output selector (19), video signal input terminal (6), video signal output terminal (7) ), an external synchronization signal (8), and a delay line (20) are shown.

次に動作について説明する。Next, the operation will be explained.

映像信号入力端(6)から時間軸変動を有する人力映像
信号(21)が入力されるが、この発明においては、バ
ースト信号付近の期間に関して余分な周波数成分を除去
するために帯域阻止フィルタ(18)を通過させる。
A human input video signal (21) having time axis fluctuation is input from the video signal input terminal (6), but in this invention, a band rejection filter (18 ) to pass.

ここで帯域阻止フィルタ(18)の周波数−ゲイン特性
曲線(22)の−例を第2図に示す。同図(23)、(
24)に斜線で示すバースト信号付近の期間に含まれる
周波数成分以外の帯域の成分が阻止されるような周波数
−ゲイン特性とする。
Here, an example of the frequency-gain characteristic curve (22) of the band-elimination filter (18) is shown in FIG. Same figure (23), (
24) The frequency-gain characteristic is such that components in bands other than the frequency components included in the period near the burst signal indicated by diagonal lines are blocked.

なお、バースト信号周波数fnより高い周波数成分は全
体の帯域fcによりあらかじめ制限されているので、減
衰特性をもたせる必要はない。
Note that since frequency components higher than the burst signal frequency fn are limited in advance by the overall band fc, there is no need to provide them with attenuation characteristics.

第1図に示す遅延線(20)において上記曲阻止フィル
タ(18)によるバースト信号部分の遅延に等しい遅延
時間を上記入力映像信号(21)に与えたのち、2人力
1出力セレクタ(19)において上記帯域阻止フィルタ
(18)を通過した濾波信号(25)と時分割多重する
ことにより、バースト信号付近のS/N比を向上させた
映像信号(26)を得る。
After giving the input video signal (21) a delay time equal to the delay of the burst signal portion by the music rejection filter (18) in the delay line (20) shown in FIG. By time-division multiplexing with the filtered signal (25) that has passed through the band-elimination filter (18), a video signal (26) with an improved S/N ratio near the burst signal is obtained.

この時分割多重を行うタイミング信号すなわちバースト
ゲートパルス(27)は同期信号分離回路(16)によ
り分離される同期信号(28)にもとづいてバーストゲ
ートパルス発生回路(17)において作成される。
A timing signal for performing this time division multiplexing, that is, a burst gate pulse (27), is generated in a burst gate pulse generation circuit (17) based on a synchronization signal (28) separated by a synchronization signal separation circuit (16).

上記バーストゲートパルス(27)と同期信号(28)
のタイミングの関係はそれぞれ第5図(11)、(10
)の関係に等しい。
The above burst gate pulse (27) and synchronization signal (28)
The relationship between the timings of is shown in Figure 5 (11) and (10), respectively.
) is equivalent to the relationship.

書込みクロック発生回路(4)では、上記分離された同
期信号(28)に基づいてA/D変換及びメモリ書込み
のための書込みクロック(29)を発生する。A/D変
換器(1)によってディジタルデータに変換された映像
信号(30)は上記書込みクロック(29)に同期して
メモリ(2)に書き込まれる。
The write clock generation circuit (4) generates a write clock (29) for A/D conversion and memory writing based on the separated synchronization signal (28). The video signal (30) converted into digital data by the A/D converter (1) is written into the memory (2) in synchronization with the write clock (29).

一方、読出しクロック発生回路(5)においては、外部
基準同期信号入力端(8)から人力された外部基準同期
信号(31)にもとづいてメモリ読出し及びD/A変換
のための読出しクロック(32)を発生し、この読出し
クロック(32)に同期してメモリ(2)からディジタ
ルデータを読み出されるとともに、D/A変換器(3)
でアナログ信号(33)にもどされる。
On the other hand, in the read clock generation circuit (5), a read clock (32) for memory reading and D/A conversion is generated based on an external reference synchronization signal (31) manually inputted from an external reference synchronization signal input terminal (8). The digital data is read out from the memory (2) in synchronization with this read clock (32), and the D/A converter (3)
It is returned to an analog signal (33).

以上の過程によって、人力映像信号から時間軸変動が除
かれ、外部基準信号に同期して時間軸の安定した出力映
像信号が得られる。
Through the above process, time axis fluctuations are removed from the human input video signal, and an output video signal with a stable time axis in synchronization with the external reference signal is obtained.

上記の通りこの大施例によれば、入力映像信号(21)
中のバースト信号付近以外の周波数成分を阻止する帯域
阻止フィルタ(18)と、この帯域阻止フィルタ(18
)を通過した映像濾波信号(25)と前記入力映像信号
とを時分割多重するセレクタ(19)と、このセレクタ
(19)にゲートパルス(27)を供給するバーストゲ
ートパルス発生回路(17)と、前記セレクタ(19)
の出力を変換するアナログ−ディジタル変換器(1)と
、このアナログ−ディジタル変換器(1)の出力する映
像信号を記憶するメモリ(2)と、このメモリ(2)に
時間軸誤差に応じた位相で映像信号を記憶せしめる書込
みクロック発生回路(4)と、外部基準同期信号に基づ
いて前記メモリ(2)から映像信号を読み出させる読出
しクロック発生回路(5)とを備える時間軸補正装置を
構成することにより、バースト信号付近の雑音を帯域阻
止フィルタ(18)により除去して入力映像信号の時間
軸誤差を検出でき、正確に時間軸誤差に応じた映像信号
をメモリに記憶させることができ、従って、基準同期信
号に基づいてメモリから映像73号を読み出すことによ
り、時間軸誤差が補正された安定した映像信号が得られ
るものとなる。
As mentioned above, according to this embodiment, the input video signal (21)
A band-elimination filter (18) that blocks frequency components other than the vicinity of the burst signal in the band-elimination filter (18);
); a selector (19) for time-division multiplexing the video filtered signal (25) passed through the input video signal; and a burst gate pulse generation circuit (17) for supplying a gate pulse (27) to the selector (19). , the selector (19)
An analog-digital converter (1) that converts the output of the analog-digital converter (1), a memory (2) that stores the video signal output from the analog-digital converter (1), and a A time axis correction device comprising a write clock generation circuit (4) that stores a video signal in phase, and a read clock generation circuit (5) that reads the video signal from the memory (2) based on an external reference synchronization signal. By configuring this, the noise near the burst signal can be removed by the band rejection filter (18), the time axis error of the input video signal can be detected, and the video signal can be accurately stored in the memory according to the time axis error. Therefore, by reading video No. 73 from the memory based on the reference synchronization signal, a stable video signal with time axis errors corrected can be obtained.

[発明の効果] この発明によれば以上説明した通り、バースト伝号付近
の期間においての余分な周波数帯域成分を除去した後、
バースト信号のサンプリングを行うよう構成したので、
時間軸誤差を高精度に検出することができ、安定した映
像出力を得ることができる効果が得られる。
[Effects of the Invention] According to the present invention, as explained above, after removing the extra frequency band components in the period near the burst transmission,
Since I configured it to sample the burst signal,
The time axis error can be detected with high precision, and the effect of being able to obtain stable video output can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例による時間軸補正装置のブ
ロック図、第2図は帯域阻止フィルタの周波数−ゲイン
特性の一例を示す特性図、第3図は従来の時間?Jif
i正装置のブロック図、第4図は時間軸変動によるサン
プリング点のずれを検出する原理を説明するための波形
図、第5図はバースト信号を参照する際のタイミングを
示した波形図、第6図は人力映像信号の周波数スペクト
ルを示したスペクトル図である。 図において、(1)はA/D変換器、(2)はメモリ、
(3)はD/A変換器、(4)は書込みクロック発生回
路、(5)は読出しクロック発生回路、(6)は映像信
号の入力端子、(7)は映像信号の出力端子、(8)は
外部基準同期信号の入力端子、(9)は入力映像信号、
(1o)は同期信号、(11)はサンプリング期間、(
12)は映像情報部分、(13)は周波数スペクトル、
(14)はバースト信号周波数スペクトル、(15)は
直流分水平同期周波数スペクトル、(16)は同期分離
回路、(17)はバーストゲートパルス発生器、(18
)は帯域阻止フィルタ、(19)は2人力1出力セレク
タ、(2o)は遅延線、(21)は入力映像信号、(2
2)は周波数−ゲイン特性曲線、(23)、(24)は
バースト信号、(25)は濾波信号、(26)は映像信
号、(27)はバーストゲートパルス、(28)は同明
信号、(29)は書込みクロック、(3o)は映像信号
、(31)は外部基準同期信号、(32)は読出しクロ
ック、(33)はアナログ信号である。 なお、 図中、 同一符号は同一、 又は相当部分を 示す。
FIG. 1 is a block diagram of a time axis correction device according to an embodiment of the present invention, FIG. 2 is a characteristic diagram showing an example of frequency-gain characteristics of a band rejection filter, and FIG. 3 is a conventional time axis correction device. Jif
Figure 4 is a waveform diagram for explaining the principle of detecting sampling point shifts due to time axis fluctuations; Figure 5 is a waveform diagram showing the timing when referring to burst signals; FIG. 6 is a spectrum diagram showing the frequency spectrum of a human-powered video signal. In the figure, (1) is an A/D converter, (2) is a memory,
(3) is a D/A converter, (4) is a write clock generation circuit, (5) is a read clock generation circuit, (6) is a video signal input terminal, (7) is a video signal output terminal, (8) ) is the input terminal for the external reference synchronization signal, (9) is the input video signal,
(1o) is the synchronization signal, (11) is the sampling period, (
12) is the video information part, (13) is the frequency spectrum,
(14) is the burst signal frequency spectrum, (15) is the DC horizontal synchronization frequency spectrum, (16) is the synchronization separation circuit, (17) is the burst gate pulse generator, (18)
) is a band rejection filter, (19) is a two-man output selector, (2o) is a delay line, (21) is an input video signal, (2
2) is a frequency-gain characteristic curve, (23) and (24) are burst signals, (25) is a filtered signal, (26) is a video signal, (27) is a burst gate pulse, (28) is a domei signal, (29) is a write clock, (3o) is a video signal, (31) is an external reference synchronization signal, (32) is a read clock, and (33) is an analog signal. In addition, the same symbols in the figures indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] 入力映像信号中のバースト信号付近以外の周波数成分を
阻止する帯域阻止フィルタと、この帯域阻止フィルタを
通過した映像濾波信号と前記入力映像信号とを時分割多
重するセレクタと、このセレクタにゲートパルスを供給
するバーストゲートパルス発生回路と、前記セレクタの
出力を変換するアナログ−ディジタル変換器と、このア
ナログ−ディジタル変換器の出力する映像信号を記憶す
るメモリと、このメモリに時間軸誤差に応じた位相で映
像信号を記憶せしめる書込みクロック発生回路と、外部
基準同期信号に基づいて前記メモリから映像信号を読み
出させる読出しクロック発生回路とを備えることを特徴
とする時間軸補正装置。
A band rejection filter that blocks frequency components other than those near the burst signal in the input video signal, a selector that time-division multiplexes the video filtered signal that has passed through the band rejection filter and the input video signal, and a gate pulse applied to the selector. A burst gate pulse generating circuit to supply, an analog-to-digital converter for converting the output of the selector, a memory for storing the video signal output from the analog-to-digital converter, and a phase input signal to the memory according to the time axis error. A time axis correction device comprising: a write clock generation circuit that stores a video signal in the memory; and a read clock generation circuit that reads the video signal from the memory based on an external reference synchronization signal.
JP1167820A 1989-06-28 1989-06-28 Time axis correction device Pending JPH0332179A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1167820A JPH0332179A (en) 1989-06-28 1989-06-28 Time axis correction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1167820A JPH0332179A (en) 1989-06-28 1989-06-28 Time axis correction device

Publications (1)

Publication Number Publication Date
JPH0332179A true JPH0332179A (en) 1991-02-12

Family

ID=15856703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1167820A Pending JPH0332179A (en) 1989-06-28 1989-06-28 Time axis correction device

Country Status (1)

Country Link
JP (1) JPH0332179A (en)

Similar Documents

Publication Publication Date Title
US5774499A (en) Signal demodulation method and apparatus therefor using multi-ary sampling
WO2023130734A1 (en) Time domain interleaving analog-to-digital converter synchronization method and apparatus
US4730347A (en) Method and apparatus for reducing jitter in a synchronous digital train for the purpose of recovering its bit rate
JP2655650B2 (en) Time axis correction device
EP0417328A1 (en) Clock generator
JPH0332179A (en) Time axis correction device
JPH07170493A (en) Data stream synchronizing circuit device
JPS5890856A (en) Sampling phase synchronizing circuit
JPS6048957B2 (en) Device that corrects the time axis of information signals
JPH0332193A (en) Time base correction device
JPS6332297B2 (en)
JPS617779A (en) Output signal processing circuit of solid-state image pickup element
JPH02138877A (en) Waveform storage device
JPS5839372Y2 (en) Noise elimination type delay circuit
JP3102024B2 (en) D / A conversion method
JPH01220988A (en) Phase detection circuit
JPH0622291B2 (en) Digital FM demodulator
JPH02162983A (en) Time axis correction device
US20070109929A1 (en) Differential phase detector
JPS6332296B2 (en)
JP3191758B2 (en) Video signal analog / digital converter
JPH01261089A (en) Time base correction device
KR900005636B1 (en) De - emphasis circuit using digital filter for compensating sound defect
KR20000015458A (en) Analog/digital converter
JPS61205023A (en) Glitch eliminating circuit for d/a conversion output